CN103022019A - 降低等效电阻的硅电容器及其制备方法 - Google Patents

Abstract

本发明涉及一种降低等效电阻的硅电容器，包括衬底，在衬底上表面形成多个凹槽，在衬底的上表面和凹槽的表面形成导电层，在导电层上设置介质层，在介质层上设置多晶层；所述导电层、介质层和多晶层依次设置在凹槽内，并且凹槽被多晶层填满；其特征是：在所述多晶层上设置金属层，金属层与多晶层欧姆接触；在所述金属层上设置绝缘隔离层，绝缘隔离层覆盖住下方的金属层、多晶层和介质层；在所述绝缘隔离层上设置第一连接孔和第二连接孔，在第一连接孔和第二连接孔处分别设置第一电极和第二电极，第一电极与导电层连接，第二电极与金属层接触。本发明在多晶层上覆盖金属铝，制造工艺简单，得到的电容器体积小、电容量大。

Description

降低等效电阻的硅电容器及其制备方法

技术领域

本发明涉及一种硅槽电容器，尤其是一种降低等效电阻的硅电容器及其制备方法，属于半导体技术的技术领域。

背景技术

硅电容器是利用半导体技术，在P型半导体硅衬底上重掺杂N型杂质作为电容器的下电极。常用二氧化硅、氮化硅作为电容器的介质。重掺杂多晶作为电容器的上电极。硅电容器的等效串联电阻由上电极电阻、下电极电阻和介质电阻串联而成。上电极（重掺杂多晶）的电阻占主导的地位。等效串联电阻是电容器的关键参数，因为等效串联电阻（ESR）与电容功率耗散（I²×ESR，I为电流）有关，ESR高的电容器增加损耗，一方面浪费电池能量，另一方面损耗转变为热量使线路失效。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种降低等效电阻的硅电容器及其制备方法，制造工艺简单，得到的电容器体积小、电容量大。

按照本发明提供的技术方案，所述降低等效电阻的硅电容器，包括衬底，在衬底上表面形成多个凹槽，凹槽从衬底的上表面向下表面方向延伸；在所述衬底的上表面和凹槽的表面形成导电层，在导电层上设置介质层，在介质层上设置多晶层；所述导电层、介质层和多晶层依次设置在凹槽内，并且凹槽被多晶层填满；其特征是：在所述多晶层上设置金属层，金属层与多晶层欧姆接触；在所述金属层上设置绝缘隔离层，绝缘隔离层覆盖住下方的金属层、多晶层和介质层；在所述绝缘隔离层上设置第一连接孔和第二连接孔，第一连接孔的底部与导电层接触，第二连接孔的底部与金属层接触，在第一连接孔和第二连接孔处分别设置第一电极和第二电极，第一电极与导电层连接，第二电极与金属层接触，第一电极和第二电极之间由绝缘隔离层相隔离。

所述介质层为由SiO₂-Si₃N₄-SiO₂组成的叠层。

位于衬底表面的多晶层的厚度为500~800nm。

所述金属层是在多晶层表面淀积铝形成，金属层的厚度为1000~1100nm。

所述第一电极和第二电极由Al溅射形成。

所述衬底采用P型导电类型的硅衬底，导电层采用N型杂质掺杂形成。

本发明所述降低等效电阻的硅电容器的制备方法，其特征是，采用以下工艺步骤：

（1）提供第一导电类型的衬底，在衬底的上表面淀积SiO₂掩膜，掩膜的厚度为1~2μm，选择性地掩蔽和刻蚀掩膜，在衬底的上表面形成若干深度为3~100μm的凹槽，凹槽从衬底的上表面向下表面方向延伸；

（2）去除衬底上的掩膜，在衬底的上表面和凹槽的表面进行第二导电类型杂质的掺杂和推结，得到导电层；在进行掺杂和推结的过程中，会产生厚度为50~80nm的二氧化硅层；

（3）去除上述衬底表面的二氧化硅层；

（4）在导电层的表面生成厚度为500~1000nm的介质层；

（5）在介质层上原位掺杂淀积多晶层，使凹槽内填满多晶层；再在900~950℃进行退火；

（6）在多晶层上选择性地涂覆光刻胶，通过各向异性等离子体刻蚀多晶层，得到需要的图形后，再去除光刻胶；

（7）在多晶层上溅射金属铝，厚度为1000~1100nm，得到金属层；对金属层进行光刻，只保留多晶层上面的金属层；

（8）在金属层上淀积绝缘隔离层，绝缘隔离层覆盖住下方的金属层、多晶层和介质层，在绝缘隔离层上光刻出第一连接孔和第二连接孔，第一连接孔的底部与导电层接触，第二连接孔的底部与金属层接触；所述绝缘隔离层的厚度为400~600nm：

（9）在绝缘隔离层上淀积Al金属层，并光刻腐蚀使第一电极和第二电极分开。

本发明在硅衬底上形成凹槽来增加电容器的容量，通过原位掺杂多晶上面覆盖金属铝，多晶与金属铝并联的效使得ESR（等效串联电阻降）低两个数量级，ESR（等效串联电阻降）仅为几百毫欧，由于整个制造过程完成与半导体制造技术一致，所以得到的电容器具有小体积大电容量、寿命长、高可靠、耐温高、超薄的特点，可应用于石油矿产勘探、人体医疗等领域。

附图说明

图1~图4为本发明具体实施例的工艺步骤流程图，其中：

图1为得到导电层后的剖视图。

图2为得到介质层后的剖视图。

图3为得到多晶层和金属铝层后的剖视图。

图4为得到第一电极和第二电极后的剖视图。

附图标记说明：1-P型衬底、2-凹槽、3-N++导电层、4-介质层、5-多晶层、6-金属层、7-绝缘隔离层、8-第一电极、9-第二电极、10-第一连接孔、11-第二连接孔。

具体实施方式

下面结合具体附图对本发明作进一步说明。

如图4所示：本发明所述降低等效电阻的硅电容器包括P型衬底1，在P型衬底1上表面形成多个凹槽2，凹槽2从P型衬底1的上表面向下表面方向延伸；在所述P型衬底1的上表面和凹槽2的表面掺杂N型杂质、推结形成N++导电层3，在N++导电层3上设置介质层4，所述介质层4为由Oxide-SIN-oxide（氧化物层-氮化物层-氧化物层）组成的叠层，可以采用SiO₂-Si₃N₄-SiO₂；在所述介质层4上设置多晶层5，N++导电层3、介质层4和多晶层5依次设置在凹槽2内，并且凹槽2被多晶层5填满，位于P型衬底1表面的多晶层5的厚度为500~800nm，多晶层5是由原位掺杂多晶形成的导电层；在所述多晶层5上设置金属层6，金属层6与多晶层5欧姆接触，起到降低等效串联电阻的作用，金属层6是在多晶层5表面淀积铝形成，金属层6的厚度为1000~1100nm；在所述金属层6上设置绝缘隔离层7，绝缘隔离层7覆盖住下方的金属层6、多晶层5和介质层4；在所述绝缘隔离层7上设置第一连接孔10和第二连接孔11，第一连接孔10的底部与N++导电层3接触，第二连接孔11的底部与金属层6接触，在第一连接孔10和第二连接孔11处分别设置第一电极8和第二电极9，第一电极8与N++导电层3连接，第二电极9与金属层6接触，第一电极8和第二电极9之间由绝缘隔离层7相隔离；

所述第一电极8和第二电极9由Al溅射形成。

实施例一：一种降低等效电阻的硅电容器，采用以下工艺步骤：

（1）如图1所示，提供P型衬底1，在P型衬底1的上表面淀积SiO₂掩膜，掩膜的厚度为1μm，选择性地掩蔽和刻蚀掩膜，在P型衬底1的上表面形成若干深度为3μm的凹槽2，凹槽2从P型衬底1的上表面向下表面方向延伸；

（2）如图1所示，采用BOE（Buffered Oxide Etch）全漂去除P型衬底1上的掩膜；在P型衬底1的上表面和凹槽2的表面采用POCl₃进行N型杂质的掺杂和推结，得到N++导电层3；在进行掺杂和推结的过程中，会产生厚度为50nm的二氧化硅层；

（3）采用BOE全漂去除二氧化硅层；

（4）如图2所示，在N++导电层3的表面生成厚度为500nm的介质层4；所述介质层4可以通过热氧化生成二氧化硅、LPCVD（低压化学汽相淀积）淀积二氧化硅、LPCVD淀积氮化硅或者ALD（Atomic layer deposition，原子层淀积）淀积介质材料得到；

（5）如图3所示，在介质层4上原位掺杂淀积多晶层5，使凹槽2内填满多晶层5；再在900℃进行退火，退火后多晶层5的方块电阻为9Ω/□；

（6）如图3所示，在多晶层5上选择性地涂覆光刻胶，通过各向异性等离子体刻蚀多晶层5，得到需要的图形后，再去除光刻胶；

（7）如图3所示，在多晶层5上溅射金属铝，厚度为1000nm，得到金属层6；对金属层6进行光刻，只保留多晶层5上面的金属层6；

（8）如图4所示，在金属层6上淀积绝缘隔离层7，绝缘隔离层7覆盖住下方的金属层6、多晶层5和介质层4，在绝缘隔离层7上光刻出第一连接孔10和第二连接孔11，第一连接孔10的底部与N++导电层3接触，第二连接孔11的底部与金属层6接触；所述绝缘隔离层7可以通过LPCVD（低压化学汽相淀积）淀积二氧化硅得到，也可以通过PECVD（等离子增强化学汽相淀积）二氧化硅得到，厚度为400nm：

（9）如图4所示，在绝缘隔离层7上淀积Al金属层，并光刻腐蚀使第一电极8和第二电极9分开。

实施例二：一种降低等效电阻的硅电容器，采用以下工艺步骤：

（1）如图1所示，提供P型衬底1，在P型衬底1的上表面淀积SiO₂掩膜，掩膜的厚度为2μm，选择性地掩蔽和刻蚀掩膜，在P型衬底1的上表面形成若干深度为100μm的凹槽2，凹槽2从P型衬底1的上表面向下表面方向延伸；

（2）如图1所示，采用BOE（Buffered Oxide Etch）全漂去除P型衬底1上的掩膜；在P型衬底1的上表面和凹槽2的表面采用POCl₃进行N型杂质的掺杂和推结，得到N++导电层3；在进行掺杂和推结的过程中，会产生厚度为80nm的二氧化硅层；

（3）采用BOE全漂去除二氧化硅层；

（4）如图2所示，在N++导电层3的表面生成厚度为1000nm的介质层4；所述介质层4可以通过热氧化生成二氧化硅、LPCVD（低压化学汽相淀积）淀积二氧化硅、LPCVD淀积氮化硅或者ALD（Atomic layer deposition，原子层淀积）淀积介质材料得到；

（5）如图3所示，在介质层4上原位掺杂淀积多晶层5，使凹槽2内填满多晶层5；再在950℃进行退火，退火后多晶层5的方块电阻为9Ω/□；

（6）如图3所示，在多晶层5上选择性地涂覆光刻胶，通过各向异性等离子体刻蚀多晶层5，得到需要的图形后，再去除光刻胶；

（7）如图3所示，在多晶层5上溅射金属铝，厚度为1100nm，得到金属层6；对金属层6进行光刻，只保留多晶层5上面的金属层6；

（8）如图4所示，在金属层6上淀积绝缘隔离层7，绝缘隔离层7覆盖住下方的金属层6、多晶层5和介质层4，在绝缘隔离层7上光刻出第一连接孔10和第二连接孔11，第一连接孔10的底部与N++导电层3接触，第二连接孔11的底部与金属层6接触；所述绝缘隔离层7可以通过LPCVD（低压化学汽相淀积）淀积二氧化硅得到，也可以通过PECVD（等离子增强化学汽相淀积）二氧化硅得到，厚度一般为600nm：

（9）如图4所示，在绝缘隔离层7上淀积Al金属层，并光刻腐蚀使第一电极8和第二电极9分开。

实施例三：一种降低等效电阻的硅电容器，采用以下工艺步骤：

（1）如图1所示，提供P型衬底1，在P型衬底1的上表面淀积SiO₂掩膜，掩膜的厚度为1μm，选择性地掩蔽和刻蚀掩膜，在P型衬底1的上表面形成若干深度为50μm的凹槽2，凹槽2从P型衬底1的上表面向下表面方向延伸；

（2）如图1所示，采用BOE（Buffered Oxide Etch）全漂去除P型衬底1上的掩膜；在P型衬底1的上表面和凹槽2的表面采用POCl₃进行N型杂质的掺杂和推结，得到N++导电层3；在进行掺杂和推结的过程中，会产生厚度为60nm的二氧化硅层；

（3）采用BOE全漂去除二氧化硅层；

（4）如图2所示，在N++导电层3的表面生成厚度为600nm的介质层4；所述介质层4可以通过热氧化生成二氧化硅、LPCVD（低压化学汽相淀积）淀积二氧化硅、LPCVD淀积氮化硅或者ALD（Atomic layer deposition，原子层淀积）淀积介质材料得到；

（5）如图3所示，在介质层4上原位掺杂淀积多晶层5，使凹槽2内填满多晶层5；再在920℃进行退火，退火后多晶层5的方块电阻为9Ω/□；

（6）如图3所示，在多晶层5上选择性地涂覆光刻胶，通过各向异性等离子体刻蚀多晶层5，得到需要的图形后，再去除光刻胶；

（7）如图3所示，在多晶层5上溅射金属铝，厚度为1000nm，得到金属层6；对金属层6进行光刻，只保留多晶层5上面的金属层6；

（8）如图4所示，在金属层6上淀积绝缘隔离层7，绝缘隔离层7覆盖住下方的金属层6、多晶层5和介质层4，在绝缘隔离层7上光刻出第一连接孔10和第二连接孔11，第一连接孔10的底部与N++导电层3接触，第二连接孔11的底部与金属层6接触；所述绝缘隔离层7可以通过LPCVD（低压化学汽相淀积）淀积二氧化硅得到，也可以通过PECVD（等离子增强化学汽相淀积）二氧化硅得到，厚度一般为500nm：

（9）如图4所示，在绝缘隔离层7上淀积Al金属层，并光刻腐蚀使第一电极8和第二电极9分开。

本发明在原有掺杂多晶电极上覆盖一层金属层6，制造工艺简单，因为金属铝的串联电阻只有几十个毫欧姆，所以得到的硅电容器具有超低等效串联电阻，极佳的温度特性，可应用于石油矿产勘探、航空航天、医疗、电子产品等。

Claims (7)

1.一种降低等效电阻的硅电容器，包括衬底，在衬底上表面形成多个凹槽，凹槽从衬底的上表面向下表面方向延伸；在所述衬底的上表面和凹槽的表面形成导电层，在导电层上设置介质层，在介质层上设置多晶层；所述导电层、介质层和多晶层依次设置在凹槽内，并且凹槽被多晶层填满；其特征是：在所述多晶层上设置金属层，金属层与多晶层欧姆接触；在所述金属层上设置绝缘隔离层，绝缘隔离层覆盖住下方的金属层、多晶层和介质层；在所述绝缘隔离层上设置第一连接孔和第二连接孔，第一连接孔的底部与导电层接触，第二连接孔的底部与金属层接触，在第一连接孔和第二连接孔处分别设置第一电极和第二电极，第一电极与导电层连接，第二电极与金属层接触，第一电极和第二电极之间由绝缘隔离层相隔离。

2.如权利要求1所述的降低等效电阻的硅电容器，其特征是：所述介质层为由SiO₂-Si₃N₄-SiO₂组成的叠层。

3.如权利要求1所述的降低等效电阻的硅电容器，其特征是：位于衬底表面的多晶层的厚度为500~800nm。

4.如权利要求1所述的降低等效电阻的硅电容器，其特征是：所述金属层是在多晶层表面淀积铝形成，金属层的厚度为1000~1100nm。

5.如权利要求1所述的降低等效电阻的硅电容器，其特征是：所述第一电极和第二电极由Al溅射形成。

6.如权利要求1所述的降低等效电阻的硅电容器，其特征是：所述衬底采用P型导电类型的硅衬底，导电层采用N型杂质掺杂形成。

7.一种降低等效电阻的硅电容器的制备方法，其特征是，采用以下工艺步骤：

（1）提供第一导电类型的衬底，在衬底的上表面淀积SiO₂掩膜，掩膜的厚度为1~2μm，选择性地掩蔽和刻蚀掩膜，在衬底的上表面形成若干深度为3~100μm的凹槽，凹槽从衬底的上表面向下表面方向延伸；

（2）去除衬底上的掩膜，在衬底的上表面和凹槽的表面进行第二导电类型杂质的掺杂和推结，得到导电层；在进行掺杂和推结的过程中，会产生厚度为50~80nm的二氧化硅层；

（3）去除上述衬底表面的二氧化硅层；

（4）在导电层的表面生成厚度为500~1000nm的介质层；

（5）在介质层上原位掺杂淀积多晶层，使凹槽内填满多晶层；再在900~950℃进行退火；

（6）在多晶层上选择性地涂覆光刻胶，通过各向异性等离子体刻蚀多晶层，得到需要的图形后，再去除光刻胶；

（7）在多晶层上溅射金属铝，厚度为1000~1100nm，得到金属层；对金属层进行光刻，只保留多晶层上面的金属层；

（8）在金属层上淀积绝缘隔离层，绝缘隔离层覆盖住下方的金属层、多晶层和介质层，在绝缘隔离层上光刻出第一连接孔和第二连接孔，第一连接孔的底部与导电层接触，第二连接孔的底部与金属层接触；所述绝缘隔离层的厚度为400~600nm：

（9）在绝缘隔离层上淀积Al金属层，并光刻腐蚀使第一电极和第二电极分开。

Images