CN104282766A - 一种新型碳化硅mosfet及其制造方法 - Google Patents
一种新型碳化硅mosfet及其制造方法 Download PDFInfo
- Publication number
- CN104282766A CN104282766A CN201410620019.6A CN201410620019A CN104282766A CN 104282766 A CN104282766 A CN 104282766A CN 201410620019 A CN201410620019 A CN 201410620019A CN 104282766 A CN104282766 A CN 104282766A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- traps
- silicon carbide
- contact
- sic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract 3
- 239000002800 charge carrier Substances 0.000 description 10
- 230000032258 transport Effects 0.000 description 8
- 208000035541 Device inversion Diseases 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种新型碳化硅MOSFET及其制造方法，本发明中在碳化硅MOSFET器件在P阱离子注入后，在P阱表面外延一层表面粗糙度较低的P－外延层，载流子输运在P－外延层反型沟道，由于P－外延层的粗糙度小于P阱表面的粗糙度，所以降低了反型层沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。
Description
技术领域
本发明涉及电子电路技术领域，尤其涉及一种新型碳化硅MOSFET及其制造方法。
背景技术
通常在碳化硅MOSFET器件制作过程中，需要进行多步的离子注入和高温激活退火工艺，这两种工艺都会造成碳化硅MOSFET器件的P阱表面反型导电沟道的粗糙度增大。
碳化硅器件的正常使用依赖于碳化硅器件中载流子的运输，如图1所示为载流子在P阱表面的输运路径，由图1可看出载流子在高表面粗糙度的P阱表面反型导电沟道输运时，载流子碰撞或散射几率会很大，造成MOSFET器件反型层沟道载流子迁移率很低，进一步会增加MOSFET器件的导通电阻，影响MOSFET器件的使用。
因此现在需要一种新型的碳化硅MOSFET，以降低导电沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率低，降低器件导通电阻。
发明内容
本发明提供了一种新型碳化硅MOSFET及其制造方法，本发明能够降低导电沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。
为了实现上述目的，本发明提供了以下技术手段：
一种新型碳化硅MOSFET，包括：SiC衬底、设置于所述SiC衬底上方的N－外延层、设置于所述N－外延层上方的两个P阱、设置于P阱上的相互紧邻的N+接触和P+接触，设置于两个P阱中间的JFET区，设置于JFET区上方并延伸至P阱上的SiO2氧化层、设置于SiO2氧化层上方的栅极，设置于P阱上方的源极、设置于所述SiC衬底下方的漏极，以及设置于所述两个P阱上与碳化硅衬底相同大小的P－外延层。
优选的，所述P－外延层的厚度为0.01～0.1um。
优选的，所述P－外延层掺杂浓度为1×1016cm-3～1×1017cm-3。
优选的，所述P－外延层的掺杂介质为铝或硼。
一种新型碳化硅MOSFET的制造方法，包括：
在SiC衬底上外延N－外延层；
在所述N－外延层上进行离子注入形成两个P阱，所述两个P阱中间为JFET区；
在所述两个P阱上方外延P－外延层；
分别在所述两个P阱上进行离子注入形成N+接触和P+接触；
在高温激活退火炉中将经上述步骤后形成的器件在1500℃～1850℃温度下退火；
在所述P－外延层上方热氧化SiO2氧化层；
在所述SiO2氧化层上方淀积多晶硅形成栅极；
分别在所述两个P阱上方构建源极；
在所述SiC衬底下方构建漏极。
优选的，所述在SiC衬底上外延N－外延层具体包括：
在SiC衬底上外延掺杂浓度为1×1015cm-3～1×1016cm-3，生长厚度为5～35um的N－外延层。
优选的，所述在所述N－外延层上进行离子注入形成两个P阱具体包括：在N－外延层上进行三次或四次离子注入Al离子，形成生长深度为0.5～1.5um、掺杂浓度为1×1018cm-3～5×1018cm-3的两个P阱；
所述分别在所述两个P阱上进行离子注入形成N+接触和P+接触具体包括：在每个P阱上进行三次或四次离子注入Al离子，形成深度为0.2～0.3um、掺杂浓度为1×1019cm-3～5×1019cm-3的P+接触，然后进行三次或四次离子注入N离子，在每个P阱中形成深度为0.2～0.3um、掺杂浓度为1×1019cm-3～5×1019cm-3的N+接触。
优选的，所述在所述JFET区上方外延P－外延层具体包括：
在JFET区上方外延一层掺杂浓度为1×1016cm-3～1×1017cm-3，厚度为0.01～0.1um的P－外延层。
优选的，所述在所述P－外延层上方热氧化SiO2氧化层具体包括：
在高温氧化炉中1200℃～1350℃温度下，将P－外延层干氧热氧化生长20nm～60nm的SiO2氧化层。
优选的，所述在所述SiO2氧化层上方淀积多晶硅形成栅极具体包括：在SiO2氧化层上采用低压化学气相淀积法淀积0.1～1um、掺杂浓度为1×1020cm-3～3×1020cm-3的多晶硅，形成栅极；
所述分别在所述两个P阱上方构建源极和在所述SiC衬底下方构建漏极具体包括：在所述N+接触、P+接触和SiC衬底背面淀积30～100nm Ti和100～300nm Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成欧姆接触。
本发明提供了一种新型的碳化硅MOSFET，在碳化硅MOSFET器件在P阱离子注入后，在P阱表面外延一层表面粗糙度较低的P－外延层，载流子输运在P－外延层反型沟道，由于P－外延层的粗糙度小于P阱表面的粗糙度，所以降低了反型层沟道中载流子碰撞或散射几率，提高碳化硅MOSFET器件反型沟道载流子迁移率，降低器件导通电阻。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中载流子在P阱表面的输运路径；
图2为本发明实施例公开的一种新型的碳化硅MOSFET的结构示意图；
图3为本发明实施例公开的载流子在P－外延层的输运路径；
图4为本发明实施例公开的一种新型的碳化硅MOSFET中漏极和源极的导电电流示意图；
图5为本发明实施例公开的一种新型的碳化硅MOSFET制造方法的流程图；
图6a-6g为本发明实施例公开的与新型的碳化硅MOSFET制造方法对应的MOSFET结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2所示，本发明提供了一种新型碳化硅MOSFET，包括：SiC衬底9、设置于所述SiC衬底9上方的N－外延层8、设置于所述N－外延层8上方的两个P阱7、设置于P阱7上的相互紧邻的N+接触5和P+接触6，设置于两个P阱7中间的JFET区11，设置于JFET区11上方并延伸至P阱7上的SiO2氧化层2、设置于SiO2氧化层2上方的栅极1，设置于P阱7上方的源极4和设置于所述SiC衬底9下方的漏极10，此外，还包括：
设置于所述两个P阱7上与碳化硅衬底相同大小的P－外延层3。
为了达到更好提高载流子的迁移效率，优选的P－外延层3的厚度为0.01～0.1um，掺杂浓度为1×1016cm-3～1×1017cm-3，P－外延层3的掺杂介质为铝，当然可以使用其他三价元素进行掺杂，例如硼。
MOSFET器件在经过多步的离子注入和高温激活退火工艺后形成的P阱7表面的粗糙度较高，所以本发明在P阱7上方外延P－外延层3，外延的P－外延层3的表面粗糙度低于P阱7的粗糙度，如图3所示，为在P阱7上方外延的P－外延层3后，P－外延层反型沟道中载流子的输运路径。
由图3可看出P－外延层反型层沟道中载流子碰撞或散射几率明显降低，随着载流子的碰撞和散射几率降低，反型沟道载流子的迁移率随之提高，使得器件的导通电阻降低，从而使用户可以更好的使用MOSFET器件。
在增加P－外延层3碳化硅MOSFET器件导通原理为：在栅极1加正电压UGS，栅极1SiO2介质是绝缘的，所以不会有栅极电流流过，但栅极1的正电压会将其下面P－外延层3中的空穴推开，而将N－外延层8中的电子吸引到栅极1下面的P－外延层3，当UGS大于开启电压或阈值电压时，栅极1下P－外延层3的电子浓度将超过空穴浓度，使P－外延层3反型成N型而成为N型反型层3’，该反型层形成N沟道而使PN结消失，从而使得漏极10和源极4导电。如图4所示，为漏极10和源极4导电后的电流方向。
新型碳化硅MOSFET不会影响MOSFET的正常使用，且在使用时能够提高载流子的迁移率，降低导通电阻，从而降低MOSFET的自身消耗，提高使用效率。
为了使上述新型碳化硅MOSFET进行投产使用，如图5所示，本发明还提供了一种新型碳化硅MOSFET的制造方法，该方法具体包括：
步骤S101：在SiC衬底9上外延N－外延层8；
在具体实施时，在SiC衬底9上外延掺杂浓度为1×1015cm-3～1×1016cm-3，生长厚度为5～35um的N－外延层8，在步骤101后形成的碳化硅器件如图6a所示。
步骤S102：在所述N－外延层8上进行离子注入形成两个P阱7，所述两个P阱7中间为JFET区11；
在具体实施时，在N－外延层8上进行三次或四次离子注入Al离子，形成生长深度为0.5～1.5um、掺杂浓度为1×1018cm-3～5×1018cm-3的两个P阱7，在步骤102后形成的碳化硅器件如图6b所示。
步骤S103：在所述两个P阱7上方外延P－外延层3；
在具体实施时，在JFET区11上方外延一层掺杂浓度为1×1016cm-3～1×1017cm-3，厚度为0.01～0.1um的P－外延层3，P－外延层3延伸至两个P阱7上方，在步骤103后形成的碳化硅器件如图6c所示。
步骤S104：分别在所述两个P阱7上进行离子注入形成N+接触5和P+接触6；
在具体实施时，在每个P阱7上进行三次或四次离子注入Al离子，形成深度为0.2～0.3um、掺杂浓度为1×1019cm-3～5×1019cm-3的P+接触6，然后进行三次或四次离子注入N离子，在每个P阱7中形成深度为0.2～0.3um、掺杂浓度为1×1019cm-3～5×1019cm-3的N+接触5，在步骤104后形成的碳化硅器件如图6d所示。
步骤S105：在高温激活退火炉中将经上述步骤后形成的器件在1500℃～1850℃温度下退火；
对如图6d所示的碳化硅器件在高温激活退火炉中进行退火。
步骤S106：在所述P－外延层3上方热氧化SiO2氧化层2；
在具体实施时，在高温氧化炉中1200℃～1350℃温度下，将P－外延层3干氧热氧化生长20nm～60nm的SiO2氧化层2，在步骤106后形成的碳化硅器件如图6e所示。
步骤S107：在所述SiO2氧化层2上方淀积多晶硅形成栅极1；
在具体实施时，在SiO2氧化层2上采用低压化学气相淀积法淀积0.1～1um、掺杂浓度为1×1020cm-3～3×1020cm-3的多晶硅，形成栅极1，在步骤107后形成的碳化硅器件如图6f所示。
步骤S108：分别在所述两个P阱7上方构建源极4；在所述SiC衬底9下方构建漏极10。
在具体实施时，在所述N+接触5、P+接触6和SiC衬底9背面淀积30～100nm Ti和100～300nm Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成欧姆接触，从而形成源极4和漏极10，在步骤108后形成的碳化硅器件如图6g所示。
经过上述步骤之后，便形成一个新型的MOSFET器件，该器件具有较低的导通电阻，可以方便用户使用，在出厂前可以对MOSFET器件的特性进行检测，以判断其是否符合要求。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种新型碳化硅MOSFET，其特征在于，包括：SiC衬底(9)、设置于所述SiC衬底(9)上方的N－外延层(8)、设置于所述N－外延层(8)上方的两个P阱(7)、设置于P阱(7)上的相互紧邻的N+接触(5)和P+接触(6)，设置于两个P阱(7)中间的JFET区(11)，设置于JFET区(11)上方并延伸至P阱(7)上的SiO2氧化层(2)、设置于SiO2氧化层(2)上方的栅极(1)，设置于P阱(7)上方的源极(4)、设置于所述SiC衬底(9)下方的漏极(10)，以及设置于所述两个P阱(7)上与碳化硅衬底相同大小的P－外延层(3)。
2.如权利要求1所述的新型碳化硅MOSFET，其特征在于，所述P－外延层(3)的厚度为0.01～0.1um。
3.如权利要求1所述的新型碳化硅MOSFET，其特征在于，所述P－外延层(3)掺杂浓度为1×1016cm-3～1×1017cm-3。
4.如权利要求3所述的新型碳化硅MOSFET，其特征在于，所述P－外延层(3)的掺杂介质为铝或硼。
5.一种新型碳化硅MOSFET的制造方法，其特征在于，包括：
在SiC衬底(9)上外延N－外延层(8)；
在所述N－外延层(8)上进行离子注入形成两个P阱(7)，所述两个P阱(7)中间为JFET区(11)；
在所述两个P阱(7)上方外延P－外延层(3)；
分别在所述两个P阱(7)上进行离子注入形成N+接触(5)和P+接触(6)；
在高温激活退火炉中将经上述步骤后形成的器件在1500℃～1850℃温度下退火；
在所述P－外延层(3)上方热氧化SiO2氧化层(2)；
在所述SiO2氧化层(2)上方淀积多晶硅形成栅极(1)；
分别在所述两个P阱(7)上方构建源极(4)；
在所述SiC衬底(9)下方构建漏极(10)。
6.如权利要求5所述的方法，其特征在于，所述在SiC衬底(9)上外延N－外延层(8)具体包括：
在SiC衬底(9)上外延掺杂浓度为1×1015cm-3～1×1016cm-3，生长厚度为5～35um的N－外延层(8)。
7.如权利要求5所述的方法，其特征在于，所述在所述N－外延层(8)上进行离子注入形成两个P阱(7)具体包括：在N－外延层(8)上进行三次或四次离子注入Al离子，形成生长深度为0.5～1.5um、掺杂浓度为1×1018cm-3～5×1018cm-3的两个P阱(7)；
所述分别在所述两个P阱(7)上进行离子注入形成N+接触(5)和P+接触(6)具体包括：在每个P阱(7)上进行三次或四次离子注入Al离子，形成深度为0.2～0.3um、掺杂浓度为1×1019cm-3～5×1019cm-3的P+接触(6)，然后进行三次或四次离子注入N离子，在每个P阱(7)中形成深度为0.2～0.3um、掺杂浓度为1×1019cm-3～5×1019cm-3的N+接触(5)。
8.如权利要求5所述的方法，其特征在于，所述在所述JFET区(11)上方外延P－外延层(3)具体包括：
在JFET区(11)上方外延一层掺杂浓度为1×1016cm-3～1×1017cm-3，厚度为0.01～0.1um的P－外延层(3)。
9.如权利要求5所述的方法，其特征在于，所述在所述P－外延层(3)上方热氧化SiO2氧化层(2)具体包括：
在高温氧化炉中1200℃～1350℃温度下，将P－外延层(3)干氧热氧化生长20nm～60nm的SiO2氧化层(2)。
10.如权利要求5所述的方法，其特征在于，所述在所述SiO2氧化层(2)上方淀积多晶硅形成栅极(1)具体包括：在SiO2氧化层(2)上采用低压化学气相淀积法淀积0.1～1um、掺杂浓度为1×1020cm-3～3×1020cm-3的多晶硅，形成栅极(1)；
所述分别在所述两个P阱(7)上方构建源极(4)和在所述SiC衬底(9)下方构建漏极(10)具体包括：在所述N+接触(5)、P+接触(6)和SiC衬底(9)背面淀积30～100nm Ti和100～300nm Al合金，作为欧姆接触金属，并在800℃～1000℃氮气氛围中退火2～5min形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410620019.6A CN104282766A (zh) | 2014-11-06 | 2014-11-06 | 一种新型碳化硅mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410620019.6A CN104282766A (zh) | 2014-11-06 | 2014-11-06 | 一种新型碳化硅mosfet及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104282766A true CN104282766A (zh) | 2015-01-14 |
Family
ID=52257472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410620019.6A Pending CN104282766A (zh) | 2014-11-06 | 2014-11-06 | 一种新型碳化硅mosfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282766A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658215A (zh) * | 2017-09-26 | 2018-02-02 | 中国科学院微电子研究所 | 一种碳化硅器件及其制作方法 |
| WO2018229606A1 (en) * | 2017-06-12 | 2018-12-20 | International Business Machines Corporation | Vertical transport fin field effect transistors having different channel lengths |
| CN110473911A (zh) * | 2019-09-06 | 2019-11-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
| CN113113464A (zh) * | 2020-01-13 | 2021-07-13 | 张清纯 | 一种半导体器件及其制造方法 |
| CN113178384A (zh) * | 2021-06-30 | 2021-07-27 | 中芯集成电路制造(绍兴)有限公司 | SiC基欧姆接触结构及其制造方法 |
| CN115241282A (zh) * | 2022-09-23 | 2022-10-25 | 浙江大学杭州国际科创中心 | 一种SiC MOSFET器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053034A1 (ja) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | 半導体素子 |
| EP2052414A2 (en) * | 2006-08-17 | 2009-04-29 | Cree, Inc. | High power insulated gate bipolar transistors |
| CN102171832A (zh) * | 2009-04-10 | 2011-08-31 | 住友电气工业株式会社 | 绝缘栅场效应晶体管 |
| CN102244099A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 外延沟道的SiCIEMOSFET器件及制备方法 |
-
2014
- 2014-11-06 CN CN201410620019.6A patent/CN104282766A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053034A1 (ja) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | 半導体素子 |
| EP2052414A2 (en) * | 2006-08-17 | 2009-04-29 | Cree, Inc. | High power insulated gate bipolar transistors |
| CN102171832A (zh) * | 2009-04-10 | 2011-08-31 | 住友电气工业株式会社 | 绝缘栅场效应晶体管 |
| CN102244099A (zh) * | 2011-06-23 | 2011-11-16 | 西安电子科技大学 | 外延沟道的SiCIEMOSFET器件及制备方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2578061B (en) * | 2017-06-12 | 2021-12-01 | Ibm | Vertical transport fin field effect transistors having different channel lengths |
| WO2018229606A1 (en) * | 2017-06-12 | 2018-12-20 | International Business Machines Corporation | Vertical transport fin field effect transistors having different channel lengths |
| US10242919B2 (en) | 2017-06-12 | 2019-03-26 | International Business Machines Corporation | Vertical transport fin field effect transistors having different channel lengths |
| US10325815B2 (en) | 2017-06-12 | 2019-06-18 | International Business Machines Corporation | Vertical transport fin field effect transistors having different channel lengths |
| GB2578061A (en) * | 2017-06-12 | 2020-04-15 | Ibm | Vertical transport fin field effect transistors having different channel lengths |
| CN107658215A (zh) * | 2017-09-26 | 2018-02-02 | 中国科学院微电子研究所 | 一种碳化硅器件及其制作方法 |
| CN110473911A (zh) * | 2019-09-06 | 2019-11-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
| CN110473911B (zh) * | 2019-09-06 | 2024-03-12 | 安徽长飞先进半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
| CN113113464A (zh) * | 2020-01-13 | 2021-07-13 | 张清纯 | 一种半导体器件及其制造方法 |
| CN113113464B (zh) * | 2020-01-13 | 2023-03-10 | 清纯半导体(宁波)有限公司 | 一种半导体器件及其制造方法 |
| CN113178384B (zh) * | 2021-06-30 | 2022-03-18 | 绍兴中芯集成电路制造股份有限公司 | SiC基欧姆接触结构及其制造方法 |
| CN113178384A (zh) * | 2021-06-30 | 2021-07-27 | 中芯集成电路制造(绍兴)有限公司 | SiC基欧姆接触结构及其制造方法 |
| CN115241282A (zh) * | 2022-09-23 | 2022-10-25 | 浙江大学杭州国际科创中心 | 一种SiC MOSFET器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103477439B (zh) | 半导体装置及其制造方法 | |
| CN105789047B (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| CN104282766A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| KR101597602B1 (ko) | 반도체장치의 제조방법 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| CN104409501B (zh) | 碳化硅金属氧化物半导体场效应晶体管 | |
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN104979395A (zh) | 半导体结构 | |
| CN102945860A (zh) | 原位SiN帽层AlGaN/GaN异质结增强型器件及其制作方法 | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| US10096699B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN102931093A (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
| CN104704611B (zh) | 碳化硅半导体装置的制造方法 | |
| CN103928524A (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN104319292A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| CN102637581A (zh) | 一种防止硼掺杂层释气的方法 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| CN104282765B (zh) | 一种碳化硅mos器件及其制造方法 | |
| CN102222619B (zh) | 半导体装置的制造方法 | |
| CN202888189U (zh) | N沟道耗尽型功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150114 |
|
| RJ01 | Rejection of invention patent application after publication |