CN102244099A - 外延沟道的SiCIEMOSFET器件及制备方法 - Google Patents
外延沟道的SiCIEMOSFET器件及制备方法 Download PDFInfo
- Publication number
- CN102244099A CN102244099A CN2011101716960A CN201110171696A CN102244099A CN 102244099 A CN102244099 A CN 102244099A CN 2011101716960 A CN2011101716960 A CN 2011101716960A CN 201110171696 A CN201110171696 A CN 201110171696A CN 102244099 A CN102244099 A CN 102244099A
- Authority
- CN
- China
- Prior art keywords
- sic
- iemosfet
- contact
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002513 implantation Methods 0.000 title claims abstract description 15
- 238000000407 epitaxy Methods 0.000 title abstract description 5
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 230000005669 field effect Effects 0.000 title abstract 3
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 96
- -1 nitrogen ion Chemical class 0.000 claims description 48
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 42
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 36
- 238000002347 injection Methods 0.000 claims description 35
- 239000007924 injection Substances 0.000 claims description 35
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 24
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical group [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 17
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 16
- 239000012159 carrier gas Substances 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 16
- 229910000077 silane Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000001294 propane Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910000838 Al alloy Inorganic materials 0.000 claims description 10
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000004020 conductor Substances 0.000 abstract 1
- 239000003381 stabilizer Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 22
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 20
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 18
- 238000005530 etching Methods 0.000 description 15
- 238000001259 photo etching Methods 0.000 description 13
- 238000004140 cleaning Methods 0.000 description 12
- 229910052786 argon Inorganic materials 0.000 description 10
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 108010085603 SFLLRNPND Proteins 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种外延沟道的SiC IEMOSFET器件及制作方法，主要解决现有SiC IEMOSFET器件沟道电子迁移率低，导体电阻大的问题。本发明的器件包括栅极(1)、SiO2隔离介质(2)、源极(3)、源区N+接触(4)、P+接触(5)、P-外延层(7)、JFET区域(8)、P阱(9)、N-漂移层(10)、N+衬底(11)和漏极(12)，其中：SiO2隔离介质(2)和JFET区域(8)之间设有一层厚度为0.1μm～0.2μm，氮离子掺杂浓度为3×1016cm-3的上外延沟道层(6′)，使得器件在工作状态下的导电沟道远离SiO2和SiC界面，减少表面散射对电子迁移率的影响。本发明具有沟道电子迁移率高，导通电阻低，功耗低的优点，可用于开关稳压电源、汽车电子以及功率放大器领域。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是一种外延沟道的SiCIEMOSFET器件及制备方法。
背景技术
SiC以其优良的物理化学特性和电学特性成为制造高温、大功率电子器件的一种最有优势的半导体材料，并且具有远大于Si材料的功率器件品质因子。SiC功率器件MOSFET的研发始于20世纪90年代，具有输入阻抗高、开关速度快、工作频率高、耐高温高压等一系列优点，已经在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。
然而，目前SiC功率MOSFET器件中SiC和SiO2的接触界面质量较差，高密度的界面态和界面粗糙导致器件沟道迁移率急剧降低、导通电阻迅速增大，甚至使基于SiC的器件的性能劣于基于Si的器件的性能。因此，通过改进工艺技术和器件结构来降低SiC和SiO2的接触界面粗糙度和界面态密度一直是比较活跃的课题。
离子注入及高温退火工艺是造成SiC MOSFET界面粗糙的主要原因。研究表明1600度左右的高温退火后表面的粗糙度会增加10倍以上。而严重的界面粗糙度还会导致栅氧化层的可靠性降低。双外延MOSFET通过p+和p-两次外延形成p阱，避免了离子注入工艺导致的界面粗糙及高浓度p型杂质对器件沟道迁移率的影响。但是p+外延之后的沟槽刻蚀所形成的界面凹槽会导致器件的击穿特性明显退化。为解决这一问题，SHINSUKE HARAD等人于2008年提出了一种IEMOSFET器件结构，如图1所示，它包括栅极1、SiO2隔离介质2、源极3、源区N+接触4、P+接触5、掩埋沟道区6、P-外延层7、JFET区域8、P阱9、N-漂移层10、N+衬底11和漏极12。这种IEMOSFET器件结构采用选择性离子注入形成p阱底部的p+层，然后外延形成p-层，避免了沟槽刻蚀的过程。并结合隐埋沟道结构，削弱了SiC和SiO2接触界面对沟道迁移率的影响，大幅降低了器件的导通电阻，击穿电压为1100V的器件导通电阻达到4.3mΩ·cm2。
采用这种结构和工艺虽然在一定程度上改善了器件的界面特性，但是由于器件的掩埋沟道6仍由离子注入形成，所带来的SiC和SiO2的接触界面粗糙以及高界面态密度等一系列问题，使得反型层电子迁移率大幅度降低、器件的导通电阻增大，严重的影响了器件的性能。
发明内容
本发明的目的在于保留上述IEMOSFET已有的优点，并对上述已有技术的缺点进行改进，提供一种外延沟道的SiC IEMOSFET器件及制备方法，以抑制离子注入工艺所带来的SiC和SiO2的接触界面粗糙以及高界面态密度对器件性能的影响，从而提高反型层电子迁移率，降低器件的导通电阻。
本发明的目的是这样实现的：
一.本发明的器件包括：栅极、SiO2隔离介质、源极、源区N+接触、P+接触、P-外延层、JFET区域、P阱、N-漂移层、N+衬底和漏极，其中，在SiO2隔离介质与JFET区域之间设有上外延沟道层，以保证器件在工作状态下的导电沟道深度，减少表面散射对迁移率的影响。
所述的上外延沟道层厚度为0.1μm～0.2μm，氮离子掺杂浓度为3×1016cm-3。
所述的上外延沟道层为氮离子掺杂，掺杂浓度为3×1016cm-3。
二.本发明的器件的制作方法，包括如下步骤：
(1)在N+碳化硅衬底样片上外延生长厚度为8～9μm、氮离子掺杂浓度为1×1015cm-3～2×1015cm-3的N-漂移层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
(2)在氮离子掺杂的N-漂移层上进行三次或者四次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为3×1018cm-3的P阱；
(3)在碳化硅样片的正面外延生长厚度为0.5μm、铝离子掺杂浓度为5×1015cm-3～1×1016cm-3的P-外延层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；
(4)在P-外延层中间区域进行三次或者四次氮离子选择性注入，形成深度为0.5μm，掺杂浓度为1×1017cm-3的JFET区；
(5)在P-外延层的边缘区域进行三次或者四次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为1×1019cm-3的P+接触；
(6)在P+接触边缘进行三次或者四次氮离子选择性注入，形成深度为0.25μm，掺杂浓度为1×1019cm-3的源区N+接触；
(7)在碳化硅样片的整个正面外延生长厚度为0.1μm～0.2μm、氮离子掺杂浓度为3×1016cm-3的上外延沟道层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
(8)在碳化硅样片正面采用干氧氧化和湿氧氧化结合的氧化工艺形成50nm～100nm的SiO2隔离介质；
(9)在SiO2隔离介质上采用低压化学汽相淀积法淀积形成200nm的磷离子掺杂的多晶硅最为栅极，掺杂浓度为1×1020cm-3，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；
(10)在源区N+接触、P+接触上淀积300nm/100nm的Al/Ti合金，作为源极接触金属层，再在碳化硅样片背面淀积300nm/100nm的Al/Ti合金，作为漏极接触金属层，并在1100℃的氮气气氛中退火3分钟形成源极和漏极欧姆接触。本发明与现有技术相比具有如下优点：
1)本发明由于采用外延形成导电沟道，而不是采用离子注入形成，从而抑制了离子注入工艺所带来的SiC和SiO2的接触界面粗糙、低电子迁移率、高导通电阻的一系列问题。
2)本发明由于采用外延形成导电沟道，使得SiC和SiO2的接触界面粗糙度降低，从而降低表面散射对迁移率的影响，使得载流子迁移率大幅增大；同时也降低了器件的导通电阻，使得器件工作时的功耗降低，得到更好的器件性能。
3)本发明的上外延沟道层采用低掺杂外延，使得导电沟道具有一定的深度，从而降低了表面散射对迁移率的影响。
4)本发明在制造上采用外延工艺替代离子注入工艺形成导电沟道，工艺简单，易于实现。
附图说明
图1是SHINSUKE HARADA等提出的IEMOSFET器件结构示意图。
图2是本发明外延沟道的SiC IEMOSFET器件示意图。
图3是本发明的制作流程图。
具体实施方式
参照图2，本发明的器件结构包括：多晶硅栅1、SiO2隔离介质2、源极金属3、源区N+接触4、P+接触5、上外延沟道层6′、P-外延层7、JFET区域8、P阱9、N-漂移层10、N+衬底11和漏极12。
其中，N+衬底11为高掺杂的N型碳化硅衬底；N+衬底11上面是厚度为8～9μm、氮离子掺杂浓度为1×1015cm-3～2×1015cm-3的N-漂移层10；在N-漂移层10的左右上角是厚度为0.5μm、掺杂浓度为3×1018cm-3的P阱9，由三次或者四次铝离子选择性离子注入形成；N-漂移层10的中部上方区域是厚度为0.5μm，掺杂浓度为1×1017cm-3的JFET区域8，由三次或者四次氮离子选择性离子注入形成；JFET区域8左右相接的区域是厚度为0.5μm、铝离子掺杂浓度为1×1015cm-3～1×1016cm-3的P-外延层7；P阱9的边缘区域是厚度为0.5μm、掺杂浓度为1×1019cm-3的P+接触5，由三次或者四次铝离子选择性离子注入形成；靠近P+接触5的是厚度为0.25μm、掺杂浓度为1×1019cm-3的源区N+接触4，由三次或者四次氮离子选择性注入形成的；上外延沟道层6′为厚度为0.1μm～0.2μm、氮离子掺杂浓度为3×1016cm-3的N-外延层，该上外延沟道层6′位于JFET区域8之上；SiO2隔离介质2的厚度为50nm～100nm，位于上外延沟道层6′的上方；在SiO2隔离介质2的正上方是由淀积形成的厚度为200nm、磷离子掺杂浓度为1×1020cm-3的多晶硅栅1；源极金属3位于源区N+接触4和P+接触5的上方，通过淀积300nm/100nm的Al/Ti合金形成；漏极12位于碳化硅衬底11的背面，通过淀积300nm/100nm的Al/Ti合金形成。
参照图3，本发明的制作方法通过下面实施例说明。
实施例1
步骤1.在N+碳化硅衬底样片上外延生长N-漂移层。
对N+碳化硅衬底样片11采用RCA清洗标准进行清洗，然后在整个衬底表面外延生长厚度为8μm，氮离子掺杂浓度为1×1015cm-3的N-漂移层10，如图3a，其工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。
步骤2.四次铝离子选择性注入形成P阱。
(2.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1.5μm的Al作为P阱9离子注入的阻挡层，通过光刻和刻蚀形成P阱注入区；
(2.2)在650℃的温度下对碳化硅样片正面进行四次Al离子注入，先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的铝离子注入碳化硅样片，在P阱注入区形成深度为0.5μm，掺杂浓度为3×1018cm-3的P阱9，如图3b；
(2.3)采用磷酸去除碳化硅样片正面的Al；
(2.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700℃氩气氛围中进行离子激活退火10min。
步骤3.外延生长P-外延层。
在碳化硅样片正面外延生长厚度为0.5μm，铝离子掺杂浓度为5×1015cm-3的P-外延层7，如图3c，其工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用三甲基铝。
步骤4.四次氮离子选择性注入形成JFET区。
(4.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1μm的Al作为JFET区8离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；
(4.2)在500℃的温度下对碳化硅样片正面进行四次氮离子注入，先后采用380keV、250keV、150keV和80keV的注入能量，将注入剂量分别为1.66×1012cm-2、1.30×1012cm-2、1.02×1012cm-2和7.23×1011cm-2的氮离子注入到碳化硅样片，在JFET注入区形成深度为0.4μm，掺杂浓度为1×1017cm-3的JFET区8，如图3d；
(4.3)采用磷酸去除碳化硅样片正面的Al；
(4.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700℃氩气氛围中进行离子激活退火10min。
步骤5.四次铝离子选择性注入形成P+接触。
(5.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1.5μm的Al作为P+接触离子注入的阻挡层，通过光刻和刻蚀形成P+接触注入区；
(5.2)在650℃的温度下对碳化硅样片正面进行四次Al离子注入，先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为2.63×1014cm-2、1.55×1014cm-2、1.08×1014cm-2和9.79×1013cm-2的铝离子，注入到碳化硅样片，在P+接触注入区形成深度为0.5μm，掺杂浓度为1×1019cm-3的P+接触5，如图3e；
(5.3)采用磷酸去除碳化硅样片正面的Al；
(5.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700℃氩气氛围中进行离子激活退火10min。
步骤6.四次氮离子选择性注入形成源区N+接触。
(6.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1μm的Al作为源区N+接触离子注入的阻挡层，通过光刻和刻蚀形成源区N+接触注入区；
(6.2)在500℃的温度下对碳化硅样片正面进行四次氮离子注入，先后采用200keV、140keV、100keV和65keV的注入能量，将注入剂量为1.49×1014cm-2、7.99×1013cm-2、7.25×1013cm-2和7.02×1013cm-2的氮离子，注入到碳化硅样片，在源区N+接触注入区形成深度为0.25μm，掺杂浓度为1×1019cm-3的源区N+接触4，如图3e；
(6.3)采用磷酸去除碳化硅样片正面的Al；
(6.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护，然后在1700℃氩气氛围中进行离子激活退火10min。
步骤7.外延生长上外延沟道层。
在碳化硅样片正面外延生长厚度为0.1μm，氮离子掺杂浓度为3×1016cm-3的上外延沟道层6′，如图3f，其工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。
步骤8.氧化形成SiO2隔离介质。
(8.1)先在1200℃下干氧氧化一个小时之后，再在950℃下湿氧氧化一个小时，形成厚度为50nm的氧化膜；
(8.2)通过光刻、刻蚀形成SiO2隔离介质2，如图3g。
步骤9.淀积形成掺杂浓度为1×1020cm-3，厚度为200nm的磷离子重掺杂的多晶硅栅极。
用低压热壁化学气相淀积法在碳化硅样片正面淀积生长200nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅，形成磷离子掺杂浓度为1×1020cm-3，厚度为200nm的多晶硅栅极1，如图3h，其工艺条件是：淀积温度为600℃，淀积压强为60Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。
步骤10.淀积形成源极接触金属层和漏极接触金属层。
(10.1)对整个碳化硅样片的正面进行涂胶、显影，在源区N+接触和P+接触上方形成欧姆接触区域，淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正面形成源极金属层3，如图3i；
(10.2)在衬底背面淀积300nm/100nm的Al/Ti合金，作为漏极金属层12，如图3i；
(10.3)在1100℃的氮气气氛中，对整个碳化硅样片退火3分钟，形成源、漏欧姆接触电极。
实施例2
第一步.在N+碳化硅衬底样片上外延生长N-漂移层。
对N+碳化硅衬底片11采用RCA清洗标准进行清洗，然后在整个衬底表面外延生长厚度为8.5μm，氮离子掺杂浓度为1.5×1015cm-3的N-漂移层10，如图3a，其工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。
第二步.三次铝离子选择性注入形成P阱。
(2.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1.5μm的Al作为P阱9离子注入的阻挡层，通过光刻和刻蚀形成P阱注入区；
(2.2)在650℃的环境温度下对碳化硅样片正面进行三次Al离子注入，先后采用450keV、250keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、6×1013cm-2和2.97×1013cm-2的铝离子注入碳化硅样片，在P阱注入区形成深度为0.5μm，掺杂浓度为3×1018cm-3的P阱9，如图3b；
(2.3)采用磷酸去除碳化硅样片正面的Al；
(2.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700℃氩气氛围中进行离子激活退火10min。
第三步.外延生长P-外延层。
在碳化硅样片正面外延生长厚度为0.5μm，铝离子掺杂浓度为7×1015cm-3的P-外延层7，如图3c，其工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用三甲基铝。
第四步.三次氮离子选择性注入形成JFET区。
(4.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1μm的Al作为JFET区8离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；
(4.2)在500℃的环境温度下对碳化硅样片正面进行三次氮离子注入，先后采用380keV、200keV和80keV的注入能量，将注入剂量分别为1.66×1012cm-2、2.50×1012cm-2和7.23×1011cm-2的氮离子注入到碳化硅样片，在JFET注入区形成深度为0.4μm，掺杂浓度为1×1017cm-3的JFET区8，如图3d；
(4.3)采用磷酸去除碳化硅样片正面的Al；
(4.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700℃氩气氛围中进行离子激活退火10min。
第五步.三次铝离子选择性注入形成P+接触。
(5.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1.5μm的Al作为P+接触离子注入的阻挡层，通过光刻和刻蚀形成P+接触注入区；
(5.2)在650℃的环境温度下对碳化硅样片正面进行三次Al离子注入，先后采用450keV、280keV和120keV的注入能量，将注入剂量为2.63×1014cm-2、2.55×1014cm-2和9.79×1013cm-2的铝离子，注入到碳化硅样片，在P+接触注入区形成深度为0.5μm，掺杂浓度为1×1019cm-3的P+接触5，如图3e；
(5.3)采用磷酸去除碳化硅样片正面的Al；
(5.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1700℃氩气氛围中进行离子激活退火10min。
第六步.三次氮离子选择性注入形成源区N+接触。
(6.1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1μm的Al作为源区N+接触离子注入的阻挡层，通过光刻和刻蚀形成源区N+接触注入区；
(6.2)在500℃的环境温度下对碳化硅样片正面进行三次氮离子注入，先后采用200keV、120keV和65keV的注入能量，将注入剂量为1.49×1014cm-2、8.5×1013cm-2和7.02×1013cm-2的氮离子，注入到碳化硅样片，在源区N+接触注入区形成深度为0.25μm，掺杂浓度为1×1019cm-3的源区N+接触4，如图3e；
(6.3)采用磷酸去除碳化硅样片正面的Al；
(6.4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护，然后在1700℃氩气氛围中进行离子激活退火10min。
第七步.外延生长上外延沟道层。
在碳化硅样片正面外延生长厚度为0.15μm，氮离子掺杂浓度为3×1016cm-3的上外延沟道层6′，如图3f，其工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。
第八步.氧化形成SiO2隔离介质。
(8.1)先在1200℃下干氧氧化两个小时之后，再在950℃下湿氧氧化一个小时，形成厚度为70nm的氧化膜；
(8.2)通过光刻、刻蚀形成SiO2隔离介质2，如图3g。
第九步.淀积形成掺杂浓度为1×1020cm-3，厚度为200nm的磷离子重掺杂的多晶硅栅极。
用低压热壁化学气相淀积法在碳化硅样片正面淀积生长200nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅，形成磷离子掺杂浓度为1×1020cm-3，厚度为200nm的多晶硅栅极1，如图3h，其工艺条件是：淀积温度为600℃，淀积压强为60Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。
第十步.淀积形成源极接触金属层和漏极接触金属层。
(10.1)对整个碳化硅样片的正面进行涂胶、显影，在源区N+接触和P+接触上方形成欧姆接触区域，淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正面形成源极金属层3，如图3i；
(10.2)在衬底背面淀积300nm/100nm的Al/Ti合金，作为漏极金属层12，如图3i；
(10.3)在1100℃的氮气气氛中，对整个碳化硅样片退火3分钟，形成源、漏欧姆接触电极。
实施例3
步骤A.对N+碳化硅衬底片11采用RCA清洗标准进行清洗，然后在整个衬底表面外延生长厚度为9μm，氮离子掺杂浓度为2×1015cm-3的N-漂移层10，如图3a，外延生长条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。
步骤B.四次铝离子选择性注入形成P阱。
(B1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1.5μm的Al作为P阱9离子注入的阻挡层，通过光刻和刻蚀形成P阱注入区；
(B2)在650℃的环境温度下对碳化硅样片正面进行四次Al离子注入，先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为7.97×1013cm-2、4.69×1013cm-2、3.27×1013cm-2和2.97×1013cm-2的铝离子注入碳化硅样片，在P阱注入区形成深度为0.5μm，掺杂浓度为3×1018cm-3的P阱9，如图3b；
(B3)采用磷酸去除碳化硅样片正面的Al；
(B4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1750℃氩气氛围中进行离子激活退火10min。
步骤C.在碳化硅样片正面外延生长厚度为0.5μm，铝离子掺杂浓度为1×1016cm-3的P-外延层7，如图3c，其外延生长工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用三甲基铝。
步骤D.四次氮离子选择性注入形成JFET区。
(D1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1μm的Al作为JFET区8离子注入的阻挡层，通过光刻和刻蚀形成JFET注入区；
(D2)在500℃的环境温度下对碳化硅样片正面进行四次氮离子注入，先后采用380keV、250keV、150keV和80keV的注入能量，将注入剂量分别为1.66×1012cm-2、1.30×1012cm-2、1.02×1012cm-2和7.23×1011cm-2的氮离子注入到碳化硅样片，在JFET注入区形成深度为0.4μm，掺杂浓度为1×1017cm-3的JFET区8，如图3d；
(D3)采用磷酸去除碳化硅样片正面的Al；
(D4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1750℃氩气氛围中进行离子激活退火10min。
步骤E.进行四次铝离子选择性注入，形成P+接触。
(E1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1.5μm的Al作为P+接触离子注入的阻挡层，通过光刻和刻蚀形成P+接触注入区；
(E2)在650℃的环境温度下对碳化硅样片正面进行四次Al离子注入，先后采用450keV、300keV、200keV和120keV的注入能量，将注入剂量为2.63×1014cm-2、1.55×1014cm-2、1.08×1014cm-2和9.79×1013cm-2的铝离子，注入到碳化硅样片，在P+接触注入区形成深度为0.5μm，掺杂浓度为1×1019cm-3的P+接触5，如图3e；
(E3)采用磷酸去除碳化硅样片正面的Al；
(E4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护；然后在1750℃氩气氛围中进行离子激活退火10min。
步骤F.进行四次氮离子选择性注入，形成源区N+接触。
(F1)通过低压热壁化学气相淀积法在碳化硅样片正面淀积一层厚度为1μm的Al作为源区N+接触离子注入的阻挡层，通过光刻和刻蚀形成源区N+接触注入区；
(F2)在500℃的环境温度下对碳化硅样片正面进行四次氮离子注入，先后采用200keV、140keV、100keV和65keV的注入能量，将注入剂量为1.49×1014cm-2、7.99×1013cm-2、7.25×1013cm-2和7.02×1013cm-2的氮离子，注入到碳化硅样片，在源区N+接触注入区形成深度为0.25μm，掺杂浓度为1×1019cm-3的源区N+接触4，如图3e；
(F3)采用磷酸去除碳化硅样片正面的Al；
(F4)采用RCA清洗标准对碳化硅表面进行清洗，烘干后制作C膜保护，然后在1750℃氩气氛围中进行离子激活退火10min。
步骤G.在碳化硅样片正面外延生长厚度为0.2μm，氮离子掺杂浓度为3×1016cm-3的上外延沟道层6′，如图3f，其外延生长工艺条件是：外延温度为1570℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，杂质源采用液态氮气。
步骤H.氧化形成SiO2隔离介质。
(H1)先在1200℃下干氧氧化三个半小时之后，再在950℃下湿氧氧化一个小时，形成厚度为100nm的氧化膜；
(H2)通过光刻、刻蚀形成SiO2隔离介质2，如图3g。
步骤I.淀积形成掺杂浓度为1×1020cm-3，厚度为200nm的磷离子重掺杂的多晶硅栅极。
用低压热壁化学气相淀积法在碳化硅样片正面淀积生长200nm的多晶硅，然后通过光刻、刻蚀保留住栅氧化膜上的多晶硅，形成磷离子掺杂浓度为1×1020cm-3，厚度为200nm的多晶硅栅极1，如图3h，其淀积工艺条件是：淀积温度为600℃，淀积压强为60Pa，反应气体采用硅烷和磷化氢，载运气体采用氦气。
步骤J.淀积形成源极接触金属层和漏极接触金属层。
(J1)对整个碳化硅样片的正面进行涂胶、显影，在源区N+接触和P+接触上方形成欧姆接触区域，淀积300nm/100nm的Al/Ti合金，之后通过超声波剥离使正面形成源极金属层3，如图3i；
(J2)在衬底背面淀积300nm/100nm的Al/Ti合金，作为漏极金属层12，如图3i；
(J3)在1100℃的氮气气氛中，对整个碳化硅样片退火3分钟，形成源、漏欧姆接触电极。
Claims (9)
1.一种外延沟道的SiC IEMOSFET器件，包括栅极(1)、SiO2隔离介质(2)、源极(3)、源区N+接触(4)、P+接触(5)、P-外延层(7)、JFET区域(8)、P阱(9)、N-漂移层(10)、N+衬底(11)和漏极(12)，其特征在于：在SiO2隔离介质(2)与JFET区域(8)之间设有上外延沟道层(6′)，以保证器件在工作状态下的导电沟道深度，减少表面散射对迁移率的影响。
2.根据权利要求1所述的外延沟道的SiC IEMOSFET器件，其特征是，所述上外延沟道层(6′)的厚度为0.1μm～0.2μm。
3.根据权利要求1所述的外延沟道的SiC IEMOSFET器件，其特征是，所述上外延沟道层(6′)为氮离子掺杂，掺杂浓度为3×1016cm-3。
4.一种制备外延沟道的SiC IEMOSFET器件的方法，包括以下步骤：
(1)在N+碳化硅衬底样片上外延生长厚度为8～9μm、氮离子掺杂浓度为1×1015cm-3～2×1015cm-3的N-漂移层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
(2)在氮离子掺杂的N-漂移层上进行三次或者四次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为3×1018cm-3的P阱；
(3)在碳化硅样片的正面外延生长厚度为0.5μm、铝离子掺杂浓度为5×1015cm-3～1×1016cm-3的P-外延层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为三甲基铝；
(4)在P-外延层中间区域进行三次或者四次氮离子选择性注入，形成深度为0.5μm，掺杂浓度为1×1017cm-3的JFET区；
(5)在P-外延层的边缘区域进行三次或者四次铝离子选择性注入，形成深度为0.5μm，掺杂浓度为1×1019cm-3的P+接触；
(6)在P+接触边缘进行三次或者四次氮离子选择性注入，形成深度为0.25μm，掺杂浓度为1×1019cm-3的源区N+接触；
(7)在碳化硅样片的整个正面外延生长厚度为0.1μm～0.2μm、氮离子掺杂浓度为3×1016cm-3的上外延沟道层，其外延生长温度为1570℃，压力为100mbar，反应气体是硅烷和丙烷，载运气体为纯氢气，杂质源为液态氮气；
(8)在碳化硅样片正面采用干氧氧化和湿氧氧化结合的氧化工艺形成50nm～100nm的SiO2隔离介质；
(9)在SiO2隔离介质上采用低压化学汽相淀积法淀积形成200nm的磷离子掺杂的多晶硅最为栅极，掺杂浓度为1×1020cm-3，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气；
(10)在源区N+接触、P+接触上淀积300nm/100nm的Al/Ti合金，作为源极接触金属层，再在碳化硅样片背面淀积300nm/100nm的Al/Ti合金，作为漏极接触金属层，并在1100℃的氮气气氛中退火3分钟形成源极和漏极欧姆接触。
5.根据权利要求4所述的制备外延沟道的SiC IEMOSFET器件的方法，其中步骤(2)所述的在氮离子掺杂的N-漂移层上进行三次或者四次铝离子选择性注入，其工艺条件为：注入温度为650℃，离子激活退火温度为1700～1750℃，退火时间为10min。
6.根据权利要求4所述的制备外延沟道的SiC IEMOSFET器件的方法，其中步骤(4)所述的在P-外延层中间区域进行三次或者四次氮离子选择性注入，其工艺条件为：注入温度为500℃，离子激活退火温度为1700～1750℃，退火时间为10min。
7.根据权利要求4所述的制备外延沟道的SiC IEMOSFET器件的方法，其中步骤(5)所述的在P-外延层的边缘区域进行三次或者四次铝离子选择性注入，其工艺条件为：注入温度为650℃，离子激活退火温度为1700～1750℃，退火时间为10min。
8.根据权利要求4所述的制备外延沟道的SiC IEMOSFET器件的方法，其中步骤(6)所述的在P+接触边缘进行三次或者四次氮离子选择性注入，其工艺条件为：注入温度为500℃，离子激活退火温度为1700～1750℃，退火时间为10min。
9.根据权利要求4所述的制备外延沟道的SiC IEMOSFET器件的方法，其中步骤(8)所涉及的氧化工艺条件为：干氧氧化温度为1200℃，湿氧氧化温度为950℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101716960A CN102244099B (zh) | 2011-06-23 | 2011-06-23 | 外延沟道的SiCIEMOSFET器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101716960A CN102244099B (zh) | 2011-06-23 | 2011-06-23 | 外延沟道的SiCIEMOSFET器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102244099A true CN102244099A (zh) | 2011-11-16 |
| CN102244099B CN102244099B (zh) | 2013-04-17 |
Family
ID=44962052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101716960A Active CN102244099B (zh) | 2011-06-23 | 2011-06-23 | 外延沟道的SiCIEMOSFET器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102244099B (zh) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928344A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 |
| CN103928309A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | N沟道碳化硅绝缘栅双极型晶体管的制备方法 |
| CN104233220A (zh) * | 2014-07-22 | 2014-12-24 | 西安电子科技大学 | 一种控制掺杂源流量p型低掺杂碳化硅薄膜外延制备方法 |
| CN104233219A (zh) * | 2014-07-22 | 2014-12-24 | 西安电子科技大学 | 一种控制掺杂源流量p型重掺杂碳化硅薄膜外延制备方法 |
| CN104282766A (zh) * | 2014-11-06 | 2015-01-14 | 株洲南车时代电气股份有限公司 | 一种新型碳化硅mosfet及其制造方法 |
| CN104704611A (zh) * | 2013-10-08 | 2015-06-10 | 新电元工业株式会社 | 碳化硅半导体装置的制造方法 |
| CN104810261A (zh) * | 2014-01-29 | 2015-07-29 | 上海微电子装备有限公司 | 一种半导体硅片双面退火方法及装置 |
| WO2016188448A2 (zh) * | 2015-05-26 | 2016-12-01 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| CN106531799A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| CN107275393A (zh) * | 2016-04-08 | 2017-10-20 | 株洲中车时代电气股份有限公司 | 碳化硅mosfet器件及其制备方法 |
| CN107393814A (zh) * | 2017-08-10 | 2017-11-24 | 中国科学院上海微系统与信息技术研究所 | 一种mos功率器件及其制备方法 |
| CN109065623A (zh) * | 2018-06-22 | 2018-12-21 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109686792A (zh) * | 2019-01-31 | 2019-04-26 | 泰科天润半导体科技（北京）有限公司 | 一种常关型SiC基DMOSFET器件及其制备方法 |
| US10288978B2 (en) | 2016-07-27 | 2019-05-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Naked-eye 3D lens display device and method for manufacturing the same |
| CN110556415A (zh) * | 2019-09-18 | 2019-12-10 | 深圳爱仕特科技有限公司 | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
| CN114284359A (zh) * | 2021-12-23 | 2022-04-05 | 无锡新洁能股份有限公司 | 低阻碳化硅mosfet器件及其制造方法 |
| CN114530370A (zh) * | 2020-11-23 | 2022-05-24 | 瑶芯微电子科技(上海)有限公司 | 一种基于外延沟道的mosfet器件及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4071786A1 (en) * | 2021-04-06 | 2022-10-12 | Hitachi Energy Switzerland AG | Method for forming an ohmic contact on a wide-bandgap semiconductor device and wide-bandgap semiconductor device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1595624A (zh) * | 2004-06-18 | 2005-03-16 | 北京大学 | 一种准soi场效应晶体管器件的制备方法 |
| CN101501859A (zh) * | 2006-08-17 | 2009-08-05 | 克里公司 | 高功率绝缘栅双极晶体管 |
| CN101950759A (zh) * | 2010-08-27 | 2011-01-19 | 电子科技大学 | 一种Super Junction VDMOS器件 |
-
2011
- 2011-06-23 CN CN2011101716960A patent/CN102244099B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1595624A (zh) * | 2004-06-18 | 2005-03-16 | 北京大学 | 一种准soi场效应晶体管器件的制备方法 |
| CN101501859A (zh) * | 2006-08-17 | 2009-08-05 | 克里公司 | 高功率绝缘栅双极晶体管 |
| CN101950759A (zh) * | 2010-08-27 | 2011-01-19 | 电子科技大学 | 一种Super Junction VDMOS器件 |
Non-Patent Citations (4)
| Title |
|---|
| 《Electron Devices Meeting,2006.IEDM'06 International》 20061213 Shinsuke Harada etc. 1.8mOmegacm2，10A Power MOSFET in 4H-SiC 1-9 , * |
| 《Proceedings of the 18th International Symposium on Power Semiconductor Devices &IC's》 20060608 Naruisa Miura etc Successful Development of 1.2kV 4H-SiC MOSFETs with the Very Low On-Resistance of 5 mOmegacm2 1-9 , * |
| NARUISA MIURA ETC: "Successful Development of 1.2kV 4H-SiC MOSFETs with the Very Low On-Resistance of 5 mΩcm2", 《PROCEEDINGS OF THE 18TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES &IC’S》, 8 June 2006 (2006-06-08) * |
| SHINSUKE HARADA ETC.: "1.8mΩcm2，10A Power MOSFET in 4H-SiC", 《ELECTRON DEVICES MEETING,2006.IEDM’06 INTERNATIONAL》, 13 December 2006 (2006-12-13) * |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104704611A (zh) * | 2013-10-08 | 2015-06-10 | 新电元工业株式会社 | 碳化硅半导体装置的制造方法 |
| CN104704611B (zh) * | 2013-10-08 | 2017-04-05 | 新电元工业株式会社 | 碳化硅半导体装置的制造方法 |
| CN104810261B (zh) * | 2014-01-29 | 2019-02-05 | 上海微电子装备（集团）股份有限公司 | 一种半导体硅片双面退火方法及装置 |
| CN104810261A (zh) * | 2014-01-29 | 2015-07-29 | 上海微电子装备有限公司 | 一种半导体硅片双面退火方法及装置 |
| CN103928309B (zh) * | 2014-04-21 | 2017-02-08 | 西安电子科技大学 | N沟道碳化硅绝缘栅双极型晶体管的制备方法 |
| CN103928344B (zh) * | 2014-04-21 | 2017-04-05 | 西安电子科技大学 | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 |
| CN103928344A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 |
| CN103928309A (zh) * | 2014-04-21 | 2014-07-16 | 西安电子科技大学 | N沟道碳化硅绝缘栅双极型晶体管的制备方法 |
| CN104233219A (zh) * | 2014-07-22 | 2014-12-24 | 西安电子科技大学 | 一种控制掺杂源流量p型重掺杂碳化硅薄膜外延制备方法 |
| CN104233220A (zh) * | 2014-07-22 | 2014-12-24 | 西安电子科技大学 | 一种控制掺杂源流量p型低掺杂碳化硅薄膜外延制备方法 |
| CN104282766A (zh) * | 2014-11-06 | 2015-01-14 | 株洲南车时代电气股份有限公司 | 一种新型碳化硅mosfet及其制造方法 |
| WO2016188448A2 (zh) * | 2015-05-26 | 2016-12-01 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| WO2016188448A3 (zh) * | 2015-05-26 | 2017-02-09 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件及其制备方法 |
| US10475896B2 (en) | 2015-05-26 | 2019-11-12 | ZhuZhou CRRC Times Electric Co., Ltd. | Silicon carbide MOSFET device and method for manufacturing the same |
| CN106531799A (zh) * | 2015-09-11 | 2017-03-22 | 株式会社东芝 | 半导体装置 |
| CN107275393A (zh) * | 2016-04-08 | 2017-10-20 | 株洲中车时代电气股份有限公司 | 碳化硅mosfet器件及其制备方法 |
| US10288978B2 (en) | 2016-07-27 | 2019-05-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Naked-eye 3D lens display device and method for manufacturing the same |
| CN107393814A (zh) * | 2017-08-10 | 2017-11-24 | 中国科学院上海微系统与信息技术研究所 | 一种mos功率器件及其制备方法 |
| CN109065623A (zh) * | 2018-06-22 | 2018-12-21 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| WO2019242036A1 (zh) * | 2018-06-22 | 2019-12-26 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109065623B (zh) * | 2018-06-22 | 2021-03-02 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 |
| CN109686792A (zh) * | 2019-01-31 | 2019-04-26 | 泰科天润半导体科技（北京）有限公司 | 一种常关型SiC基DMOSFET器件及其制备方法 |
| CN109686792B (zh) * | 2019-01-31 | 2024-03-19 | 泰科天润半导体科技（北京）有限公司 | 一种常关型SiC基DMOSFET器件及其制备方法 |
| CN110556415A (zh) * | 2019-09-18 | 2019-12-10 | 深圳爱仕特科技有限公司 | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
| CN110556415B (zh) * | 2019-09-18 | 2022-09-27 | 深圳爱仕特科技有限公司 | 一种高可靠性外延栅的SiC MOSFET器件及其制备方法 |
| CN114530370A (zh) * | 2020-11-23 | 2022-05-24 | 瑶芯微电子科技(上海)有限公司 | 一种基于外延沟道的mosfet器件及其制备方法 |
| CN114530370B (zh) * | 2020-11-23 | 2023-11-07 | 瑶芯微电子科技(上海)有限公司 | 一种基于外延沟道的mosfet器件及其制备方法 |
| CN114284359A (zh) * | 2021-12-23 | 2022-04-05 | 无锡新洁能股份有限公司 | 低阻碳化硅mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102244099B (zh) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102244099B (zh) | 外延沟道的SiCIEMOSFET器件及制备方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN102194885B (zh) | N型隐埋沟道的碳化硅demosfet器件及制备方法 | |
| CN101859706B (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
| CN110518070B (zh) | 一种适用于单片集成的碳化硅ldmos器件及其制造方法 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| CN102184964B (zh) | N沟道积累型SiC IEMOSFET器件的制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN104241348B (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN109166918A (zh) | 一种绝缘栅双极晶体管及其制作方法 | |
| CN105047539A (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
| CN114927559A (zh) | 一种新型碳化硅基超结沟槽型mosfet及制备方法 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| CN116525683B (zh) | 一种深阱型SiC Mosfet器件及制备方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN103681859A (zh) | 一种碳化硅半导体器件及其制作方法 | |
| CN107871781A (zh) | 一种碳化硅mosfet及其制造方法 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| JP2016157932A (ja) | 電力素子 | |
| CN103828056A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN105280503A (zh) | 提高横向导电结构SiC MOSFET沟道迁移率的方法 | |
| US9287363B2 (en) | Semiconductor device, method of manufacturing the same and power semiconductor device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181017 Address after: 710065 16, 5 20 zhang84 Road, hi tech Zone, Xi'an, Shaanxi. Patentee after: Shaanxi Semiconductor Pioneer Technology Center Co.,Ltd. Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi Patentee before: Shaanxi Xi'an electronic large Assets Management Co.,Ltd. Effective date of registration: 20181017 Address after: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi Patentee after: Shaanxi Xi'an electronic large Assets Management Co.,Ltd. Address before: No. 2 Taibai Road, Xi'an, Shaanxi Province, Shaanxi Patentee before: Xidian University |