CN104241348B - 一种低导通电阻的SiC IGBT及其制备方法 - Google Patents

一种低导通电阻的SiC IGBT及其制备方法 Download PDF

Info

Publication number
CN104241348B
CN104241348B CN201410428862.4A CN201410428862A CN104241348B CN 104241348 B CN104241348 B CN 104241348B CN 201410428862 A CN201410428862 A CN 201410428862A CN 104241348 B CN104241348 B CN 104241348B
Authority
CN
China
Prior art keywords
hole blocking
implantation
blocking layer
region
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410428862.4A
Other languages
English (en)
Other versions
CN104241348A (zh
Inventor
宋庆文
周婷
王悦湖
汤晓燕
张艺蒙
张玉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201410428862.4A priority Critical patent/CN104241348B/zh
Publication of CN104241348A publication Critical patent/CN104241348A/zh
Application granted granted Critical
Publication of CN104241348B publication Critical patent/CN104241348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例提供了一种低导通电阻的SiC IGBT及其制备方法,涉及高压功率半导体器件技术领域,可以提高漂移区电导,可以降低器件的导通压降和导通电阻,从而减小正向导通功耗。所述碳化硅绝缘栅双极型晶体管包括:P+衬底(1),N+缓冲层(2),N漂移区(3),N+空穴阻挡层(4),N+空穴阻挡层(5),P阱区(6),P+欧姆接触区(7),N+源区(8),SiO2栅氧化层(9),栅极(10),发射极(11),集电极(12),P阱区(6)与N漂移区(3)之间设置有横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5),P阱区(6)和N+空穴阻挡层(4)和(5)均为恒定掺杂。

Description

一种低导通电阻的SiC IGBT及其制备方法
技术领域
本发明涉及高压功率半导体器件技术领域,尤其涉及一种低导通电阻的SiC(碳化硅)IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)及其制备方法。
背景技术
IGBT是复合了BJT(Bipolar Junction Transistor,双极型三极管)优点的功率MOS型器件,集MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属氧化物半导体场效应管)的栅极电压控制特性和BJT的低导通电阻特性于一身,具有输入阻抗大、驱动功率小、开关损耗低及工作频率高等特点,是近乎理想的半导体大功率开关器件,有着广阔的发展和应用前景。
SiC材料是近年来发展起来的新型宽禁带半导体材料,它具有高热导率、高击穿电场、高功率密度等优异的材料特性,可以突破Si器件的局限性,适合工作于高压、高频和高温条件下,为高压功率半导体器件的发展开辟了新的领域。SiC材料的击穿电场是Si材料的5-10倍,禁带宽度是Si的3倍,这些特性使得基于SiC材料的功率器件的导通电阻比Si器件低两个数量级。SiC IGBT由于具有优越的通态性能,同时又具有好的开关性能和极佳的安全工作区(SOA),成为近年来研究的热点。
对于传统的SiC IGBT结构,虽然相比MOS和BJT而言,其性能有了很大的改善,但是对于高压高功率半导体器件来说,随着对耐压的要求越来越高,漂移层的厚度不断加厚,那么导通电阻和开关损耗之间的权衡一直是IGBT器件存在的一个问题。
发明内容
本发明的实施例提供一种低导通电阻的SiC IGBT及其制备方法,可以提高漂移区电导,可以降低器件的导通压降和导通电阻,从而减小正向导通功耗。。
为达到上述目的,本发明的实施例采用如下技术方案:
一种碳化硅绝缘栅双极型晶体管,包括:
P+衬底(1),所述P+衬底(1)的下方设置有集电极(12),所述P+衬底(1)的上方设置有N+缓冲层(2),所述N+缓冲层(2)的上方设置有“凸”型N-漂移区(3);
所述N-漂移区(3)的“凸”型两侧各设置有横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5),所述纵向N+空穴阻挡层(5)完全覆盖所述N-漂移区(3)凸起部分的侧面,所述纵向N+空穴阻挡层(5)和所述横向N+空穴阻挡层(4)完全覆盖所述N-漂移区(3)未凸起部分的上面;所述横向N+空穴阻挡层(4)上设置有P阱区(6),所述P阱区(6)上设置有P+欧姆接触区和(7)N+源区(8);所述N+源区(8)和P+欧姆接触区(7)为同层结构,所述P阱区(6)呈L型,所述N+源区(8)与所述纵向N+空穴阻挡层(5)之间由所述P阱区(6)间隔;
所述碳化硅绝缘栅双极型晶体管还包括SiO2栅氧化层(9),所述SiO2栅氧化层(9)完全覆盖所述N-漂移区(3)、纵向N+空穴阻挡层(5)、P阱区(6)和部分N+源区(8),所述SiO2栅氧化层(9)上方还设置有栅极(10),所述SiO2栅氧化层(9)的两侧还分别设置有发射极(11),所述发射极(11)完全覆盖所述P+欧姆接触区(7)和另一部分所述N+源区(8)上方,所述发射极(11),与所述栅极(10)不接触,与所述SiO2栅氧化层(9)接触;
所述P阱区(6)、所述横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5)为恒定掺杂;所述P阱区(6)的掺杂浓度为5×1017cm-3,所述横向N+空穴阻挡层(4)的掺杂浓度为5×1018-7×1018cm-3,所述纵向N+空穴阻挡层(5)的掺杂浓度为8×1018-1×1019cm-3;所述P阱区的深度H1为0.5μm,所述横向N+空穴阻挡层(4)的深度H2为0.3-0.4μm,所述纵向N+空穴阻挡层(5)的深度H3为0.8-0.9μm,宽度L为0.2-0.3μm。
一种低导通电阻的SiC IGBT的制备方法,包括:
S1、在P+衬底上方形成N+缓冲层,所述N+缓冲层的掺杂浓度为8×1016-3×1017cm-3,厚度为2-14μm;
S2、在所述N+缓冲层上形成N-漂移层,所述N-漂移层掺杂浓度为2×1014cm-3,厚度为100-180μm;
S3、对N-漂移区的两侧进行ICP刻蚀,以通过离子注入形成空穴阻挡层,刻蚀深度为0.8-0.9μm;
S4、在N-漂移层上刻蚀出的两侧区域进行三次选择性氮离子注入,形成深度H2为0.3-0.4μm,掺杂浓度为5×1018-7×1018cm-3的横向N+空穴阻挡层(4);
S5、在N-漂移层上中间区域进行三次选择性氮离子注入,形成深度H3为0.8-0.9μm,宽度L为0.2-0.3μm,掺杂浓度为8×1018-1×1019cm-3的纵向N+空穴阻挡层(5).
S6、选择性外延生长N-外延层,掺杂浓度为2×1014cm-3,在N-外延层上进行三次选择性铝离子注入,形成深度H1为0.5μm,掺杂浓度为5×1017cm-3的初始P阱区;
S7、在所述初始P阱区的边缘区域进行三次选择性铝离子注入,形成深度为0.3μm,掺杂浓度为1×1019cm-3的P+欧姆接触区;以及中间P阱区;
S8、在所述初始P阱区上,紧贴所述P+欧姆接触区,进行三次选择性氮离子注入,形成深度为0.3μm,掺杂浓度为1×1019cm-3的N+源区;所述P+欧姆接触区与所述N+源区侧面相接触,为同层结构;同时形成P阱区;
S9、在上述步骤形成的基板的正面采用干氧氧化与湿氧氧化相结合的工艺进行氧化,通过构图工艺,形成50nm厚的SiO2栅氧化层,所述正面为形成有所述P+欧姆接触区和所述N+源区的一面;
S10、在所述栅氧化层上采用低压热壁化学汽相淀积法淀积500nm厚的多晶硅,通过构图工艺形成栅极,其淀积温度为600-700℃,压强为60-80Pa,反应气体为硅烷和磷化氢,载运气体为氦气;
S11、在所述P+欧姆接触区、所述N+源区以及上述基板的背面淀积厚度为300nm/100nm的Al/Ti合金,形成发射极和集电极,然后在1100±50℃温度下,氮气气氛中对整个SiC退火3分钟,使发射极、集电极接触金属形成欧姆接触。
上述技术方案提供的低导通电阻的SiC IGBT及其制备方法,在器件的N-漂移区与P阱区之间引入N+空穴阻挡层,N+空穴阻挡层的引入有效的减缓了正向导通时N-漂移区内少子空穴向发射极的运动,增加了N-漂移区内空穴的浓度,使整个N-漂移区的电子和空穴浓度增加,优化了漂移区载流子浓度分布,增强了器件体内的电导调制,降低了器件的正向导通压降,从而获得更好的正向导通压降和关断损耗之间的权衡。
附图说明
图1为本发明实施例提供的一种碳化硅绝缘栅双极型晶体管的结构示意图;
图2为本发明实施例提供的一种碳化硅绝缘栅双极型晶体管的制备流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供了一种低导通电阻的SiC IGBT,如图1所示,所述SiC IGBT包括:P+衬底(1),所述P+衬底(1)的下方设置有集电极(12),所述P+衬底(1)的上方设置有N+缓冲层(2),所述N+缓冲层(2)的上方设置有“凸”型N-漂移区(3)。其中,P+衬底(1)为掺杂浓度为1×1019cm-3,厚度为300μm的P型SiC衬底片;N+缓冲层(2)为掺杂浓度为8×1016-3×1017cm-3,厚度为1-10μm的重掺杂N型SiC外延层;N-漂移区(3)为掺杂浓度为2×1014cm-3,厚度H4为100-180μm的N型SiC外延层。
所述N-漂移区(3)的“凸”型两侧各设置有横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5),所述纵向N+空穴阻挡层(5)完全覆盖所述N-漂移区(3)凸起部分的侧面,所述纵向N+空穴阻挡层(5)和所述横向N+空穴阻挡层(4)完全覆盖所述N-漂移区(3)未凸起部分的上面;即所述横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5)位于所述N-漂移区(3)和所述P阱区(6)之间,使得所述N-漂移区(3)和所述P阱区(6)之间完全没有接触。所述横向N+空穴阻挡层(4)上设置有P阱区(6),所述P阱区(6)上设置有P+欧姆接触区和(7)N+源区(8);所述N+源区(8)和P+欧姆接触区(7)为同层结构,所述P阱区(6)呈L型,所述N+源区(8)与所述纵向N+空穴阻挡层(5)之间由所述P阱区(6)间隔;使得所述N+源区(8)与所述N+空穴阻挡层(4)也完全没有接触。
所述P阱区(6)、所述横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5)为恒定掺杂为恒定掺杂;所述P阱区(6)的掺杂浓度为5×1017cm-3,所述横向N+空穴阻挡层(4)的掺杂浓度为5×1018-7×1018cm-3;所述纵向N+空穴阻挡层(5)的掺杂浓度为8×1018-1×1019cm-3;所述P阱区的深度H1为0.5μm,所述横向N+空穴阻挡层(4)的深度H2为0.3-0.4μm,所述纵向N+空穴阻挡层(5)的深度H3为0.8-0.9μm,宽度L为0.2-0.3μm。
本发明采用横向和纵向两个空穴阻挡层,通过两次注入形成,可以进行高浓度的掺杂,从而更好的阻挡空穴进入P阱区,从而存储在N-漂移区内,从而进一步提高漂移区的电导,降低导通电阻。且本发明的结构可以不需考虑P阱区的掺杂浓度,空穴阻挡层可以采用比P阱区更高的掺杂浓度,并且横向和纵向空穴阻挡层的浓度可以不同,可以根据具体的器件耐压要求进行不同的设置。
P阱区(6)为掺杂浓度为5×1017cm-3,深度为0.5μm的P型SiC离子注入区;横向N+空穴阻挡层(4)是由掺杂浓度为5×1018-7×1018cm-3,深度为0.3-0.4μm的N+区,通过三次离子注入工艺形成的区域补偿而形成的重掺杂N型SiC;N+空穴阻挡层(5)是由掺杂浓度为8×1018-1×1019cm-3,深度为0.8-0.9μm的N+区,通过三次离子注入工艺形成的区域补偿而形成的重掺杂N型SiC,宽度为0.2-0.3μm;P+欧姆接触区(7)为掺杂浓度为1×1019cm-3,深度为0.3μm的重掺杂P型SiC,通过三次选择性离子注入工艺形成;N+源区(8)为掺杂浓度为1×1019cm-3,深度为0.3μm的重掺杂N型SiC离子注入区。
所述碳化硅绝缘栅双极型晶体管还包括SiO2栅氧化层(9),所述SiO2栅氧化层(9)完全覆盖所述N-漂移区(3)、纵向N+空穴阻挡层(5)、P阱区(6)和部分N+源区(8),所述SiO2栅氧化层(9)上方还设置有栅极(10),所述SiO2栅氧化层(9)的两侧还分别设置有发射极(11),所述发射极(11)完全覆盖所述P+欧姆接触区(7)和另一部分所述N+源区(8)上方,所述发射极(11),与所述栅极(10)不接触,与所述SiO2栅氧化层(9)接触。
SiO2栅氧化层(9)为厚度为50nm的SiO2介质层,采用干氧氧化与湿氧氧化相结合的工艺形成;栅极(10)为厚度为500nm的多晶硅,采用低压热壁化学汽相淀积法形成;发射极(11)为厚度为300nm/100nm的Al/Ti合金层;集电极12为厚度为300nm/100nm的Al/Ti合金层。
本发明实施例还提供了一种上述SiC IGBT的制备方法,所述方法包括以下步骤:
S1、如图2a图所示,在P+衬底(1)上方形成N+缓冲层(2),所述N+缓冲层(2)的掺杂浓度为8×1016-3×1017cm-3,厚度H5为2-14μm。
采用化学汽相淀积法,在P+衬底(1)上方外延生长形成N+缓冲层(2),外延生长的温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为氢气,杂质源为液态氮气。
S2、如图2b图所示,在所述N+缓冲层(2)上形成N-漂移层(3a),所述N-漂移层(3a)掺杂浓度为2×1014cm-3,厚度H4为100-180μm。
采用化学汽相淀积法,在N+缓冲层(2)上方外延生长形成N-漂移层(3a),外延生长的温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为氢气,杂质源为液态氮气。
S3、如图2c图所示,对N-漂移区的两侧进行ICP刻蚀,形成N-漂移区(3)以通过离子注入形成N+空穴阻挡层,刻蚀深度H3*为0.8-0.9μm。
S4、如图2d所示,在N-漂移区(3)上刻蚀出的两侧区域进行三次选择性氮离子注入,形成深度H2为0.3-0.4μm,掺杂浓度为5×1018-7×1018cm-3的横向N+空穴阻挡层(4)。
S5、在N-漂移区(3)上中间区域进行三次选择性氮离子注入,形成深度H3为0.8-0.9μm,宽度L为0.2-0.3μm,掺杂浓度为8×1018-1×1019cm-3的纵向N+空穴阻挡层(5)。
S6、选择性外延生长N-外延层,掺杂浓度为2×1014cm-3,在N-外延层上进行三次选择性铝离子注入,形成深度H1*为0.5μm,掺杂浓度为5×1017cm-3的初始P阱区(6a)。
S7、如图2g图所示,在所述初始P阱区(6a)的边缘区域进行三次选择性铝离子注入,形成深度为0.3μm,掺杂浓度为1×1019cm-3的P+欧姆接触区(7);以及中间P阱区(6b)
S8、如图2h图所示,在所述中间P阱区(6b)上,紧贴所述P+欧姆接触区,进行三次选择性氮离子注入,形成深度为0.3μm,掺杂浓度为1×1019cm-3的N P+源区(8);所述P+欧姆接触区与所述N+源区侧面相接触,为同层结构;同时形成P阱区(6)。
S9、如图2i图所示,在上述步骤形成的基板的正面采用干氧氧化与湿氧氧化相结合的工艺进行氧化,通过构图工艺,形成50nm厚的SiO2栅氧化层(9),所述正面为形成有所述P+欧姆接触区(7)和所述N+源区(8)的一面。SiO2栅氧化层(9)完全覆盖所述N-漂移区(3)、N+空穴阻挡层(8)、P阱区(6)和部分N+源区(8)。SiO2栅氧化层(9)只覆盖部分N+源区(8),且不与所述P+欧姆接触区(7)接触。
S10、如图2j图所示,在所述SiO2栅氧化层(9)上采用低压热壁化学汽相淀积法淀积500nm厚的多晶硅,通过构图工艺形成栅极(10),其淀积温度为600-700℃,压强为60-80Pa,反应气体为硅烷和磷化氢,载运气体为氦气。
S11、如图2k图所示,在所述P+欧姆接触区(7)、其余部分的所述N+源区(8)以及上述基板的背面淀积厚度为300nm/100nm的Al/Ti合金,形成发射极(11)和集电极(12),然后在1100±50℃温度下,氮气气氛中对整个SiC退火3分钟,使发射极、集电极接触金属形成欧姆接触。
参照图2,本发明上述SiC IGBT器件的制作方法,给出如下三种具体实施例:
实施例1
步骤1在P+衬底上外延生长N+缓冲层,如图2a。
采用RCA清洗标准对P+SiC衬底样片进行清洗,在整个衬底表面外延生长厚度为2μm,氮离子掺杂浓度为8×1016cm-3的N+缓冲层,如图2a,其工艺条件是:外延生长的温度为1650℃,压力为100mbar反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
步骤2在N+缓冲层上外延生长N-漂移层,如图2b。
在N+缓冲层上外延生长N-漂移层,氮离子掺杂浓度为2×1014cm-3,厚度为100μm,如图2b,其外延的工艺条件是:外延生长的温度为1650℃,压力为100mbar反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
步骤3对N-漂移层的两侧进行ICP刻蚀,如图2c。
采用ICP刻蚀工艺,刻蚀深度为0.8μm,已进行下一步的离子注入工艺,采用的工艺条件为:ICP线圈功率850w,源功率100w,反应气体SF6和O2分别为48sccm和12sccm。
步骤4在N-漂移层刻蚀出的两侧区域上进行氮离子注入形成横向N+空穴阻挡层,如图2d。
(4.1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+注入区;
(4.2)在550℃温度下进行三次氮离子注入,先后采用210keV、140keV和70keV的注入能量,将注入剂量为5.69×1013cm-2,4.96×1013cm-2和3.67×1013cm-2的氮离子注入SiC样片,在N-漂移层形成深度为0.3μm,掺杂浓度为5×1018cm-3的横向N+空穴阻挡层,如图2d;
(4.3)采用磷酸去除SiC样片正面的铝;
(4.4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min
步骤5在N-漂移层上中间区域进行氮离子注入形成纵向N+空穴阻挡层,如图2e。
(5.1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+空穴阻挡层注入区;
(5.2)在550℃温度下进行三次氮离子注入,先后采用780keV、450keV和120keV的注入能量,将注入剂量为1.24×1014cm-2,1.16×1014cm-2和7.50×1013cm-2的氮离子注入SiC样片,在N-漂移层形成深度为0.8μm,掺杂浓度为8×1018cm-3的纵向N+空穴阻挡层,如图2e;
(5.3)采用磷酸去除SiC样片正面的铝;
(5.4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤6选择性外延生长N-外延层,掺杂浓度为2×1014cm-3,然后进行三次铝离子注入,形成P阱区,如图2f。
(6.1)采用低压热壁化学汽相淀积法外延生长厚度为0.5μm,掺杂浓度为2×1014cm-3的N-外延层,外延生长温度为1650℃,压力100mbar,反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
(6.2)采用低压热壁化学气相淀积法在N-外延层的正面淀积一层厚度为1.2μm的铝作为P阱区离子注入的阻挡层,通过光刻和刻蚀形成P阱区。
(6.3)在650℃温度下进行三次铝离子注入,先后采用480keV、320keV和160keV的注入能量,将注入剂量为1.49×1013cm-2,1.29×1013cm-2和1.16×1013cm-2的铝离子注入SiC样片,在N+注入区形成深度为0.5um,掺杂浓度为5×1017cm-3的P阱区,如图2f。
(6.4)采用磷酸去除SiC样片正面的铝。
(6.5)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤7在P阱区边缘部分进行三次铝离子注入,形成P+欧姆接触区,如图2g。
(7.1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为P阱区离子注入的阻挡层,通过光刻和刻蚀形成P+欧姆接触区。
(7.2)在650℃温度下进行三次铝离子注入,先后采用270keV、180keV和90keV的注入能量,将注入剂量为1.69×1014cm-2,1.32×1014cm-2和8.22×1013cm-2的铝离子注入SiC样片,在N+注入区形成深度为0.3μm,掺杂浓度为1×1019cm-3的P+欧姆接触区,如图2g。
(7.3)采用磷酸去除SiC样片正面的铝。
(7.4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤8在P阱区上进行三次氮离子注入,形成N+源区,如图2h。
(8.1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+源区离子注入的阻挡层,通过光刻和刻蚀形成N+源区;
(8.2)在550℃温度下进行三次氮离子注入,先后采用210keV、140keV和70keV的注入能量,将注入剂量为1.11×1014cm-2,9.88×1013Cm-2和7.31×1013cm-2的氮离子注入SiC样片,在P阱区形成深度为0.3μm,掺杂浓度为1×1019cm-3的N+源区,如图2h;
(8.3)采用磷酸去除SiC样片正面的铝;
(8.4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤9在整个SiC表面氧化形成SiO2栅氧化层,如图2i。
在1250℃温度下,首先进行干氧氧化,时间1小时,然后在950℃条件下进行湿氧氧化1小时,形成厚度为50nm的氧化膜,然后通过光刻、刻蚀工艺形成如图2i所示的SiO2栅氧化层。
步骤10在SiO2栅氧化层上淀积多晶硅作为栅极,如图2j。
在SiC表面上采用低压热壁化学汽相淀积法淀积500nm厚的多晶硅作为栅极,其淀积温度为600-700℃,压强为60-80Pa,反应气体为硅烷和磷化氢,载运气体为氦气。然后通过光刻和刻蚀工艺形成如图2j所示的多晶硅栅极。
步骤11淀积形成发射极和集电极接触金属层,如图2k。
在这里,实施例1中每个步骤中的SiC样片都是指完成上一个步骤所形成的SiC样片,本发明实施例中也把SiC样片称为基板。
实施例2
步骤A在P+SiC衬底样片上外延生长N+缓冲层,如图2a。
采用RCA清洗标准对P+SiC衬底样片进行清洗,在整个衬底表面外延生长厚度为8μm,氮离子掺杂浓度为1×1017cm-3的N+缓冲层,如图2a,其工艺条件是:外延生长的温度为1650℃,压力为100mbar反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
步骤B在N+缓冲层上外延生长N-漂移层,如图2b。
在N+缓冲层上外延生长N-漂移层,氮离子掺杂浓度为2×1014cm-3,厚度为140μm,如图2b,其外延的工艺条件是:外延生长的温度为1650℃,压力为100mbar反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
步骤C对N-漂移层的两侧进行ICP刻蚀,形成N-漂移区,如图2c。
采用ICP刻蚀工艺,刻蚀深度为0.8μm,已进行下一步的离子注入工艺,采用的工艺条件为:ICP线圈功率850w,源功率100w,反应气体SF6和O2分别为48sccm和12sccm。
步骤D在N-漂移层刻蚀出的两侧区域上进行氮离子注入形成横向N+空穴阻挡层,如图2d。
(D1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+注入区;
(D2)在550℃温度下进行三次氮离子注入,先后采用210keV、140keV和70keV的注入能量,将注入剂量为6.83×1013cm-2,5.95×1013cm-2和4.40×1013cm-2的氮离子注入SiC样片,在N-漂移层形成深度为0.3μm,掺杂浓度为6×1018cm-3的N+空穴阻挡层,如图2d;
(D3)采用磷酸去除SiC样片正面的铝;
(D4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤E在N-漂移层上中间区域进行氮离子注入形成纵向N+空穴阻挡层(2),如图2e。(E1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+空穴阻挡层注入区。
(E2)在550℃温度下进行三次氮离子注入,先后采用780keV、450keV和120keV的注入能量,将注入剂量为1.39×1014cm-2,1.30×1014cm-2和8.44×1013cm-2的氮离子注入SiC样片,在N-漂移层形成深度为0.8μm,掺杂浓度为9×1018cm-3的纵向N+空穴阻挡层,如图2e。
(E3)采用磷酸去除SiC样片正面的铝。
(E4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤F选择性外延生长N-外延层,掺杂浓度为2×1014cm-3,然后进行三次铝离子注入,形成P阱区,如图2f。
(F1)采用低压热壁化学汽相淀积法外延生长厚度为0.5μm,掺杂浓度为2×1014cm-3的N-外延层,外延生长温度为1650℃,压力100mbar,反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
(F2)采用低压热壁化学气相淀积法在N-外延层的正面淀积一层厚度为1.2μm的铝作为P阱区离子注入的阻挡层,通过光刻和刻蚀形成P阱区;
(F3)在650℃温度下进行三次铝离子注入,先后采用480keV、320keV和160keV的注入能量,将注入剂量为1.49×1013cm-2,1.29×1013cm-2和1.16×1013cm-2的铝离子注入SiC样片,在N+注入区形成深度为0.5um,掺杂浓度为5×1017cm-3的P阱区,如图2f。
(F4)采用磷酸去除SiC样片正面的铝。
(F5)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤G在P阱区边缘部分进行三次铝离子注入,形成P+欧姆接触区,如图2g。
(G1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为P阱区离子注入的阻挡层,通过光刻和刻蚀形成P+欧姆接触区;
(G2)在650℃温度下进行三次铝离子注入,先后采用270keV、180keV和90keV的注入能量,将注入剂量为1.69×1014cm-2,1.32×1014cm-2和8.22×1013cm-2的铝离子注入SiC样片,在N+注入区形成深度为0.3μm,掺杂浓度为1×1019cm-3的P+欧姆接触区,如图2g。
(G3)采用磷酸去除SiC样片正面的铝。
(G4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤H在P阱区上进行三次氮离子注入,形成N+源区,如图2h。
(H1)采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+源区离子注入的阻挡层,通过光刻和刻蚀形成N+源区;
(H2)在550℃温度下进行三次氮离子注入,先后采用210keV、140keV和70keV的注入能量,将注入剂量为1.11×1014cm-2,9.88×1013cm-2和7.31×1013cm-2的氮离子注入SiC样片,在P阱区形成深度为0.3μm,掺杂浓度为1×1019cm-3的N+源区,如图2h。
(H3)采用磷酸去除SiC样片正面的铝。
(H4)采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤I在整个SiC表面氧化形成SiO2栅氧化层,如图2i。
在1250℃温度下,首先进行干氧氧化,时间1小时,然后在950℃条件下进行湿氧氧化1小时,形成厚度为50nm的氧化膜,然后通过光刻、刻蚀工艺形成如图2i所示的SiO2栅氧化层。
步骤J在SiO2栅氧化层上淀积多晶硅作为栅极,如图2j。
在SiC表面上采用低压热壁化学汽相淀积法淀积500nm厚的多晶硅作为栅极,其淀积温度为600-700℃,压强为60-80Pa,反应气体为硅烷和磷化氢,载运气体为氦气。然后通过光刻和刻蚀工艺形成如图2j所示的多晶硅栅极。
步骤K淀积形成发射极和集电极接触金属层,如图2k。
在这里,实施例2中每个步骤中的SiC样片都是指完成上一个步骤所形成的SiC样片,本发明实施例中也把SiC样片称为基板。
实施例3
步骤一在P+SiC衬底样片上外延生长N+缓冲层,如图2a。
采用RCA清洗标准对P+SiC衬底样片进行清洗,在整个衬底表面外延生长厚度为14μm,氮离子掺杂浓度为3×1017cm-3的N+缓冲层,如图2a,其工艺条件是:外延生长的温度为1650℃,压力为100mbar反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
步骤二在N+缓冲层上外延生长N-漂移层,如图2b。
在N+缓冲层上外延生长N-漂移层,氮离子掺杂浓度为2×1014cm-3,厚度为180μm,如图2b,其外延的工艺条件是:外延生长的温度为1650℃,压力为100mbar反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。
步骤三对N-漂移区的两侧进行ICP刻蚀,如图2c。
采用ICP刻蚀工艺,刻蚀深度为0.9μm,已进行下一步的离子注入工艺,采用的工艺条件为:ICP线圈功率850w,源功率100w,反应气体SF6和O2分别为48sccm和12sccm。
步骤四在N-漂移层刻蚀出的两侧区域上进行氮离子注入形成横向N+空穴阻挡层,如图2d。
采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+注入区;在550℃温度下进行三次氮离子注入,先后采用300keV、180keV和80keV的注入能量,将注入剂量为8.91×1013cm-2,7.67×1013cm-2和5.47×1013cm-2的氮离子注入SiC样片,在N-漂移层形成深度为0.4μm,掺杂浓度为7×1018cm-3的横向N+空穴阻挡层,如图2d;采用磷酸去除SiC样片正面的铝;采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤五在N-漂移层上中间区域进行氮离子注入形成纵向N+空穴阻挡层,如图2e。
采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+空穴阻挡层注入区;在550℃温度下进行三次氮离子注入,先后采用920keV、540keV和160keV的注入能量,将注入剂量为1.58×1014cm-2,1.48×1014cm-2和1.06×1014cm-2的氮离子注入SiC样片,在N-漂移层形成深度为0.9μm,掺杂浓度为1×1019cm-3的纵向N+空穴阻挡层,如图2e;采用磷酸去除SiC样片正面的铝;采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤六选择性外延生长N-外延层,掺杂浓度为2×1014cm-3,然后进行三次铝离子注入,形成P阱区,如图2f。
首先采用低压热壁化学汽相淀积法外延生长厚度为0.5μm,掺杂浓度为2×1014cm-3的N-外延层,外延生长温度为1650℃,压力100mbar,反应气体采用硅烷和丙烷,载运气体采用氢气,杂质源采用液态氮气。采用低压热壁化学气相淀积法在N-外延层的正面淀积一层厚度为1.2μm的铝作为P阱区离子注入的阻挡层,通过光刻和刻蚀形成P阱区;在650℃温度下进行三次铝离子注入,先后采用480keV、320keV和160keV的注入能量,将注入剂量为1.49×1013cm-2,1.29×1013cm-2和1.16×1013cm-2的铝离子注入SiC样片,在N+注入区形成深度为0.5um,掺杂浓度为5×1017cm-3的P阱区,如图2f;采用磷酸去除SiC样片正面的铝;采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤七在P阱区边缘部分进行三次铝离子注入,形成P+欧姆接触区,如图2g。
采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为P阱区离子注入的阻挡层,通过光刻和刻蚀形成P+欧姆接触区;在650℃温度下进行三次铝离子注入,先后采用270keV、180keV和90keV的注入能量,将注入剂量为1.69×1014cm-2,1.32×1014cm-2和8.22×1013cm-2的铝离子注入SiC样片,在N+注入区形成深度为0.3μm,掺杂浓度为1×1019cm-3的P+欧姆接触区,如图2g;采用磷酸去除SiC样片正面的铝;采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤八在P阱区上进行三次氮离子注入,形成N+源区,如图2h。
采用低压热壁化学气相淀积法在SiC样片的正面淀积一层厚度为1.2μm的铝作为N+源区离子注入的阻挡层,通过光刻和刻蚀形成N+源区;在550℃温度下进行三次氮离子注入,先后采用210keV、140keV和70keV的注入能量,将注入剂量为1.11×1014cm-2,9.88×1013cm-2和7.31×1013cm-2的氮离子注入SiC样片,在P阱区形成深度为0.3μm,掺杂浓度为1×1019cm-3的N+源区,如图2h;采用磷酸去除SiC样片正面的铝;采用RCA清洗标准对SiC表面进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
步骤九在整个SiC表面氧化形成SiO2栅氧化层,如图2i。
在1250℃温度下,首先进行干氧氧化,时间1小时,然后在950℃条件下进行湿氧氧化1小时,形成厚度为50nm的氧化膜,然后通过光刻、刻蚀工艺形成如图2i所示的SiO2栅氧化层。
步骤十在SiO2栅氧化层上淀积多晶硅作为栅极,如图2j。
在SiC表面上采用低压热壁化学汽相淀积法淀积500nm厚的多晶硅作为栅极,其淀积温度为600~700℃,压强为60~80Pa,反应气体为硅烷和磷化氢,载运气体为氦气。然后通过光刻和刻蚀工艺形成如图2j所示的多晶硅栅极。
步骤十一淀积形成发射极和集电极接触金属层,如图2k。
在这里,实施例3中每个步骤中的SiC样片都是指完成上一个步骤所形成的SiC样片,本发明实施例中也把SiC样片称为基板。
本发明实施例通过在凸型漂移区上方设置2个不同参杂浓度的空穴阻挡层,这样可以减小两个空穴阻挡层附近的空穴载流子的密度,更好的阻止集电极的空穴注入P+发射极,增强N-漂移区特别是P阱区附近的电导调制效应,从而降低导通电阻。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种低导通电阻的碳化硅SiC绝缘栅双极型晶体管IGBT,其特征在于,包括:
P+衬底(1),所述P+衬底(1)的下方设置有集电极(12),所述P+衬底(1)的上方设置有N+缓冲层(2),所述N+缓冲层(2)的上方设置有“凸”型N-漂移区(3);
所述N-漂移区(3)的“凸”型两侧各设置有横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5),所述纵向N+空穴阻挡层(5)完全覆盖所述N-漂移区(3)凸起部分的侧面,所述纵向N+空穴阻挡层(5)和所述横向N+空穴阻挡层(4)完全覆盖所述N-漂移区(3)未凸起部分的上面;所述横向N+空穴阻挡层(4)上设置有P阱区(6),所述P阱区(6)上设置有P+欧姆接触区和(7)N+源区(8);所述N+源区(8)和P+欧姆接触区(7)为同层结构,所述P阱区(6)呈L型,所述N+源区(8)与所述纵向N+空穴阻挡层(5)之间由所述P阱区(6)间隔;
所述碳化硅绝缘栅双极型晶体管还包括SiO2栅氧化层(9),所述SiO2栅氧化层(9)完全覆盖所述N-漂移区(3)、纵向N+空穴阻挡层(5)、P阱区(6)和部分N+源区(8),所述SiO2栅氧化层(9)上方还设置有栅极(10),所述SiO2栅氧化层(9)的两侧还分别设置有发射极(11),所述发射极(11)完全覆盖所述P+欧姆接触区(7)和另一部分所述N+源区(8)上方,所述发射极(11),与所述栅极(10)不接触,与所述SiO2栅氧化层(9)接触;
所述P阱区(6)、所述横向N+空穴阻挡层(4)和纵向N+空穴阻挡层(5)为恒定掺杂;所述P阱区(6)的掺杂浓度为5×1017cm-3,所述横向N+空穴阻挡层(4)的掺杂浓度为5×1018-7×1018cm-3,所述纵向N+空穴阻挡层(5)的掺杂浓度为8×1018-1×1019cm-3;所述P阱区的深度H1为0.5μm,所述横向N+空穴阻挡层(4)的深度H2为0.3-0.4μm,所述纵向N+空穴阻挡层(5)的深度H3为0.8-0.9μm,宽度L为0.2-0.3μm。
2.根据权利要求1所述的SiC IGBT,其特征在于,所述N-漂移区(3)的厚度H4为100-180μm。
3.根据权利要求1所述的SiC IGBT,其特征在于,所述N+缓冲层(2)的掺杂浓度为8×1016-3×1017cm-3,厚度H5为2-14μm。
4.一种低导通电阻的SiC IGBT的制备方法,其特征在于,包括:
S1、在P+衬底上方形成N+缓冲层,所述N+缓冲层的掺杂浓度为8×1016-3×1017cm-3,厚度为2-14μm;
S2、在所述N+缓冲层上形成N-漂移层,所述N-漂移层掺杂浓度为2×1014cm-3,厚度为100-180μm;
S3、对N-漂移区的两侧进行ICP刻蚀,以通过离子注入形成空穴阻挡层,刻蚀深度为0.8-0.9μm;
S4、在N-漂移层上刻蚀出的两侧区域进行三次选择性氮离子注入,形成深度H2为0.3-0.4μm,掺杂浓度为5×1018-7×1018cm-3的横向N+空穴阻挡层(4);
S5、在N-漂移层上中间区域进行三次选择性氮离子注入,形成深度H3为0.8-0.9μm,宽度L为0.2-0.3μm,掺杂浓度为8×1018-1×1019cm-3的纵向N+空穴阻挡层(5).
S6、选择性外延生长N-外延层,掺杂浓度为2×1014cm-3,在N-外延层上进行三次选择性铝离子注入,形成深度H1为0.5μm,掺杂浓度为5×1017cm-3的初始P阱区;
S7、在所述初始P阱区的边缘区域进行三次选择性铝离子注入,形成深度为0.3μm,掺杂浓度为1×1019cm-3的P+欧姆接触区;以及中间P阱区;
S8、在所述初始P阱区上,紧贴所述P+欧姆接触区,进行三次选择性氮离子注入,形成深度为0.3μm,掺杂浓度为1×1019cm-3的N+源区;所述P+欧姆接触区与所述N+源区侧面相接触,为同层结构;同时形成P阱区;
S9、在上述步骤形成的基板的正面采用干氧氧化与湿氧氧化相结合的工艺进行氧化,通过构图工艺,形成50nm厚的SiO2栅氧化层,所述正面为形成有所述P+欧姆接触区和所述N+源区的一面;
S10、在所述栅氧化层上采用低压热壁化学汽相淀积法淀积500nm厚的多晶硅,通过构图工艺形成栅极,其淀积温度为600-700℃,压强为60-80Pa,反应气体为硅烷和磷化氢,载运气体为氦气;
S11、在所述P+欧姆接触区、所述N+源区以及上述基板的背面淀积厚度为300nm/100nm的Al/Ti合金,形成发射极和集电极,然后在1100±50℃温度下,氮气气氛中对整个SiC退火3分钟,使发射极、集电极接触金属形成欧姆接触。
5.根据权利要求4所述的制备方法,其特征在于,步骤S4包括:
采用低压热壁化学气相淀积法在步骤S3形成的基板的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+注入区;
在550℃温度下进行三次氮离子注入N+注入区,先后采用210keV、140keV和70keV的注入能量,将注入剂量为5.69×1013cm-2,4.96×1013cm-2和3.67×1013cm-2的氮离子注入N+注入区;形成深度为0.3μm,掺杂浓度为5×1018cm-3的横向N+空穴阻挡层;或者,在550℃温度下进行三次氮离子注入,先后采用先后采用210keV、140keV和70keV的注入能量,将注入剂量为6.83×1013cm-2,5.95×1013cm-2和4.40×1013cm-2的氮离子注入N+注入区;形成深度为0.3μm,掺杂浓度为6×1018cm-3的横向N+空穴阻挡层;或者,在550℃温度下进行三次氮离子注入,先后采用300keV、180keV和80keV的注入能量,将注入剂量为8.91×1013cm-2,7.67×1013cm-2和5.47×1013cm-2的氮离子注入N+注入区;形成深度为0.4μm,掺杂浓度为7×1018cm-3的横向N+空穴阻挡层;
采用磷酸去除做为阻挡层的铝;
采用RCA清洗标准对基板进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
6.根据权利要求4所述的制备方法,其特征在于,步骤S5包括:
采用低压热壁化学气相淀积法在步骤S3形成的基板的正面淀积一层厚度为1.2μm的铝作为N+区离子注入的阻挡层,通过光刻和刻蚀形成N+空穴阻挡层注入区;
在550℃温度下进行三次氮离子注入,先后采用780keV、450keV和120keV的注入能量,将注入剂量为1.24×1014cm-2,1.16×1014cm-2和7.50×1013cm-2的氮离子注入N+空穴阻挡层注入区,形成深度为0.8μm,掺杂浓度为8×1018cm-3的纵向N+空穴阻挡层;或者,在550℃温度下进行三次氮离子注入,先后采用780keV、450keV和120keV的注入能量,将注入剂量为1.39×1014cm-2,1.30×1014cm-2和8.44×1013cm-2的氮离子注入N+空穴阻挡层注入区,形成深度为0.8μm,掺杂浓度为9×1018cm-3的纵向N+空穴阻挡层;或者,在550℃温度下进行三次氮离子注入,先后采用920keV、540keV和160keV的注入能量,将注入剂量为1.58×1014cm-2,1.48×1014cm-2和1.06×1014cm-2的氮离子N+空穴阻挡层注入区,形成深度为0.9μm,掺杂浓度为1×1019cm-3的纵向N+空穴阻挡层;
采用磷酸去除做为阻挡层的铝;
采用RCA清洗标准对基板进行清洗,烘干后制作C膜进行保护;然后在1750℃氩气氛围中进行离子激活,退火时间为10min。
7.根据权利要求4所述的制备方法,其特征在于,
步骤S1、S2均采用化学汽相淀积法,外延生长的温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为氢气,杂质源为液态氮气。
8.根据权利要求4所述的制备方法,其特征在于,
步骤S4、S5和S8所采用的离子注入工艺条件包括:注入温度为550℃,退火温度为1700℃,退火时间为10min。
9.根据权利要求4所述的制备方法,其特征在于,
步骤S6、S7所采用的离子注入工艺条件包括:注入温度为650℃,退火温度为1700℃,退火时间为10min。
10.根据权利要求4所述的制备方法,其特征在于,
步骤S9所采用的氧化工艺条件包括:干氧氧化温度为1250℃,湿氧氧化温度为950℃。
CN201410428862.4A 2014-08-28 2014-08-28 一种低导通电阻的SiC IGBT及其制备方法 Active CN104241348B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410428862.4A CN104241348B (zh) 2014-08-28 2014-08-28 一种低导通电阻的SiC IGBT及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410428862.4A CN104241348B (zh) 2014-08-28 2014-08-28 一种低导通电阻的SiC IGBT及其制备方法

Publications (2)

Publication Number Publication Date
CN104241348A CN104241348A (zh) 2014-12-24
CN104241348B true CN104241348B (zh) 2018-03-27

Family

ID=52229111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410428862.4A Active CN104241348B (zh) 2014-08-28 2014-08-28 一种低导通电阻的SiC IGBT及其制备方法

Country Status (1)

Country Link
CN (1) CN104241348B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711204B (zh) * 2015-11-12 2021-01-22 上海联星电子有限公司 Igbt器件及其制作方法
CN107331702A (zh) * 2016-04-29 2017-11-07 株洲中车时代电气股份有限公司 具有超结结构的载流子注入型igbt
CN107564814B (zh) * 2016-06-30 2020-11-10 株洲中车时代半导体有限公司 一种制作功率半导体的方法
JP7061953B2 (ja) * 2018-11-07 2022-05-02 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN113130650B (zh) * 2020-01-13 2022-08-09 清纯半导体(上海)有限公司 功率半导体器件及其制备工艺
CN112466936A (zh) * 2020-12-21 2021-03-09 厦门芯一代集成电路有限公司 一种高压igbt器件及其制备方法
CN112670338B (zh) * 2020-12-23 2024-06-21 南京晟芯半导体有限公司 具有低门槛电压的SiC绝缘栅双极晶体管及其制造方法
CN114242771B (zh) * 2021-11-30 2024-06-04 厦门大学 一种光增强碳化硅功率器件导通特性的结构
CN114242772B (zh) * 2021-11-30 2024-06-04 厦门大学 一种类超结光增强igbt器件
CN114242709A (zh) * 2021-11-30 2022-03-25 厦门大学 一种集成led的光增强碳化硅功率器件
CN114420758B (zh) * 2021-12-08 2023-02-03 西安理工大学 具有高阈值电压的SiC MOSFET及制造方法
CN116613215B (zh) * 2023-06-26 2024-07-19 陕西亚成微电子股份有限公司 一种线性平面功率vdmos结构及其制备方法
CN117153680A (zh) * 2023-08-17 2023-12-01 上海鲲程电子科技有限公司 一种门控晶体管的制造方法及门控晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227000A (zh) * 2011-06-23 2011-10-26 西安电子科技大学 基于超级结的碳化硅mosfet器件及制备方法
CN103531620A (zh) * 2013-10-30 2014-01-22 国家电网公司 一种基于n型注入层的igbt芯片及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
CN102034815B (zh) * 2009-09-29 2013-07-24 比亚迪股份有限公司 一种igbt及其制作方法
JPWO2012056536A1 (ja) * 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
CN102810562B (zh) * 2011-05-31 2015-07-22 比亚迪股份有限公司 一种半导体器件及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227000A (zh) * 2011-06-23 2011-10-26 西安电子科技大学 基于超级结的碳化硅mosfet器件及制备方法
CN103531620A (zh) * 2013-10-30 2014-01-22 国家电网公司 一种基于n型注入层的igbt芯片及其制造方法

Also Published As

Publication number Publication date
CN104241348A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
CN104241348B (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN101632151B (zh) 可实现三维电荷耦合的高电压半导体功率组件结构
CN107731897B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN102169902B (zh) 一种深槽和深注入型超结器件
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN110518070B (zh) 一种适用于单片集成的碳化硅ldmos器件及其制造方法
CN103928344B (zh) 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法
CN102694021A (zh) 半导体装置及其制造方法
CN104409501B (zh) 碳化硅金属氧化物半导体场效应晶体管
JP2008258443A (ja) 電力用半導体素子及びその製造方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN107507861B (zh) 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法
CN114927559B (zh) 一种碳化硅基超结沟槽型mosfet及制备方法
CN107768428A (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN114284358A (zh) 一种碳化硅功率器件及其制备方法
CN102184964B (zh) N沟道积累型SiC IEMOSFET器件的制备方法
CN114744037A (zh) 变掺杂浓度结构的屏蔽栅沟槽型场效应晶体管及制备方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
WO2022193656A1 (zh) 降低开关损耗的半导体器件及其制作方法
CN105845718A (zh) 一种4H-SiC沟槽型绝缘栅双极型晶体管
KR101386132B1 (ko) 트렌치 구조를 갖는 SiC MOSFET 및 그 제조방법
CN108010964A (zh) 一种igbt器件及制造方法
CN107452624A (zh) 肖特基接触SiC IGBT及其制备方法
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN105826195B (zh) 一种超结功率器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant