CN114420758B - 具有高阈值电压的SiC MOSFET及制造方法 - Google Patents

具有高阈值电压的SiC MOSFET及制造方法 Download PDF

Info

Publication number
CN114420758B
CN114420758B CN202111492929.7A CN202111492929A CN114420758B CN 114420758 B CN114420758 B CN 114420758B CN 202111492929 A CN202111492929 A CN 202111492929A CN 114420758 B CN114420758 B CN 114420758B
Authority
CN
China
Prior art keywords
region
well region
ohmic contact
source
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111492929.7A
Other languages
English (en)
Other versions
CN114420758A (zh
Inventor
王曦
解勇涛
李佳思
孙佳威
许建宁
夏浩玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunnychip Semiconductor Co
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN202111492929.7A priority Critical patent/CN114420758B/zh
Publication of CN114420758A publication Critical patent/CN114420758A/zh
Application granted granted Critical
Publication of CN114420758B publication Critical patent/CN114420758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明公开了一种具有高阈值电压的SiC MOSFET，在衬底上表面依次外延有耐压外延层、电流扩展外延层；电流扩展外延层上表面间隔嵌有多个第一p阱区，每个第一p阱区中包围有一个第二p阱区；每个第三p阱区对应遮蔽一个第二p阱区下表面；每个第二p阱区上表面嵌有一个n+源区；相邻第一p阱区之间的电流扩展外延层上表面，依次间隔嵌有p+屏蔽区和一个p+发射区；还包括栅氧化层、多晶硅栅及钝化介质层；另外还包括源极/漏极欧姆接触金属、隔离介质层、源极/栅极/漏极PAD金属。本发明还公开了上述SiC MOSFET的制造方法。本发明SiC MOSFET，阈值电压更高，导通特性与阻断特性良好。

Description

具有高阈值电压的SiC MOSFET及制造方法
技术领域
本发明属于半导体器件技术领域，涉及一种具有高阈值电压的SiC MOSFET，本发明还涉及该种具有高阈值电压的SiC MOSFET的制造方法。
背景技术
SiC MOSFET作为一款性能优异的半导体开关器件，既继承了宽禁带半导体材料SiC耐高压的优点，又继承了MOSFET开关速度高的特点，同时获得了导通损耗低、阻断电压高、开关速度快、工作频率高等诸多优势，非常适合应用于电力电子开关电路领域。然而，SiC MOSFET常应用在高频、大功率电路中，线路存在的杂散电感在高频工作状态下所产生的电压尖峰容易使SiC MOSFET出现误触发甚至栅击穿等问题。为了避免这一问题，提高SiCMOSFET的阈值电压成为有效的解决方案之一。但是常规SiC MOSFET难以同时兼顾低导通电阻与高阈值电压这两个性能，设计人员往往需要以损失导通性能为代价来提高SiC MOSFET的阈值电压特性指标。但是，以损失导通性能为代价提高SiC MOSFET阈值电压的折衷方式不利于SiC MOSFET综合性能的提升，同时还增加了SiC MOSFET的成本。
发明内容
本发明的目的是提供一种具有高阈值电压的SiC MOSFET，解决了现有SiC MOSFET难以同时兼顾低导通电阻与高阈值电压的问题。
本发明另一目的是提供一种具有高阈值电压的SiC MOSFET的制造方法。
本发明采用的技术方案是，一种具有高阈值电压的SiC MOSFET，包括衬底，衬底表面向上外延有耐压外延层，耐压外延层表面向上外延有电流扩展外延层；电流扩展外延层上表面间隔嵌有多个第一p阱区，每个第一p阱区中包围有一个第二p阱区，各个第二p阱区镶嵌在电流扩展外延层上表面；
电流扩展外延层内镶嵌有多个第三p阱区，每个第三p阱区完全对应遮蔽一个第二p阱区的下表面；每个第二p阱区上表面镶嵌有一个n+源区，每个n+源区的下表面高于所在的第二p阱区的下表面；相邻第一p阱区之间的电流扩展外延层上表面，依次间隔镶嵌有一组p+屏蔽区和一个p+发射区；p+发射区与第一p阱区之间的电流扩展外延层上表面、与p+发射区最近邻的第一p阱区的上表面、靠近p+发射区一侧的第二p阱区的上表面、靠近p+发射区一侧区域的n+源区上表面共同覆盖有栅氧化层；栅氧化层的上方覆盖有多晶硅栅；栅氧化层侧壁、多晶硅栅侧壁、多晶硅栅上表面边缘共同覆盖有钝化介质层；没有覆盖栅氧化层及钝化介质层的第一p阱区上表面、第二p阱区上表面、n+源区上表面共同覆盖有源极欧姆接触金属，p+屏蔽区上表面、p+屏蔽区之间的电流扩展外延层的上表面共同覆盖有源极欧姆接触金属；
钝化介质层上表面覆盖有隔离介质层，包裹着多晶硅栅与栅氧化层侧壁但未被源极欧姆接触金属包裹的钝化介质层外侧侧壁也覆盖有隔离介质层)，未被隔离介质层覆盖的源极欧姆接触金属的上表面覆盖有源极PAD金属，未被钝化介质层覆盖的多晶硅栅的上表面覆盖有栅极PAD金属；
衬底的下表面覆盖有漏极欧姆接触金属，漏极欧姆接触金属的下表面覆盖有漏极PAD金属。
本发明采用的另一技术方案是，一种具有高阈值电压的SiC MOSFET的制造方法，按照以下步骤实施：
1)通过物理气相传输法制备n型4H-SiC的衬底；
2)通过化学气相淀积法在衬底表面向上外延制备耐压外延层；再通过CVD法在耐压外延层上表面外延制备电流扩展外延层；
3)通过CVD法在电流扩展外延层上表面淀积多晶硅掩蔽膜，通过光刻与干法刻蚀的方法对多晶硅掩蔽膜进行图形化处理，在350℃～550℃采用注入铝离子的方法在电流扩展外延层上表面制造第一p阱区；
4)对多晶硅掩蔽膜氧化处理，多晶硅掩蔽膜横向宽度变宽0.1μm～1.0μm，在440℃～460℃采用注入铝离子的方法在电流扩展外延层上表面制造第二p阱区与第三p阱区；
5)再次对多晶硅掩蔽膜氧化处理，多晶硅掩蔽膜横向宽度再次增加0.1μm～1.0μm，通过常温离子注入氮离子的方法在n第二p阱区上表面制造n+源区；
6)去除多晶硅掩蔽膜，并淀积二氧化硅掩蔽膜，通过光刻加干法刻蚀的方法对二氧化硅掩蔽膜进行图形化处理，在350℃～550℃采用注入铝离子的方法制造p+屏蔽区和p+发射区；
7)去除多晶硅掩蔽膜，溅射碳膜，在氩气气氛下并且在1500℃～1900℃进行激活退火，牺牲氧化去除碳膜，通过氢氟酸缓冲溶液去除牺牲氧化工艺产生的二氧化硅；
8)通过高温氧化加一氧化氮退火的方法制备栅氧化层，通过CVD法在栅氧化层上表面制造多晶硅栅，通过光刻加干法刻蚀的方法同时对栅氧化层与多晶硅栅进行图形化处理；
9)通过CVD法淀积钝化介质层，通过光刻加刻蚀的方法对钝化介质层进行图形化处理；
10)通过真空蒸镀与剥离工艺在没有覆盖栅氧化层及钝化介质层的第一p阱区上表面、第二p阱区上表面、n+源区上表面，以及p+屏蔽区上表面、p+屏蔽区之间的电流扩展外延层的上表面制造有源极欧姆接触金属；通过真空蒸镀的方法在衬底的下表面制造漏极欧姆接触金属；
11)通过快速热退火工艺对源极欧姆接触金属与漏极欧姆接触金属进行合金化处理，退火后源极欧姆接触金属与第一p阱区、第二p阱区、n+源区、p+屏蔽区及电流扩展外延层之间的电学性质均为欧姆接触性质，漏极欧姆接触金属与衬底之间的电学特性呈欧姆接触性质；
12)通过CVD法结合光刻与刻蚀的方法在钝化介质层上表面制造隔离介质层；
13)通过真空蒸镀法结合湿法刻蚀工艺在未被隔离介质层覆盖的源极欧姆接触金属的上表面制造源极PAD金属，在未被钝化介质层覆盖的多晶硅栅的上表面覆盖有栅极PAD金属；
14)通过真空蒸镀法在漏极欧姆接触金属的下表面制作漏极PAD金属；
最后，打点、划片、封装，完成具有高阈值电压的SiC MOSFET的制造。
本发明的有益效果是，1)通过电流扩展外延层的设置，获得了更低的JFET区电阻与扩展电阻，提高了SiC MOSFET的导通特性；2)通过第一p阱区，第二p阱区，第三p阱区的设置，获得了更高的阈值电压，更低的沟道电阻，更低的JFET区电阻，改善了传统SiC MOSFET的高阈电压与低导通电阻之间难以兼得的问题；3)通过p+屏蔽区、p+发射区的设置，结合源极欧姆接触金属与p+屏蔽区、p+发射区、电流扩展外延层之间欧姆接触性质的设置，获得了更低的反向导通门槛电压与更低的电导调制门槛电压，提高了SiC MOSFET的逆向导通性能；4)通过p+发射区及与之接触的源极欧姆接触金属和源极PAD金属的设置，在阻断状态下获得了更低的氧化层电场强度，提高了SiC MOSFET的可靠性。
附图说明
图1是本发明实施例1的SiC MOSFET的剖面结构示意图；
图2是本发明实施例1采用4H-SiC的衬底的剖面结构示意图；
图3是本发明实施例1中制造耐压外延层和电流扩展外延层后的剖面结构示意图；
图4是本发明实施例1中制造第一p阱区的剖面结构示意图；
图5是本发明实施例1中制造第二p阱区和第三p阱区的剖面示意图；
图6是本发明实施例1中制造n+源区的剖面结构示意图；
图7是本发明实施例1中制造p+屏蔽区和p+发射区的剖面结构示意图；
图8是本发明实施例1中制造栅氧化层和多晶硅栅的剖面结构示意图；
图9是本发明实施例1中制造钝化介质层的剖面结构示意图；
图10是本发明实施例1中制造源极欧姆接触金属与漏极欧姆接触金属的剖面结构示意图；
图11是本发明实施例1中制造隔离介质层的剖面结构示意图；
图12是本发明实施例1中制造源极PAD金属和栅极PAD金属的剖面结构示意图；
图13是本发明实施例1中制造漏极PAD金属的剖面结构示意图；
图14为本发明实施例1制造的SiC MOSFET的VGS-IDS特性曲线；
图15为本发明实施例1制造的SiC MOSFET的VDS-IDS特性曲线。
图中，1.衬底，2.耐压外延层，3.电流扩展外延层，4.第一p阱区，5.第二p阱区，6.第三p阱区，7.n+源区，8.p+屏蔽区，9.p+发射区，10.栅氧化层，11.多晶硅栅，12.钝化介质层，13.源极欧姆接触金属，14.漏极欧姆接触金属，15.隔离介质层，16.源极PAD金属，17.栅极PAD金属，18.漏极PAD金属，19.多晶硅掩蔽膜，20.二氧化硅掩蔽膜。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，本发明具有高阈值电压的SiC MOSFET的结构是，包括衬底1，衬底1的材料选用n型的4H-SiC，厚度为150μm～350μm，施主杂质浓度为1.0×1018cm-3～1.0×1019cm-3；
衬底1表面向上外延有耐压外延层2，耐压外延层2选用n型，厚度为4.0μm～40μm，杂质浓度为1.0×1014cm-3～3.0×1016cm-3；
耐压外延层2表面向上外延有电流扩展外延层3，电流扩展外延层3选用n型，厚度为0.5μm～5.0μm，杂质浓度为1.0×1015cm-3～1.0×1017cm-3；
电流扩展外延层3上表面间隔镶嵌有多个第一p阱区4，每个第一p阱区4的结深为0.3μm～0.8μm，杂质浓度为1.0×1016cm-3～1.0×1017cm-3；
每个第一p阱区4中包围有一个第二p阱区5，各个第二p阱区5镶嵌在电流扩展外延层3上表面，每个第二p阱区5的结深为0.3μm～0.8μm，杂质浓度为6.0×1016cm-3～6.0×1017cm-3；
电流扩展外延层3内镶嵌有多个第三p阱区6，每个第三p阱区6完全对应遮蔽一个第二p阱区5的下表面，每个第三p阱区6的结深为0.1μm～0.5μm，杂质浓度为5.0×1016cm-3～5.0×1017cm-3；
每个第二p阱区5上表面镶嵌有一个n+源区7，每个n+源区7的下表面高于所在的第二p阱区5的下表面，每个n+源区7的结深为0.2μm～0.4μm，杂质浓度为1.0×1018cm-3～2.0×1019cm-3；
相邻第一p阱区4之间的电流扩展外延层3上表面，依次间隔镶嵌有一组p+屏蔽区8和一个p+发射区9，每组p+屏蔽区8的数量为3～11个；每个p+屏蔽区8和p+发射区9的结深相同，均为0.2μm～0.7μm，每个p+屏蔽区8和p+发射区9的杂质浓度相同，均为1.0×1018cm-3～2.0×1019cm-3，每个p+屏蔽区8和p+发射区9的宽度不相同，每个p+屏蔽区8的宽度为0.5μm～1.0μm，p+发射区9的宽度为1.5μm～15μm；
每组3～11个p+屏蔽区8依次按照相同的间距排列，其中第一个和最后一个p+屏蔽区8分别与最近邻的第一p阱区4存在部分交叠；位于相邻第一p阱区4之间的p+发射区9的数量为1个，p+发射区9与第一p阱区4之间存在间距，间距为0.5μm～2.5μm；
p+发射区9与第一p阱区4之间的电流扩展外延层3上表面、与p+发射区9最近邻的第一p阱区4的上表面、靠近p+发射区9一侧的第二p阱区5的上表面、靠近p+发射区9一侧区域的n+源区7上表面共同覆盖有栅氧化层10，栅氧化层10的材料为SiO2，厚度为45nm～75nm；
栅氧化层10的上方覆盖有多晶硅栅11，多晶硅栅11的厚度为100nm～600nm；
栅氧化层10侧壁、多晶硅栅11侧壁、多晶硅栅11上表面边缘共同覆盖有钝化介质层12，钝化介质层12的材质为SiO2，厚度为300nm～800nm；
没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面、n+源区7上表面共同覆盖有源极欧姆接触金属13，p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面共同覆盖有源极欧姆接触金属13，源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，源极欧姆接触金属13的材质为Ti、Ni、W或Al中一种或两种的组合，厚度为100nm～300nm；
钝化介质层12上表面覆盖有隔离介质层15，包裹着多晶硅栅11与栅氧化层10侧壁但未被源极欧姆接触金属13包裹的钝化介质层12外侧侧壁也覆盖有隔离介质层15，隔离介质层15的材质为SiO2与Si3N4的组合，厚度为200nm～1.0μm；未被隔离介质层15覆盖的源极欧姆接触金属13的上表面覆盖有源极PAD金属16，源极PAD金属16的材质为Al、Cu中的一种或两种的组合，厚度为3.0μm～13.0μm；未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，栅极PAD金属17的材质为Al、Cu中的一种或两种的组合，厚度为3.0μm～13.0μm；
衬底1的下表面覆盖有漏极欧姆接触金属14，漏极欧姆接触金属14的材质为Ti、Ni或W中的一种或两种的组合，厚度为100nm～300nm；漏极欧姆接触金属14的下表面覆盖有漏极PAD金属18，漏极PAD金属18的材质为Ag、Au中的一种或两种的组合，厚度为1.0μm～3.0μm。
参照图2-图13，本发明上述具有高阈值电压的SiC MOSFET的制造方法，按照以下步骤实施：
1)通过物理气相传输(PVT)法制备n型4H-SiC的衬底1，见图2；
2)通过化学气相淀积(CVD)法在衬底1表面向上外延制备耐压外延层2；再通过CVD法在耐压外延层2上表面外延制备电流扩展外延层3，如图3所示；
3)通过CVD法在电流扩展外延层3上表面淀积多晶硅掩蔽膜19，通过光刻与干法刻蚀的方法对多晶硅掩蔽膜19进行图形化处理，在350℃～550℃采用注入铝离子的方法在电流扩展外延层3上表面制造第一p阱区4，如图4所示；
4)对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度变宽0.1μm～1.0μm，在440℃～460℃采用注入铝离子的方法在电流扩展外延层3上表面制造第二p阱区5与第三p阱区6，如图5所示；
5)再次对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度再次增加0.1μm～1.0μm，通过常温离子注入氮离子的方法在n第二p阱区5上表面制造n+源区7，如图6所示；
6)去除多晶硅掩蔽膜19，并淀积二氧化硅掩蔽膜20，通过光刻加干法刻蚀的方法对二氧化硅掩蔽膜20进行图形化处理，在350℃～550℃采用注入铝离子的方法制造p+屏蔽区8和p+发射区9，如图7所示；
7)去除多晶硅掩蔽膜19，溅射碳膜，在氩气气氛下并且在1500℃～1900℃进行激活退火，牺牲氧化去除碳膜，通过氢氟酸缓冲溶液去除牺牲氧化工艺产生的二氧化硅；
8)通过高温氧化加一氧化氮退火的方法制备栅氧化层10，通过CVD法在栅氧化层10上表面制造多晶硅栅11，通过光刻加干法刻蚀的方法同时对栅氧化层10与多晶硅栅11进行图形化处理，如图8所示；
9)通过CVD法淀积钝化介质层12，通过光刻加刻蚀的方法对钝化介质层12进行图形化处理，如图9所示；
10)通过真空蒸镀与剥离工艺在没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面、n+源区7上表面，以及p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面制造有源极欧姆接触金属13；通过真空蒸镀的方法在衬底1的下表面制造漏极欧姆接触金属14；
11)通过快速热退火工艺(RTP)对源极欧姆接触金属13与漏极欧姆接触金属14进行合金化处理，退火后源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，漏极欧姆接触金属14与衬底1之间的电学特性呈欧姆接触性质，如图10所示；
12)通过CVD法结合光刻与刻蚀的方法在钝化介质层12上表面制造隔离介质层15，如图11所示；
13)通过真空蒸镀法结合湿法刻蚀工艺在未被隔离介质层15覆盖的源极欧姆接触金属13的上表面制造源极PAD金属16，在未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，如图12所示；
14)通过真空蒸镀法在漏极欧姆接触金属14的下表面制作漏极PAD金属18，如图13所示；
最后，打点、划片、封装，完成具有高阈值电压的SiC MOSFET的制造。
实施例1
见图1，本发明实施例1的SiC MOSFET的结构是，包括材料为n型4H-SiC的衬底1，厚度为300μm，施主杂质浓度为2.0×1018cm-3；衬底1表面向上外延有耐压外延层2，厚度为9.5μm，杂质浓度为1.0×1016cm-3；耐压外延层2表面向上外延有电流扩展外延层3，厚度为0.5μm，杂质浓度为2.0×1016cm-3；嵌于电流扩展外延层3上表面的第一p阱区4，结深为0.5μm，杂质浓度为7.0×1016cm-3；嵌于n型电流扩展层外延层3上表面，被第一p阱区4包围的第二p阱区5，结深为0.5μm，杂质浓度为1.4×1017cm-3；嵌于电流扩展外延层3内，位于第二p阱区5下表面的第三p阱区6，结深为0.3μm，杂质浓度为7.0×1016cm-3，第三p阱区6完全遮蔽第二p阱区5的下表面；嵌于第二p阱区5上表面的n+源区7，n+源区7下表面高于第二p阱区5下表面，n+源区7的结深为0.3μm，杂质浓度为2.0×1018cm-3；相邻第一p阱区4之间的电流扩展外延层3上表面，分别嵌有p+屏蔽区8和p+发射区9；p+屏蔽区8和p+发射区9的结深相同，为0.55μm，p+屏蔽区8和p+发射区9的杂质浓度相同，为5.0×1018cm-3，p+屏蔽区8和p+发射区9的宽度不相同，p+屏蔽区8的宽度为0.55μm，p+发射区9的宽度为2.0μm；位于相邻第一p阱区4之间的p+屏蔽区8的数量为4个，依次按照相同的间距排列，其中第一个和最后一个p+屏蔽区8分别与最近邻的第一p阱区4存在部分交叠；位于相邻第一p阱区4之间的p+发射区9的数量为1个，p+发射区9与第一p阱区4之间存在间距，间距为0.75μm；p+发射区9与第一p阱区4之间电流扩展外延层3的上表面、与p+发射区9最近邻的第一p阱区4的上表面、靠近p+发射区9一侧的第二p阱区5的上表面、n+源区7靠近p+发射区9一侧区域的上表面覆盖有栅氧化层10，栅氧化层10的材料为SiO2，厚度为55nm；栅氧化层10的上方覆盖有多晶硅栅11，多晶硅栅11的厚度为500nm；栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面边缘覆盖有钝化介质层12，钝化介质层12的材质为SiO2，厚度为600nm；没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面，n+源区7上表面覆盖有源极欧姆接触金属13，p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面覆盖有源极欧姆接触金属13，源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，源极欧姆接触金属13由Ti、W的组合形成，厚度为200nm；n型4H-SiC的衬底1的下表面覆盖有漏极欧姆接触金属14，漏极欧姆接触金属14由Ni、W的组合形成，厚度为200nm；钝化介质层12上表面覆盖有隔离介质层15，包裹着多晶硅栅11与栅氧化层10侧壁但未被源极欧姆接触金属13包裹的钝化介质层12外侧侧壁覆盖有隔离介质层15，隔离介质层15的材质为SiO2与Si3N4的组合，厚度为0.6μm；未被隔离介质层15覆盖的源极欧姆接触金属13的上表面覆盖有源极PAD金属16，源极PAD金属16的材质为Al、Cu的组合，厚度为10.0μm；未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，栅极PAD金属17的材质为Al、Cu的组合，厚度为10.0μm；漏极欧姆接触金属14的下表面覆盖有漏极PAD金属18，漏极PAD金属18的材质为Ag、Au的组合，厚度为2.0μm。
参照图2-图13，该实施例1的SiC MOSFET的制造方法，步骤如下：
1)通过物理气相传输(PVT)法制备n型4H-SiC的衬底1，见图2；
2)通过化学气相淀积(CVD)法在衬底1表面向上外延制备耐压外延层2；通过CVD法在耐压外延层2表面向上外延制备电流扩展外延层3，如图3所示；
3)通过CVD法在电流扩展外延层3上表面淀积多晶硅掩蔽膜19，通过光刻与干法刻蚀的方法对多晶硅掩蔽膜19进行图形化处理，通过450℃高温离子注入铝离子的方法在电流扩展外延层3上表面制造第一p阱区4，如图4所示；
4)对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度变宽0.5μm，在455℃采用注入铝离子的方法在电流扩展外延层3上表面制造第二p阱区5与第三p阱区6，如图5所示；
5)再次对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度再次增加0.5μm，通过常温离子注入氮离子的方法在n第二p阱区5上表面制造n+源区7，如图6所示；
6)去除多晶硅掩蔽膜19，并淀积二氧化硅掩蔽膜20，通过光刻加干法刻蚀的方法对二氧化硅掩蔽膜20进行图形化处理，在500℃采用注入铝离子的方法制造p+屏蔽区8和p+发射区9，如图7所示；
7)去除多晶硅掩蔽膜19，溅射碳膜，在氩气气氛下进行1700℃高温激活退火，牺牲氧化去除碳膜，通过氢氟酸缓冲溶液去除牺牲氧化工艺产生的二氧化硅；
8)通过高温氧化加一氧化氮退火的方法制备栅氧化层10，通过CVD法在栅氧化层10上表面制造多晶硅栅11，通过光刻加干法刻蚀的方法同时对栅氧化层10与多晶硅栅11进行图形化处理，如图8所示；
9)通过CVD法淀积钝化介质层12，通过光刻加刻蚀的方法对钝化介质层12进行图形化处理，如图9所示；
10)通过真空蒸镀与剥离工艺在没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面、n+源区7上表面，以及p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面制造有源极欧姆接触金属13；通过真空蒸镀的方法在衬底1的下表面制造漏极欧姆接触金属14；
11)通过快速热退火工艺(RTP)对源极欧姆接触金属13与漏极欧姆接触金属14进行合金化处理，退火后源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，漏极欧姆接触金属14与衬底1之间的电学特性呈欧姆接触性质，如图10所示；
12)通过CVD法结合光刻与刻蚀的方法在钝化介质层12上表面制造隔离介质层15，如图11所示；
13)通过真空蒸镀法结合湿法刻蚀工艺在未被隔离介质层15覆盖的源极欧姆接触金属13的上表面制造源极PAD金属16，在未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，如图12所示；
14)通过真空蒸镀法在漏极欧姆接触金属14的下表面制作漏极PAD金属18，如图13所示；
最后，打点、划片、封装，完成具有高阈值电压的SiC MOSFET的制造。
实施例2
如图1，本发明实施例2的SiC MOSFET的结构是，包括材料为n型4H-SiC的衬底1，厚度为150μm，施主杂质浓度为1.0×1019cm-3；衬底1表面向上外延有耐压外延层2，厚度为40μm，杂质浓度为1.0×1014cm-3；耐压外延层2表面向上外延有电流扩展外延层3，厚度为5.0μm，杂质浓度为1.0×1015cm-3；嵌于电流扩展外延层3上表面的第一p阱区4，结深为0.8μm，杂质浓度为3.0×1016cm-3；嵌于电流扩展外延层3上表面，被第一p阱区4包围的第二p阱区5，结深为0.8μm，杂质浓度为1.0×1017cm-3；嵌于电流扩展外延层3内，位于第二p阱区5下表面的第三p阱区6，结深为0.1μm，杂质浓度为7.0×1016cm-3，第三p阱区6完全遮蔽第二p阱区5的下表面；嵌于第二p阱区5上表面的n+源区7，n+源区7下表面高于第二p阱区5下表面，n+源区7的结深为0.4μm，杂质浓度为2.0×1019cm-3；相邻第一p阱区4之间的电流扩展外延层3上表面，分别嵌有p+屏蔽区8和p+发射区9；p+屏蔽区8和p+发射区9的结深相同，为0.7μm，p+屏蔽区8和p+发射区9的杂质浓度相同，为2.0×1019cm-3，p+屏蔽区8和p+发射区9的宽度不相同，p+屏蔽区8的宽度为1.0μm，p+发射区9的宽度为15μm；位于相邻第一p阱区4之间的p+屏蔽区8的数量为3个，依次按照相同的间距排列，其中第一个和第三个p+屏蔽区8分别与最近邻的第一p阱区4存在部分交叠；位于相邻第一p阱区4之间的p+发射区9的数量为1个，p+发射区9与第一p阱区4之间存在间距，间距为2.5μm；p+发射区9与第一p阱区4之间电流扩展外延层3的上表面、与p+发射区9最近邻的第一p阱区4的上表面、靠近p+发射区9一侧的第二p阱区5的上表面、n+源区7靠近p+发射区9一侧区域的上表面覆盖有栅氧化层10，栅氧化层10的材料为SiO2，厚度为75nm；栅氧化层10的上方覆盖有多晶硅栅11，多晶硅栅11的厚度为600nm；栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面边缘覆盖有钝化介质层12，钝化介质层12的材质为SiO2，厚度为800nm；没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面，n+源区7上表面覆盖有源极欧姆接触金属13，p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面覆盖有源极欧姆接触金属13，源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，源极欧姆接触金属13由Ti、Al的组合形成，厚度为300nm；n型4H-SiC的衬底1的下表面覆盖有漏极欧姆接触金属14，漏极欧姆接触金属14由Ti、Ni的组合形成，厚度为300nm；钝化介质层12上表面覆盖有隔离介质层15，包裹着多晶硅栅11与栅氧化层10侧壁但未被源极欧姆接触金属13包裹的钝化介质层12外侧侧壁覆盖有隔离介质层15，隔离介质层15的材质为SiO2与Si3N4的组合，厚度为1.0μm；未被隔离介质层15覆盖的源极欧姆接触金属13的上表面覆盖有源极PAD金属16，源极PAD金属16的材质为Al、Cu的组合，厚度为13.0μm；未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，栅极PAD金属17的材质为Al、Cu的组合，厚度为13.0μm；漏极欧姆接触金属14的下表面覆盖有漏极PAD金属18，漏极PAD金属18的材质为Ag、Au的组合，厚度为3.0μm。
见图2-图13，该实施例2的SiC MOSFET的制造方法，步骤如下：
1)通过物理气相传输(PVT)法制备n型4H-SiC的衬底1，见图2；
2)通过化学气相淀积(CVD)法在衬底1表面向上外延制备耐压外延层2；通过CVD法在耐压外延层2表面向上外延制备电流扩展外延层3，如图3所示；
3)通过CVD法在电流扩展外延层3上表面淀积多晶硅掩蔽膜19，通过光刻与干法刻蚀的方法对多晶硅掩蔽膜19进行图形化处理，通过550℃高温离子注入铝离子的方法在电流扩展外延层3上表面制造第一p阱区4，如图4所示；
4)对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度变宽1.0μm，在550℃采用注入铝离子的方法在电流扩展外延层3上表面制造第二p阱区5与第三p阱区6，如图5所示；
5)再次对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度再次增加0.4μm，通过常温离子注入氮离子的方法在n第二p阱区5上表面制造n+源区7，如图6所示；
6)去除多晶硅掩蔽膜19，并淀积二氧化硅掩蔽膜20，通过光刻加干法刻蚀的方法对二氧化硅掩蔽膜20进行图形化处理，在500℃采用注入铝离子的方法制造p+屏蔽区8和p+发射区9，如图7所示；
7)去除多晶硅掩蔽膜19，溅射碳膜，在氩气气氛下进行1900℃高温激活退火，牺牲氧化去除碳膜，通过氢氟酸缓冲溶液去除牺牲氧化工艺产生的二氧化硅；
8)通过高温氧化加一氧化氮退火的方法制备栅氧化层10，通过CVD法在栅氧化层10上表面制造多晶硅栅11，通过光刻加干法刻蚀的方法同时对栅氧化层10与多晶硅栅11进行图形化处理，如图8所示；
9)通过CVD法淀积钝化介质层12，通过光刻加刻蚀的方法对钝化介质层12进行图形化处理，如图9所示；
10)通过真空蒸镀与剥离工艺在没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面、n+源区7上表面，以及p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面制造有源极欧姆接触金属13；通过真空蒸镀的方法在n型4H-SiC的衬底1的下表面制造漏极欧姆接触金属14；
11)通过快速热退火工艺(RTP)对源极欧姆接触金属13与漏极欧姆接触金属14进行合金化处理，退火后源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，漏极欧姆接触金属14与衬底1之间的电学特性呈欧姆接触性质，如图10所示；
12)通过CVD法结合光刻与刻蚀的方法在钝化介质层12上表面制造隔离介质层15，如图11所示；
13)通过真空蒸镀法结合湿法刻蚀工艺在未被隔离介质层15覆盖的源极欧姆接触金属13的上表面制造源极PAD金属16，在未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，如图12所示；
14)通过真空蒸镀法在漏极欧姆接触金属14的下表面制作漏极PAD金属18，如图13所示；
最后，打点、划片、封装，完成具有高阈值电压的SiC MOSFET的制造。
实施例3
如图1，该实施例3的SiC MOSFET的结构是，包括材料为n型4H-SiC的衬底1，厚度为350μm，施主杂质浓度为1.0×1018cm-3；衬底1表面向上外延有耐压外延层2，厚度为4.0，杂质浓度为3.0×1016cm-3；耐压外延层2表面向上外延有电流扩展外延层3，厚度为0.5，杂质浓度为1.0×1017cm-3；嵌于电流扩展外延层3上表面的第一p阱区4，结深为0.3μm，杂质浓度为1.0×1017cm-3；嵌于电流扩展外延层3上表面，被第一p阱区4包围的第二p阱区5，结深为0.3μm，杂质浓度为6.0×1017cm-3；嵌于电流扩展外延层3内，位于第二p阱区5下表面的第三p阱区6，结深为0.5μm，杂质浓度为5.0×1017cm-3，第三p阱区6完全遮蔽第二p阱区5的下表面；嵌于第二p阱区5上表面的n+源区7，n+源区7下表面高于第二p阱区5下表面，n+源区7的结深为0.2μm，杂质浓度为1.0×1018cm-3；相邻第一p阱区4之间的电流扩展外延层3上表面，分别嵌有p+屏蔽区8和p+发射区9；p+屏蔽区8和p+发射区9的结深相同，为0.7μm，p+屏蔽区8和p+发射区9的杂质浓度相同，为1.0×1018cm-3，p+屏蔽区8和p+发射区9的宽度不相同，p+屏蔽区8的宽度为0.5μm，p+发射区9的宽度为1.5μm；位于相邻第一p阱区4之间的p+屏蔽区8的数量为11个，依次按照相同的间距排列，其中第一个和最后一个p+屏蔽区8分别与最近邻的第一p阱区4存在部分交叠；位于相邻第一p阱区4之间的p+发射区9的数量为1个，p+发射区9与第一p阱区4之间存在间距，间距为0.5μm；p+发射区9与第一p阱区4之间电流扩展外延层3的上表面、与p+发射区9最近邻的第一p阱区4的上表面、靠近p+发射区9一侧的第二p阱区5的上表面、n+源区7靠近p+发射区9一侧区域的上表面覆盖有栅氧化层10，栅氧化层10的材料为SiO2，厚度为45nm；栅氧化层10的上方覆盖有多晶硅栅11，多晶硅栅11的厚度为100nm；栅氧化层10与多晶硅栅11侧壁、多晶硅栅11上表面边缘覆盖有钝化介质层12，钝化介质层12的材质为SiO2，厚度为300nm；没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面，n+源区7上表面覆盖有源极欧姆接触金属13，p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面覆盖有源极欧姆接触金属13，源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，源极欧姆接触金属13由W、Al的组合形成，厚度为100nm；n型4H-SiC的衬底1的下表面覆盖有漏极欧姆接触金属14，漏极欧姆接触金属14由Ni、W的组合形成，厚度为100nm；钝化介质层12上表面覆盖有隔离介质层15，包裹着多晶硅栅11与栅氧化层10侧壁但未被源极欧姆接触金属13包裹的钝化介质层12外侧侧壁覆盖有隔离介质层15，隔离介质层15的材质为SiO2与Si3N4的组合，厚度为200nm；未被隔离介质层15覆盖的源极欧姆接触金属13的上表面覆盖有源极PAD金属16，源极PAD金属16的材质为Al，厚度为5.0μm；未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，栅极PAD金属17的材质为Al，厚度为5.0μm；漏极欧姆接触金属14的下表面覆盖有漏极PAD金属18，漏极PAD金属18的材质为Ag，厚度为1.0μm。
见图2-图13，该实施例3的SiC MOSFET的制造方法，按照以下步骤实施：
1)通过物理气相传输(PVT)法制备n型4H-SiC的衬底1，见图2；
2)通过化学气相淀积(CVD)法在衬底1表面向上外延制备耐压外延层2；通过CVD法在耐压外延层2表面向上外延制备电流扩展外延层3，如图3所示；
3)通过CVD法在电流扩展外延层3上表面淀积多晶硅掩蔽膜19，通过光刻与干法刻蚀的方法对多晶硅掩蔽膜19进行图形化处理，通过350℃高温离子注入铝离子的方法在电流扩展外延层3上表面制造第一p阱区4，如图4所示；
4)对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度变宽0.4μm，在445℃采用注入铝离子的方法在电流扩展外延层3上表面制造第二p阱区5与第三p阱区6，如图5所示；
5)再次对多晶硅掩蔽膜19氧化处理，多晶硅掩蔽膜19横向宽度再次增加0.6μm，通过常温离子注入氮离子的方法在n第二p阱区5上表面制造n+源区7，如图6所示；
6)去除多晶硅掩蔽膜19，并淀积二氧化硅掩蔽膜20，通过光刻加干法刻蚀的方法对二氧化硅掩蔽膜20进行图形化处理，在450℃采用注入铝离子的方法制造p+屏蔽区8和p+发射区9，如图7所示；
7)去除多晶硅掩蔽膜19，溅射碳膜，在氩气气氛下进行1500℃高温激活退火，牺牲氧化去除碳膜，通过氢氟酸缓冲溶液去除牺牲氧化工艺产生的二氧化硅；
8)通过高温氧化加一氧化氮退火的方法制备栅氧化层10，通过CVD法在栅氧化层10上表面制造多晶硅栅11，通过光刻加干法刻蚀的方法同时对栅氧化层10与多晶硅栅11进行图形化处理，如图8所示；
9)通过CVD法淀积钝化介质层12，通过光刻加刻蚀的方法对钝化介质层12进行图形化处理，如图9所示；
10)通过真空蒸镀与剥离工艺在没有覆盖栅氧化层10及钝化介质层12的第一p阱区4上表面、第二p阱区5上表面、n+源区7上表面，以及p+屏蔽区8上表面、p+屏蔽区8之间的电流扩展外延层3的上表面制造有源极欧姆接触金属13；通过真空蒸镀的方法在n型4H-SiC的衬底1的下表面制造漏极欧姆接触金属14；
11)通过快速热退火工艺(RTP)对源极欧姆接触金属13与漏极欧姆接触金属14进行合金化处理，退火后源极欧姆接触金属13与第一p阱区4、第二p阱区5、n+源区7、p+屏蔽区8及电流扩展外延层3之间的电学性质均为欧姆接触性质，漏极欧姆接触金属14与衬底1之间的电学特性呈欧姆接触性质，如图10所示；
12)通过CVD法结合光刻与刻蚀的方法在钝化介质层12上表面制造隔离介质层15，如图11所示；
13)通过真空蒸镀法结合湿法刻蚀工艺在未被隔离介质层15覆盖的源极欧姆接触金属13的上表面制造源极PAD金属16，在未被钝化介质层12覆盖的多晶硅栅11的上表面覆盖有栅极PAD金属17，如图12所示；
14)通过真空蒸镀法在漏极欧姆接触金属14的下表面制作漏极PAD金属18，如图13所示；
最后，打点、划片、封装，完成具有高阈值电压的SiC MOSFET的制造。
实验验证
以下通过SentaurusTCAD计算机数值实验平台对上述实施例1的SiC MOSFET进行验证。
图14为本发明实施例1制造的SiC MOSFET的VGS-IDS特性曲线，从图14中可以看出，本发明SiC MOSFET的拐点电压超过了3V，常规SiC MOSFET的拐点电压低于3V，表明本发明方法制造的SiC MOSFET比常规SiC MOSFET具有更高的阈值电压。
图15为本发明实施例1制造的SiC MOSFET的IDS-VDS特性曲线，从图15中可以看出，本发明方法制造的SiC MOSFET与常规SiC MOSFET具有接近的输出特性，在相同电压下，本发明方法制造的SiC MOSFET的IDS略高于常规SiC MOSFET的IDS。
综上所述，本发明方法制造的SiC MOSFET，具有更高的阈值电压，同时导通特性与阻断特性没有出现退化，综合性能更优。

Claims (8)

1.一种具有高阈值电压的SiC MOSFET，其特征在于：包括衬底(1)，衬底(1)表面向上外延有耐压外延层(2)，耐压外延层(2)表面向上外延有电流扩展外延层(3)；电流扩展外延层(3)上表面间隔镶嵌有多个第一p阱区(4)，每个第一p阱区(4)中包围有一个第二p阱区(5)，各个第二p阱区(5)镶嵌在电流扩展外延层(3)上表面；每个第一p阱区(4)的结深为0.3μm～0.8μm，杂质浓度为1.0×1016cm-3～1.0×1017cm-3；
电流扩展外延层(3)内镶嵌有多个第三p阱区(6)，每个第三p阱区(6)完全对应遮蔽一个第二p阱区(5)的下表面；每个第二p阱区(5)的结深与第一p阱区(4)的结深相等；每个第三p阱区(6)的结深为0.1μm～0.5μm；第三p阱区(6)的掺杂浓度大于第一p阱区(4)，第二p阱区(5)的掺杂浓度是第三p阱区(6)与第一p阱区(4)掺杂浓度之和；
每个第二p阱区(5)上表面镶嵌有一个n+源区(7)，每个n+源区(7)的下表面高于所在的第二p阱区(5)的下表面；每个n+源区(7)的结深为0.2μm～0.4μm，杂质浓度为1.0×1018cm-3～2.0×1019cm-3；
相邻第一p阱区(4)之间的电流扩展外延层(3)上表面，依次间隔镶嵌有一组p+屏蔽区(8)和一个p+发射区(9)；
p+发射区(9)与第一p阱区(4)之间的电流扩展外延层(3)上表面、与p+发射区(9)最近邻的第一p阱区(4)的上表面、靠近p+发射区(9)一侧的第二p阱区(5)的上表面、靠近p+发射区(9)一侧区域的n+源区(7)上表面共同覆盖有栅氧化层(10)；栅氧化层(10)的上方覆盖有多晶硅栅(11)；
栅氧化层(10)侧壁、多晶硅栅(11)侧壁、多晶硅栅(11)上表面边缘共同覆盖有钝化介质层(12)；
没有覆盖栅氧化层(10)及钝化介质层(12)的第一p阱区(4)上表面、第二p阱区(5)上表面、n+源区(7)上表面共同覆盖有源极欧姆接触金属(13)，p+屏蔽区(8)上表面、p+屏蔽区(8)之间的电流扩展外延层(3)的上表面共同覆盖有源极欧姆接触金属(13)；
钝化介质层(12)上表面覆盖有隔离介质层(15)，包裹着多晶硅栅(11)与栅氧化层(10)侧壁但未被源极欧姆接触金属(13)包裹的钝化介质层(12)外侧侧壁也覆盖有隔离介质层(15)，未被隔离介质层(15)覆盖的源极欧姆接触金属(13)的上表面覆盖有源极PAD金属(16)，未被钝化介质层(12)覆盖的多晶硅栅(11)的上表面覆盖有栅极PAD金属(17)；
衬底(1)的下表面覆盖有漏极欧姆接触金属(14)，漏极欧姆接触金属(14)的下表面覆盖有漏极PAD金属(18)。
2.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的衬底(1)的材料选用n型的4H-SiC，厚度为150μm～350μm，施主杂质浓度为1.0×1018cm-3～1.0×1019cm-3。
3.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的耐压外延层(2)选用n型，厚度为4.0μm～40μm，杂质浓度为1.0×1014cm-3～3.0×1016cm-3；电流扩展外延层(3)选用n型，厚度为0.5μm～5.0μm，杂质浓度为1.0×1015cm-3～1.0×1017cm-3。
4.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的每组p+屏蔽区(8)的数量为3～11个，3～11个p+屏蔽区(8)依次按照相同的间距排列，其中第一个和最后一个p+屏蔽区(8)分别与最近邻的第一p阱区(4)存在部分交叠；位于相邻第一p阱区(4)之间的p+发射区(9)的数量为1个；
每个p+屏蔽区(8)和p+发射区(9)的结深相同，均为0.2μm～0.7μm，每个p+屏蔽区(8)和p+发射区(9)的杂质浓度相同，均为1.0×1018cm-3～2.0×1019cm-3，每个p+屏蔽区(8)和p+发射区(9)的宽度不相同，每个p+屏蔽区(8)的宽度为0.5μm～1.0μm，p+发射区(9)的宽度为1.5μm～15μm；p+发射区(9)与第一p阱区(4)之间存在间距，间距为0.5μm～2.5μm。
5.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的栅氧化层(10)的材料为SiO2，厚度为45nm～75nm；多晶硅栅(11)的厚度为100nm～600nm；钝化介质层(12)的材质为SiO2，厚度为300nm～800nm。
6.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的源极欧姆接触金属(13)的材质为Ti、Ni、W或Al中的一种或两种的组合，厚度为100nm～300nm；漏极欧姆接触金属(14)的材质为Ti、Ni或W中的一种或两种的组合，厚度为100nm～300nm；隔离介质层(15)的材质为SiO2与Si3N4的组合，厚度为200nm～1.0μm。
7.根据权利要求1所述的具有高阈值电压的SiC MOSFET，其特征在于：所述的源极PAD金属(16)的材质为Al、Cu中的一种或两种的组合，厚度为3.0μm～13.0μm；栅极PAD金属(17)的材质为Al、Cu中的一种或两种的组合，厚度为3.0μm～13.0μm；漏极PAD金属(18)的材质为Ag、Au中的一种或两种的组合，厚度为1.0μm～3.0μm。
8.一种具有高阈值电压的SiC MOSFET的制造方法，其特征在于，按照以下步骤实施：
1)通过物理气相传输法制备n型4H-SiC的衬底(1)；
2)通过化学气相淀积法在衬底(1)表面向上外延制备耐压外延层(2)；再通过CVD法在耐压外延层(2)上表面外延制备电流扩展外延层(3)；
3)通过CVD法在电流扩展外延层(3)上表面淀积多晶硅掩蔽膜(19)，通过光刻与干法刻蚀法对多晶硅掩蔽膜(19)进行图形化处理，在350～550℃采用注入铝离子方法在电流扩展外延层(3)上表面制造第一p阱区(4)；每个第一p阱区(4)的结深为0.3μm～0.8μm，杂质浓度为1.0×1016cm-3～1.0×1017cm-3；
4)对多晶硅掩蔽膜(19)氧化处理，多晶硅掩蔽膜(19)横向宽度变宽0.1μm～1.0μm，在440℃～460℃采用注入铝离子的方法在电流扩展外延层(3)上表面制造第二p阱区(5)与第三p阱区(6)；每个第二p阱区(5)的结深与第一p阱区(4)的结深相等；每个第三p阱区(6)的结深为0.1μm～0.5μm；第三p阱区(6)的掺杂浓度大于第一p阱区(4)，第二p阱区(5)的掺杂浓度是第三p阱区(6)与第一p阱区(4)掺杂浓度之和；
5)再次对多晶硅掩蔽膜(19)氧化处理，多晶硅掩蔽膜(19)横向宽度再次增加0.1μm～1.0μm，通过常温离子注入氮离子的方法在n第二p阱区(5)上表面制造n+源区(7)；每个n+源区(7)的结深为0.2μm～0.4μm，杂质浓度为1.0×1018cm-3～2.0×1019cm-3；
6)去除多晶硅掩蔽膜(19)，并淀积二氧化硅掩蔽膜(20)，通过光刻加干法刻蚀的方法对二氧化硅掩蔽膜(20)进行图形化处理，在350℃～550℃采用注入铝离子的方法制造p+屏蔽区(8)和p+发射区(9)；
7)去除多晶硅掩蔽膜(19)，溅射碳膜，在氩气气氛下并且在1500℃～1900℃进行激活退火，牺牲氧化去除碳膜，通过氢氟酸缓冲溶液去除牺牲氧化工艺产生的二氧化硅；
8)通过高温氧化加一氧化氮退火的方法制备栅氧化层(10)，通过CVD法在栅氧化层(10)上表面制造多晶硅栅(11)，通过光刻加干法刻蚀的方法同时对栅氧化层(10)与多晶硅栅(11)进行图形化处理；
9)通过CVD法淀积钝化介质层(12)，通过光刻加刻蚀的方法对钝化介质层(12)进行图形化处理；
10)通过真空蒸镀与剥离工艺在没有覆盖栅氧化层(10)及钝化介质层(12)的第一p阱区(4)上表面、第二p阱区(5)上表面、n+源区(7)上表面，以及p+屏蔽区(8)上表面、p+屏蔽区(8)之间的电流扩展外延层(3)的上表面制造有源极欧姆接触金属(13)；通过真空蒸镀的方法在衬底(1)的下表面制造漏极欧姆接触金属(14)；
11)通过快速热退火工艺对源极欧姆接触金属(13)与漏极欧姆接触金属(14)进行合金化处理，退火后源极欧姆接触金属(13)与第一p阱区(4)、第二p阱区(5)、n+源区(7)、p+屏蔽区(8)及电流扩展外延层(3)之间的电学性质均为欧姆接触性质，漏极欧姆接触金属(14)与衬底(1)之间的电学特性呈欧姆接触性质；
12)通过CVD法结合光刻与刻蚀的方法在钝化介质层(12)上表面制造隔离介质层(15)；
13)通过真空蒸镀法结合湿法刻蚀工艺在未被隔离介质层(15)覆盖的源极欧姆接触金属(13)的上表面制造源极PAD金属(16)，在未被钝化介质层(12)覆盖的多晶硅栅(11)的上表面覆盖有栅极PAD金属(17)；
14)通过真空蒸镀法在漏极欧姆接触金属(14)的下表面制作漏极PAD金属(18)；
最后，通过打点、划片、封装，完成具有高阈值电压的SiC MOSFET的制造。
CN202111492929.7A 2021-12-08 2021-12-08 具有高阈值电压的SiC MOSFET及制造方法 Active CN114420758B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111492929.7A CN114420758B (zh) 2021-12-08 2021-12-08 具有高阈值电压的SiC MOSFET及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111492929.7A CN114420758B (zh) 2021-12-08 2021-12-08 具有高阈值电压的SiC MOSFET及制造方法

Publications (2)

Publication Number Publication Date
CN114420758A CN114420758A (zh) 2022-04-29
CN114420758B true CN114420758B (zh) 2023-02-03

Family

ID=81265887

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111492929.7A Active CN114420758B (zh) 2021-12-08 2021-12-08 具有高阈值电压的SiC MOSFET及制造方法

Country Status (1)

Country Link
CN (1) CN114420758B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114678277B (zh) * 2022-05-27 2022-08-16 深圳平创半导体有限公司 中心注入p+屏蔽区的分裂栅平面mosfet及其制造方法
CN116364758B (zh) * 2023-03-30 2023-11-14 苏州龙驰半导体科技有限公司 SiC MOS器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110711A (zh) * 2009-12-28 2011-06-29 格科微电子（上海）有限公司 减少寄生电容的mos晶体管及其制造方法
CN102142375A (zh) * 2010-12-29 2011-08-03 上海贝岭股份有限公司 一种平面型场控功率器件的制造方法
CN102738238A (zh) * 2011-04-15 2012-10-17 快捷韩国半导体有限公司 功率半导体器件及其制作方法
JP2013149837A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
JP2017055003A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置及びその製造方法
CN106920846A (zh) * 2017-02-21 2017-07-04 深圳深爱半导体股份有限公司 功率晶体管及其制造方法
CN109119483A (zh) * 2018-11-05 2019-01-01 深圳市鹏朗贸易有限责任公司 一种晶体管及其制作方法
CN109273529A (zh) * 2017-07-18 2019-01-25 比亚迪股份有限公司 Mos型功率器件及其制备方法
CN109616523A (zh) * 2018-11-27 2019-04-12 中国科学院微电子研究所 一种4H-SiC MOSFET功率器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110711A (zh) * 2009-12-28 2011-06-29 格科微电子（上海）有限公司 减少寄生电容的mos晶体管及其制造方法
CN102142375A (zh) * 2010-12-29 2011-08-03 上海贝岭股份有限公司 一种平面型场控功率器件的制造方法
CN102738238A (zh) * 2011-04-15 2012-10-17 快捷韩国半导体有限公司 功率半导体器件及其制作方法
JP2013149837A (ja) * 2012-01-20 2013-08-01 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
CN104241348A (zh) * 2014-08-28 2014-12-24 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
JP2017055003A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置及びその製造方法
CN106920846A (zh) * 2017-02-21 2017-07-04 深圳深爱半导体股份有限公司 功率晶体管及其制造方法
CN109273529A (zh) * 2017-07-18 2019-01-25 比亚迪股份有限公司 Mos型功率器件及其制备方法
CN109119483A (zh) * 2018-11-05 2019-01-01 深圳市鹏朗贸易有限责任公司 一种晶体管及其制作方法
CN109616523A (zh) * 2018-11-27 2019-04-12 中国科学院微电子研究所 一种4H-SiC MOSFET功率器件及其制造方法

Also Published As

Publication number Publication date
CN114420758A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
CN104285301B (zh) 半导体装置及其制造方法
JP5102411B2 (ja) 半導体装置およびその製造方法
JP4903439B2 (ja) 電界効果トランジスタ
JP6120756B2 (ja) 炭化珪素半導体装置とその製造方法
JP4761942B2 (ja) 半導体装置
CN114420758B (zh) 具有高阈值电压的SiC MOSFET及制造方法
JP2017079251A (ja) 半導体装置および半導体装置の製造方法
JP3573149B2 (ja) 炭化珪素半導体装置
CN102694009A (zh) 半导体器件及其制造方法
JP2009054931A (ja) バイポーラ素子及びその製造方法
JP2015046444A (ja) 半導体装置
CN110383489B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
US10861938B2 (en) Semiconductor device and method of manufacturing the same
CN110544723B (zh) 具有部分碳化硅材料/硅材料异质结的u-mosfet及其制作方法
CN110473911B (zh) 一种SiC MOSFET器件及其制作方法
CN108604598A (zh) 半导体装置
CN111149213A (zh) 碳化硅半导体装置及其制造方法
CN104681620B (zh) 一种纵向导通的GaN常关型MISFET器件及其制作方法
JP2006332199A (ja) ＳｉＣ半導体装置
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP5607947B2 (ja) 半導体装置およびその製造方法
CN116247096A (zh) 一种抗反向导通电流的凹栅增强型GaN HEMT及制作方法
CN113066866B (zh) 碳化硅mosfet器件及其工艺方法
CN210575962U (zh) 一种SiC MOSFET器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231214

Address after: 210000, 2nd Floor, Building 1, No. 7 Zhongke Road, Moling Street, Nanjing City, Jiangsu Province (Jiangning Development Zone)

Patentee after: Nanjing Zhixin Semiconductor Co.,Ltd.

Address before: 710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5

Patentee before: XI'AN University OF TECHNOLOGY

CI03 Correction of invention patent
CI03 Correction of invention patent

Correction item: Patentee|Address

Correct: Xi'an University of technology|710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5

False: Nanjing Zhixin Semiconductor Co.,Ltd.|210000, 2nd Floor, Building 1, No. 7 Zhongke Road, Moling Street, Nanjing City, Jiangsu Province (Jiangning Development Zone)

Number: 52-02

Volume: 39

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240118

Address after: 210000, 2nd Floor, Building 1, No. 7 Zhongke Road, Moling Street, Nanjing City, Jiangsu Province (Jiangning Development Zone)

Patentee after: SUNNYCHIP SEMICONDUCTOR CO.

Address before: 710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5

Patentee before: XI'AN University OF TECHNOLOGY