CN109616523A - 一种4H-SiC MOSFET功率器件及其制造方法 - Google Patents
一种4H-SiC MOSFET功率器件及其制造方法 Download PDFInfo
- Publication number
- CN109616523A CN109616523A CN201811421349.7A CN201811421349A CN109616523A CN 109616523 A CN109616523 A CN 109616523A CN 201811421349 A CN201811421349 A CN 201811421349A CN 109616523 A CN109616523 A CN 109616523A
- Authority
- CN
- China
- Prior art keywords
- power device
- sic mosfet
- ion
- mosfet power
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000407 epitaxy Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 9
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 18
- 230000004913 activation Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 11
- 238000010276 construction Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种4H‑SiC MOSFET功率器件及其制造方法,该功率器件包括:源极(1)、SiO2层间介质(2)、栅极(3)、栅氧化层(4)、P+接触区(5)、N+源区(6)、P阱(7)、额外注入的P型区(8)、N型外延层(9)、N‑外延层(10)、缓冲层(11)、N+衬底(12)和漏极(13)。本发明提出的4H‑SiC MOSFET功率器件采用分离栅结构,该结构可以有效减小输入电容、栅漏电容,提高器件开关性能,在JFET区引入P型掺杂,可以有效降低栅氧化层电场强度,提高器件的可靠性,另一方面采用电流扩展层结构可以兼顾器件的电流能力。
Description
技术领域
本发明涉及功率半导体技术领域,尤其涉及一种4H-SiC MOSFET功率器件及其制造方法。
背景技术
SiC材料是第三代宽禁带半导体材料的典型代表,由于其具有较高的临界击穿电场强度、较高的载流子饱和漂移速度、较高的热导率等优势而成为制作大功率、高温、高频、抗辐照器件的理想材料。
SiC功率器件经过二十多年的长足发展取得了傲人的成果,如600V、1200V、1700V、3300V、10kV SiC MOSFET器件均已研制成功,并且600V、1200V、1700V SiC MOSFET器件实现商业化。但是SiC材料的功率器件依然存在较多问题。以SiC MOSFET为例,SiC的介电常数约为10,临界击穿电场约为3MV/cm,SiO2的介电常数约为3.9,由高斯定理kSiCESiC=kSiO2ESiO2知道SiO2层需要承受的电场强度约为7.7MV/cm,如此高的电场强度容易使得栅氧化层提前击穿,导致器件失效。栅氧化层可靠性是限制SiC功率MOSFET发展的重要因素,一般要求设计器件时将栅氧化层电场强度控制在3MV/cm以内,另一方面,在高频应用领域,器件的开关损耗是重要的性能参数,其中栅源电容、栅漏电容是影响开关特性的关键因素。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的目的是针对现有SiC MOSFET结构不足,提供一种能够减小输入电容、栅漏电容、降低栅氧化层电场强度同时保证器件电流能力的4H-SiC MOSFET结构,该结构采用分离栅和电流扩展层结构,并在JFET区引入P型掺杂,在有效减小栅源电容、栅漏电容、栅氧化层电场强度的同时兼顾器件的电流能力。
(二)技术方案
为实现上述目的,一方面,本发明提供一种4H-SiC MOSFET功率器件,自上而下依次包括源极、层间介质、栅极、栅氧化层、N型外延层、N-外延层、缓冲层、N+衬底和漏极;
其中,所述漏极形成于所述N+衬底背面,所述缓冲层形成于所述N+衬底正面,所述N-外延层形成于所述缓冲层之上,所述N型外延层包括P阱、额外注入的P型区、P+接触区和N+源区,所述额外注入的P型区形成于所述栅氧化层下方的JFET区中的部分区域;所述P阱形成于所述N型外延层的左右两侧上部;所述P+接触区形成于所述P阱内远离JFET区的两侧;所述N+源区形成于所述P阱内靠近JFET区的两侧且紧临所述P+接触区;
所述栅氧化层形成于靠近JFET区的部分N+源区和整个JFET区之上;
所述栅极形成于部分栅氧化层之上;
所述层间介质形成于所述栅极和所述源极之间;
所述源极形成于所述P+接触区和远离JFET区的部分N+源区之上。
在一些实施例中,所述缓冲层的掺杂浓度为1e18cm-3,厚度为80nm-120nm。
在一些实施例中,所述N型外延层的掺杂浓度为1e16cm-3-3e16cm-3水平,厚度在1.2um-1.5um之间。
在一些实施例中,所述额外注入的P型区的注入离子是Al离子,结深为0.3μm-0.5μm,峰值浓度为5e18cm-3。
在一些实施例中,所述P阱的注入离子是Al离子,结深为0.8μm-1μm,掺杂浓度为3e18cm-3水平。
在一些实施例中,所述N+源区的注入离子是N离子,结深为0.3μm-0.5μm,掺杂浓度为2e20cm-3水平。
在一些实施例中,所述P+接触区的注入离子是Al离子,结深为0.3μm-0.5μm,掺杂浓度为3e19cm-3水平。
在一些实施例中,所述栅氧化层的厚度为50nm-60nm。
在一些实施例中,所述层间介质为SiO2,其厚度为1μm-1.5μm。
在一些实施例中,所述栅极的材质为多晶硅,所述源极和所述漏极的材质为Ni。
另一方面,本发明还提供一种4H-SiC MOSFET功率器件的制造方法,包括:
在N+衬底的背面采用金属溅射的方式形成漏极;
在所述N+衬底的正面采用化学气相沉积的方式依次形成缓冲层、N-外延层和N型外延层;
在N型外延层的中间区域进行Al离子高温注入并经过激活退火形成额外注入的P型区;
在所述N型外延层的左右两侧上部进行Al离子高温注入并经过激活退火形成P阱;
在所述P阱内远离JFET区的两侧进行Al离子高温注入并经过激活退火形成P+接触区;
在所述P阱内靠近JFET区的两侧且紧临所述P+接触区进行N离子高温注入并经过激活退火形成N+源区;
在靠近JFET区的部分N+源区和整个JFET区之上采用热氧氧化的方式形成栅氧化层;
在所述栅氧化层之上采用多晶硅淀积的方式形成栅极,优选地,所述栅极经过注入掺杂和退火激活的方法改善导电性能;
在所述栅极上采用化学气相沉积的方式形成层间介质;
在所述P+接触区和远离JFET区的部分N+源区之上采用金属溅射的方式形成源极,所述层间介质位于所述栅极和所述源极之间。
(三)有益效果
本发明的有益效果是:
1、与传统4H-SiC MOSFET结构对比,本发明采用了分离栅结构,该结构减小了栅源重叠面积和栅漏重叠面积,因此该结构可以有效减小栅源电容、栅漏电容,提高器件的开关特性。
2、与传统4H-SiC MOSFET结构对比,本发明在JFET区引入额外注入的P型区,该结构有效可以有效降低栅氧化层电场强度,从而提高器件的可靠性。
3、与传统4H-SiC MOSFET结构对比,本发明采用电流扩展层结构,该结构可以降低器件积累区、JFET区的比导通电阻,从而提高器件的电流能力。
附图说明
图1为本发明实施例提供的一种4H-SiC MOSFET功率器件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,参照附图,对本发明进一步详细说明。
如图1所示为本发明实施例提出的1200V 4H-SiC MOSFET功率器件结构示意图,其具有垂直导电结构,该功率器件包括源极1、SiO2层间介质2、栅极3、栅氧化层4、P+接触区5、N+源区6、P阱7、额外注入的P型区8、N型外延层9、N-外延层10、缓冲层11、N+衬底12和漏极13。其中:
漏极13采用金属Ni溅射的方式形成于衬底12的背面,并在900℃-1000℃下退火4-6分钟,形成欧姆接触。在该实施例中,退火温度为900℃,退火时间为5分钟。
N+衬底12的掺杂浓度为1e19cm-3。
缓冲层11采用化学气相沉积的方式形成于衬底12正面,其掺杂浓度为1e18cm-3,厚度为80nm-120nm。在该实施例中,厚度为100nm。
N-外延层10采用化学气相沉积的方式形成于缓冲层11之上,并在生长过程中进行原位掺杂,其掺杂水平和厚度根据具体设计指标而定。在该实施例中,掺杂浓度为6e15cm-3。
N型外延层9采用化学气相沉积的方式形成于N-外延层10之上,其掺杂浓度为1e16cm-3-3e16cm-3水平,厚度在1.2um-1.5um之间。在该实施例中,掺杂浓度为1e16cm-3水平,厚度为1.5um。
额外注入的P型区8采用高温离子注入的方式形成于JFET区中的部分区域,可由Al离子高温注入并经过1500℃-1700℃的激活退火形成高斯分布,其注入温度为400℃-600℃,结深为0.3μm-0.5μm,峰值浓度为5e18cm-3。在该实施例中,注入温度为500℃,退火温度为1600℃,结深为0.4μm。
P阱7采用高温离子注入的方式形成于N型外延层9的左右两侧上部,可由Al离子高温注入并经过1500℃-1700℃的激活退火形成箱型分布,其注入温度为400℃-600℃,结深为0.8μm-1μm,掺杂浓度为3e18cm-3水平。在该实施例中,注入温度为500℃,退火温度为1600℃,结深为1μm。
N+源区6采用高温离子注入的方式形成于P阱7内靠近JFET区的两侧且紧临P+接触区5,可由N离子高温注入并经过1500℃-1700℃的激活退火形成箱型分布,其注入温度为400℃-600℃,结深为0.3μm-0.5μm,掺杂浓度为2e20cm-3水平。在该实施例中,注入温度为500℃,退火温度为1600℃,结深为0.35μm。
P+接触区5采用高温离子注入的方式形成于P阱7内远离JFET区的两侧,可由Al离子高温注入并经过1500℃-1700℃的激活退火形成箱型分布,其注入温度为400℃-600℃,结深为0.3μm-0.5μm,掺杂浓度为3e19cm-3水平。在该实施例中,注入温度为500℃,退火温度为1600℃,结深为0.35μm。
栅氧化层4采用热氧氧化的方式形成于靠近JFET区的部分N+源区6和整个JFET区之上,可采用1200℃-1400℃的干氧氧化形成,并通过氮化处理提升栅氧化层质量,其厚度为50nm-60nm。在该实施例中,氧化温度为1300℃,其厚度为55nm。
栅极3采用多晶硅淀积的方式形成于栅氧化层4之上,并经过注入掺杂和退火激活的方法改善其导电性能。
SiO2层间介质2采用LPCVD或PECVD方法淀积的方式形成于栅极-和源极-之间,其厚度为1μm-1.5μm。在该实施例中,厚度为1.2μm。
源极1采用Ni金属溅射的方式形成于P+接触区5和远离JFET区的部分N+源区6之上,采用金属Ni溅射并在900℃-1000℃下退火4-6分钟,形成欧姆接触。在该实施例中,退火温度为900℃,退火时间为5分钟。
由上述内容可知,本发明提出的4H-SiC MOSFET功率器件采用分离栅结构,该结构减小了栅极与源极的重叠面积、栅极与漏极的重叠面积,从而可以减小栅源电容和栅漏电容,提高器件的开关特性。
另一方面,由于采用了分离栅结构,在JFET区上方栅氧化层处电场集中效应比较显著,在JFET区引入额外注入的P型掺杂可以有效降低栅氧化层电场强度,同时有效缓解所述位置的电场集中效应,提高器件的可靠性。
由于额外注入的P型区会在其周围形成耗尽区,该耗尽区会抑制器件的电流能力,为此采用较高浓度的电流扩展层,降低积累区、JFET区的特征电阻,从而保证器件的电流能力。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种4H-SiC MOSFET功率器件,其特征在于,自上而下依次包括源极、层间介质、栅极、栅氧化层、N型外延层、N-外延层、缓冲层、N+衬底和漏极;
其中,所述漏极形成于所述N+衬底背面,所述缓冲层形成于所述N+衬底正面,所述N-外延层形成于所述缓冲层之上,所述N型外延层包括P阱、额外注入的P型区、P+接触区和N+源区,所述额外注入的P型区形成于所述栅氧化层下方的JFET区中的部分区域;所述P阱形成于所述N型外延层的左右两侧上部;所述P+接触区形成于所述P阱内远离JFET区的两侧;所述N+源区形成于所述P阱内靠近JFET区的两侧且紧临所述P+接触区;
所述栅氧化层形成于靠近JFET区的部分N+源区和整个JFET区之上;
所述栅极形成于部分栅氧化层之上;
所述层间介质形成于所述栅极和所述源极之间;
所述源极形成于所述P+接触区和远离JFET区的部分N+源区之上。
2.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述缓冲层的掺杂浓度为1e18cm-3,厚度为80nm-120nm。
3.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述N型外延层的掺杂浓度为1e16cm-3-3e16cm-3水平,厚度在1.2um-1.5um之间。
4.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述额外注入的P型区的注入离子是Al离子,结深为0.3μm-0.5μm,峰值浓度为5e18cm-3。
5.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述P阱的注入离子是Al离子,结深为0.8μm-1μm,掺杂浓度为3e18cm-3水平。
6.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述N+源区的注入离子是N离子,结深为0.3μm-0.5μm,掺杂浓度为2e20cm-3水平。
7.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述P+接触区的注入离子是Al离子,结深为0.3μm-0.5μm,掺杂浓度为3e19cm-3水平。
8.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述栅氧化层的厚度为50nm-60nm。
9.根据权利要求1所述的4H-SiC MOSFET功率器件,其中,所述层间介质为SiO2,其厚度为1μm-1.5μm,优选地,所述栅极的材质为多晶硅,所述源极和所述漏极的材质为Ni。
10.一种权利要求1-9中任一项所述4H-SiC MOSFET功率器件的制造方法,其特征在于,包括:
在N+衬底的背面采用金属溅射的方式形成漏极;
在所述N+衬底的正面采用化学气相沉积的方式依次形成缓冲层、N-外延层和N型外延层;
在N型外延层的中间区域进行Al离子高温注入并经过激活退火形成额外注入的P型区;
在所述N型外延层的左右两侧上部进行Al离子高温注入并经过激活退火形成P阱;
在所述P阱内远离JFET区的两侧进行Al离子高温注入并经过激活退火形成P+接触区;
在所述P阱内靠近JFET区的两侧且紧临所述P+接触区进行N离子高温注入并经过激活退火形成N+源区;
在靠近JFET区的部分N+源区和整个JFET区之上采用热氧氧化的方式形成栅氧化层;
在所述栅氧化层之上采用多晶硅淀积的方式形成栅极,优选地,所述栅极经过注入掺杂和退火激活的方法改善导电性能;
在所述栅极上采用化学气相沉积的方式形成层间介质;
在所述P+接触区和远离JFET区的部分N+源区之上采用金属溅射的方式形成源极,所述层间介质位于所述栅极和所述源极之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811421349.7A CN109616523B (zh) | 2018-11-27 | 2018-11-27 | 一种4H-SiC MOSFET功率器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811421349.7A CN109616523B (zh) | 2018-11-27 | 2018-11-27 | 一种4H-SiC MOSFET功率器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109616523A true CN109616523A (zh) | 2019-04-12 |
CN109616523B CN109616523B (zh) | 2022-05-17 |
Family
ID=66003965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811421349.7A Active CN109616523B (zh) | 2018-11-27 | 2018-11-27 | 一种4H-SiC MOSFET功率器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109616523B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110473911A (zh) * | 2019-09-06 | 2019-11-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
CN112670182A (zh) * | 2020-12-24 | 2021-04-16 | 中国电子科技集团公司第五十八研究所 | 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构 |
CN113113464A (zh) * | 2020-01-13 | 2021-07-13 | 张清纯 | 一种半导体器件及其制造方法 |
CN114420758A (zh) * | 2021-12-08 | 2022-04-29 | 西安理工大学 | 具有高阈值电压的SiC MOSFET及制造方法 |
CN117059654A (zh) * | 2023-09-26 | 2023-11-14 | 海科(嘉兴)电力科技有限公司 | 一种半导体功率器件 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1729577A (zh) * | 2002-12-20 | 2006-02-01 | 克里公司 | 碳化硅功率mos场效应晶体管及制造方法 |
KR20130024363A (ko) * | 2011-08-31 | 2013-03-08 | 주식회사 케이이씨 | 전력 반도체 소자 |
CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
CN107275407A (zh) * | 2017-06-09 | 2017-10-20 | 电子科技大学 | 一种碳化硅vdmos器件及其制作方法 |
-
2018
- 2018-11-27 CN CN201811421349.7A patent/CN109616523B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1729577A (zh) * | 2002-12-20 | 2006-02-01 | 克里公司 | 碳化硅功率mos场效应晶体管及制造方法 |
KR20130024363A (ko) * | 2011-08-31 | 2013-03-08 | 주식회사 케이이씨 | 전력 반도체 소자 |
CN106653856A (zh) * | 2016-12-14 | 2017-05-10 | 中国电子科技集团公司第四十七研究所 | 一种抗单粒子烧毁的vdmos器件及其制作方法 |
CN107275407A (zh) * | 2017-06-09 | 2017-10-20 | 电子科技大学 | 一种碳化硅vdmos器件及其制作方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110473911A (zh) * | 2019-09-06 | 2019-11-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
CN110473911B (zh) * | 2019-09-06 | 2024-03-12 | 安徽长飞先进半导体有限公司 | 一种SiC MOSFET器件及其制作方法 |
CN113113464A (zh) * | 2020-01-13 | 2021-07-13 | 张清纯 | 一种半导体器件及其制造方法 |
CN113113464B (zh) * | 2020-01-13 | 2023-03-10 | 清纯半导体(宁波)有限公司 | 一种半导体器件及其制造方法 |
CN112670182A (zh) * | 2020-12-24 | 2021-04-16 | 中国电子科技集团公司第五十八研究所 | 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构 |
CN112670182B (zh) * | 2020-12-24 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 具有源场板的分裂栅SiC VDMOS器件的制备方法及结构 |
CN114420758A (zh) * | 2021-12-08 | 2022-04-29 | 西安理工大学 | 具有高阈值电压的SiC MOSFET及制造方法 |
CN114420758B (zh) * | 2021-12-08 | 2023-02-03 | 西安理工大学 | 具有高阈值电压的SiC MOSFET及制造方法 |
CN117059654A (zh) * | 2023-09-26 | 2023-11-14 | 海科(嘉兴)电力科技有限公司 | 一种半导体功率器件 |
Also Published As
Publication number | Publication date |
---|---|
CN109616523B (zh) | 2022-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109616523A (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
US10784338B2 (en) | Field effect transistor devices with buried well protection regions | |
US10497801B2 (en) | Method of manufacturing a semiconductor device having an undulated profile of net doping in a drift zone | |
CN101859706B (zh) | 碳化硅半导体装置的制造方法及碳化硅半导体装置 | |
US10177009B2 (en) | Manufacturing method for semiconductor device including first and second thermal treatments | |
US9984894B2 (en) | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions | |
CN102364688B (zh) | 一种垂直双扩散金属氧化物半导体场效应晶体管 | |
CN104409501B (zh) | 碳化硅金属氧化物半导体场效应晶体管 | |
US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
CN103620749A (zh) | 具有低源极电阻的场效应晶体管器件 | |
CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
CN109196655A (zh) | 半导体装置及半导体装置的制造方法 | |
CN114284358A (zh) | 一种碳化硅功率器件及其制备方法 | |
CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
CN111081778A (zh) | 一种碳化硅沟槽型mosfet器件及其制造方法 | |
CN205789992U (zh) | 一种低功耗4H‑SiC电压控制型功率半导体器件 | |
CN105206513A (zh) | 用氮和硼改善4H-SiC MOSFET反型层迁移率的方法 | |
CN108831924A (zh) | 一种适用于集成电路的碳化硅平面型功率场效应晶体管 | |
CN105810731B (zh) | 碳化硅半导体元件以及其制造方法 | |
CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
Cooper et al. | Vertical tri-gate power MOSFETs in 4H-SiC | |
CN111129109A (zh) | 一种碳化硅高压mos器件及其制造方法 | |
CN110797263A (zh) | 功率mosfet器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |