CN110473911A - 一种SiC MOSFET器件及其制作方法 - Google Patents
一种SiC MOSFET器件及其制作方法 Download PDFInfo
- Publication number
- CN110473911A CN110473911A CN201910842702.7A CN201910842702A CN110473911A CN 110473911 A CN110473911 A CN 110473911A CN 201910842702 A CN201910842702 A CN 201910842702A CN 110473911 A CN110473911 A CN 110473911A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- layer
- forms
- carries out
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 16
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 16
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 16
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 16
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims description 32
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 238000000407 epitaxy Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 239000002904 solvent Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000013049 sediment Substances 0.000 claims 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 35
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 35
- 238000000034 method Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭示了一种SiC MOSFET器件,包括：SiC衬底、SiC衬底下方漏极、SiC N‑外延片、N‑外延片上方的两个P阱结构、设置于P阱上的相互紧邻的N+接触和P+接触、两个P阱之间的区域为JEFT区、JFET上方为与碳化硅衬底相同大小的P‑掺杂的外延层和对P‑外延层进行反型的N型区域、设置于和区域上方的SiO2氧化层、SiO2氧化层上方的栅极、N+区域和P+区域上方的源级。该SiC MOSFET器件结构在以往结构的基础上能够提升器件正向导通电流的能力，并能提升器件栅氧的可靠性。
Description
技术领域
本发明涉及电力电子器件领域。
背景技术
以碳化硅SiC、氮化镓GaN、砷化镓GaAs为代表的宽禁带半导体具有大禁带宽度、高临界场强、高热导率、高载流子饱和速率、使其倍受人们的关注。SiC可以通过热氧化得到氧化物材料(SiO2)，从而使得基于SiC材料的MOSFET 器件和电路研制成为可能。与其他类型的SiC电力电子器件相比，SiC MOSFET具有高开关速度、高反向阻断电压等优势，而且驱动电路简单，与现有的电力电子器件(硅基功率MOSFET和IGBT)兼容性好，是备受瞩目的新型电力开关器件，具有极为突出的潜力和优势。
DMOSFET又名双注入MOSFET，顾名思义，器件的研制过程需要经过两次离子注入。第一次是为形成P阱(P-well)区的p型离子注入，第二次是为制作源极欧姆接触的N+型离子注入，从而形成JFET沟道。DMOSFET由于引入JFET沟道保护栅氧化层，使得器件的击穿主要发生在半导体内，因此可以提高器件的阻断电压。
对于DMOSFET而言，导通电阻主要由沟道特征电阻、JFET区特征电阻以及偏移区特征电阻构成，其中沟道特征电阻占据主导地位。沟道特征电阻主要由沟道载流子迁移率决定。常规MOSFET中P阱(P-well)是通过离子注入实现p型掺杂的，这种注入后再高温激活退火形成掺杂的方法，不可避免的存在一些问题：首先是无法完全消除或修复注入带来的缺陷，其次是高温激活退火的过程会使表面退化，形貌变差，从而增加沟道电子的表面散射，导致沟道迁移率都很低，从而造成器件导通电阻过大，影响器件性能。
为了改善这种情况，目前主要采用以下方法：1、采用自对准工艺把沟道长度制造成0.5μm及以下，从而在一定程度上减少了沟道对载流子的散射作用；2、沟道的P阱通过外延的形式形成，消除了离子注入和高温退火带来的影响，因此具有更高的沟道迁移率。但上述方法存在以下问题：
1、采用自对准工艺不能消除离子注入和高温退火造成的晶格损伤，另外工艺上要求更高且制备流程复杂；
2、采用引入p型掺杂外延形式，造成了器件的电流能力的削弱。
发明内容
本发明所要解决的技术问题是实现一种能够降低SiC MOSFET器件制作工艺难度，并能提高器件导通电流和栅氧可靠性的SiC MOSFET器件。
为了实现上述目的，本发明采用的技术方案为：一种SiC MOSFET器件,包括：SiC衬底、SiC衬底下方的漏极、SiC衬底上方的N-外延层、N-外延层上方的两个P阱结构、设置于P阱结构上的相互紧邻的N+接触和P+接触、两个P阱结构之间的JEFT区、JFET上方对P-外延层进行反型的N型区域、设置于N型区域上方的栅介质层、栅介质层上方的栅极、N+接触区和P+接触区上方的源级。
所述P-外延层部分反型构成N型区域，所述N型区域和P-外延层间隔设置，所述栅介质层位于N型区域和P-外延层的上方。
所述N型区域由3-4次N离子注入P-外延层反型形成，所述N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1016cm-3～5.0×1017cm-3。
所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm，所述N-外延层掺杂浓度为1.0×1015cm-3～5.0×1016cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm，所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1017cm-3～5.0×1019cm-3，厚度为0.3μm～1μm；所述栅极厚度为0.2～1μm，掺杂浓度为1.0×1018cm-3～2.0×1020cm-3；
一种SiC MOSFET器件的制作方法：
步骤1、在SiC衬底上制作N-外延层；
步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；
步骤3、在P阱结构上方形成二次外延层P-外延层；
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成N型区域；
步骤6、高温退火；
步骤7、在P-外延层上制作SiO2氧化层；
步骤8、在SiO2氧化层上制作栅极；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+接触区上制作源极。
所述步骤1中，在SiC衬底上利用外延方式形成N-外延层；所述步骤2中，在N-外延层上进行三到四次Al离子箱式注入，形成P阱结构。
所述步骤3中，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；所述步骤4中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构上P-外延层进行三到四次离子注入Al离子注入形成P+接触区，在每个P阱结构上P-外延层进行三到四次N离子注入形成N+接触区。
所述步骤5中，制备掩膜层，在JEFT区上方P-外延层进行三到四次N离子注入形成N型反型层；所述步骤6中，去除掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，再进行退火，退火温度为1550～1900℃。
所述步骤7中，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对N+区中间区域上进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
所述步骤8中，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。所述步骤9中，所述SiC衬底背面淀积金属Ag/Ni/Ti，形成背面漏极欧姆接触，再快速热退火形成漏极；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极欧姆接触，最后在850～1050℃氮气氛围中退火形成源极。
本发明SiC MOSFET器件通过增加沟道载流子迁移率，降低器件导通电阻，对JEFT上面区域靠近沟道位置进行N型注入反型，提升器件电流能力，通过优化反型N区和中间P区域的尺寸比例，可以提升栅氧的电场强度，进而可以提升栅氧的可靠性，从而达到提升器件正向导通电流能力和提升器件栅氧可靠性的目的。
附图说明
下面对本发明说明书中每幅附图表达的内容及图中的标记作简要说明：
图1为SiC MOSFET器件结构示意图；
图2为二次外延后结构示意图；
图3为进行注入P+和N+接触后结构示意图；
图4为进行N型反型后结构示意图；
上述图中的标记均为：1、漏极；2、SiC衬底；3、N-外延层；4、P阱结构；5、P+接触区；6、N+接触区；7、源极；8、SiO2氧化层；9、栅极；10、N型区域；11、P-外延层；12、JEFT区。
具体实施方式
下面对照附图，通过对实施例的描述，本发明的具体实施方式如所涉及的各构件的形状、构造、各部分之间的相互位置及连接关系、各部分的作用及工作原理、制造工艺及操作使用方法等，作进一步详细的说明，以帮助本领域技术人员对本发明的发明构思、技术方案有更完整、准确和深入的理解。
如图1所示，SiC MOSFET器件包括漏极1、SiC衬底2、N-外延层3、P阱结构4、P+接触区5、N+接触区6、源极7、栅介质层、栅极8、N型区域9、P-外延层11和JEFT区12。
N-外延层3制作在SiC衬底2上方，N-外延层3掺杂浓度为1.0×1015cm-3～5.0×1016cm-3,厚度为5μm～30μm；
P阱结构4位于N-外延层3的上方，P阱结构4的掺杂的浓度为1.0×1017cm-3～5.0×1019cm-3，厚度为0.3μm～1μm；
P+接触区5和N+接触区6设置于P阱结构4的上方，P+接触区5厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，N+接触区6厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3；
源级设置在N+接触区6和P+接触区5的上方，源极7由淀积的Al/Ti合金(Al:100～300nm；Ti:30～100nm)构成；
栅介质层优选采用SiO2氧化层8，SiO2氧化层8设置于N型区域9和P-外延层11的上方，SiO2氧化层8的厚度为50-80nm；
栅极8位于SiO2氧化层8的上方，栅极8由高掺杂多晶硅淀积形成，栅极8厚度为0.2～1μm，掺杂浓度为1.0×1018cm-3～2.0×1020cm-3；
JEFT区12位于两个P阱结构4之间；
P-外延层11位于JFET上方，P-外延层11厚度为0.1μm～0.3μm，掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，通过进行二次外延P-外延层11形成沟道，避免离子注入造成沟道离子注入迁移率变低，从而降低器件导通电阻；
N型区域9是对P-外延层11进行反型构成，，可以将P-外延层11全部反型构成N型区域9，优选将P-外延层11部分反型构成N型区域9，P-外延层11和成N型区域9间隔设置。N型区域9由3-4次N离子注入P-外延层11内形成，所述N型区域9的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1016cm-3～5.0×1017cm-3，通过对JEFT区12上方靠近沟道区域的p-外延层11进行N型反型，通过优化N反型区域和中间未反型区域的掺杂浓度和宽度达到最优组合，从而达到提升器件正向导通电流能力和提升器件栅氧可靠性的目的；
漏极1位于SiC衬底2的下方，漏极1由金属Ag/Ni/Ti在SiC衬底2进行沉积构成。
一种碳化硅MOSFET的制造方法，包括以下步骤：
1)在SiC衬底2上利用外延方式形成N-外延层3，N-外延层3的掺杂浓度为1.0×1015cm-3～5.0×1016cm-3,厚度为5μm～30μm；
2)在N-外延层3上进行离子注入形成P阱结构4，需要在N-外延层3上进行三到四次Al离子箱式注入，形成P阱结构4掺杂，掺杂的浓度在1.0×1017cm-3～5.0×1019cm-3之间，深度在0.3μm～1μm之间，形成的P阱结构4之间构成JEFT区12；
3)去除注入掩膜，进行RCA清洗，然后在P阱结构4上方形成进行二次外延生长形成P-外延层11，P-外延层11的掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm，在步骤3)后形成器件如图2所示；
4)制备第二掩膜层，掩膜层材料为SiO2或光刻胶，在P阱结构4上的P-外延层11进行离子注入形成P+接触区5和N+接触区6，在每个P阱上P-外延层11进行三到四次离子注入Al离子注入，形成结深深度0.1～0.3μm，掺杂浓度在1.0×1019cm-3～5.0×1020cm-3之间，在每个P阱上P-外延层11进行三到四次离子注入N离子注入，形成结深深度0.1～0.3μm，掺杂浓度在1.0×1019cm-3～5.0×1020cm-3之间，在步骤4)后形成器件如图3所示；
5)制备第三掩膜层，在JEFT区12域上方P-外延层11进行三到四次N离子注入形成N型反型层，形成结深深度0.1～0.3μm，掺杂浓度在5.0×1016cm-3～5.0×1017cm-3之间,在步骤5)后形成器件如图4所示；
6)去除第三层掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，在1600℃～1850℃下进行高温激活退火；
7)利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对N+区中间区域上进行干氧氧化，生长50～80nm厚SiO2氧化层8；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火；
8)在所述SiO2氧化层8上方利用LPCVD方式进行淀积形成高掺杂多晶硅，淀积厚度为0.2～1μm，掺杂浓度为1.0×1018cm-3～2.0×1020cm-3，对多晶硅进行刻蚀图形化，形成栅接触；
9)在SiC衬底2正面进行涂胶保护，在SiC衬底2背面淀积金属，淀积的金属为Ag/Ni/Ti，之后快速热退火形成欧姆接触，即在SiC衬底2背面制作好制作漏极1；
10)在P+接触区5和N+接触区6上进行光刻，刻蚀出介质窗口，淀积Al/Ti合金(Al:100～300nm；Ti:30～100nm)，形成源极7欧姆接触，在850～1050℃氮气氛围中退火形成欧姆接触，即源极7。
上面结合附图对本发明进行了示例性描述，显然本发明具体实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种非实质性的改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围之内。
Claims (10)
1.一种SiC MOSFET器件,其特征在于，包括：SiC衬底、SiC衬底下方的漏极、SiC衬底上方的N-外延层、N-外延层上方的两个P阱结构、设置于P阱结构上的相互紧邻的N+接触和P+接触、两个P阱结构之间的JEFT区、JFET上方对P-外延层进行反型的N型区域、设置于N型区域上方的栅介质层、栅介质层上方的栅极、N+接触区和P+接触区上方的源级。
2.根据权利要求1所述的SiC MOSFET器件，其特征在于：所述P-外延层部分反型构成N型区域，所述N型区域和P-外延层间隔设置，所述栅介质层位于N型区域和P-外延层的上方。
3.根据权利要求1或2所述的SiC MOSFET器件，其特征在于：所述N型区域由3-4次N离子注入P-外延层反型形成，所述N型区域的厚度为0.1μm～0.3μm，掺杂浓度为5.0×1016cm-3～5.0×1017cm-3。
4.根据权利要求3所述的SiC MOSFET器件，其特征在于：所述栅介质层为SiO2氧化层，所述SiO2氧化层的厚度为50-80nm，所述N-外延层掺杂浓度为1.0×1015cm-3～5.0×1016cm-3,厚度为5μm～30μm；所述P-外延层掺杂浓度为1.0×1015cm-3～5.0×1017cm-3，厚度为0.1μm～0.3μm，所述P+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述N+接触区厚度为0.1～0.3μm，掺杂浓度为1.0×1019cm-3～5.0×1020cm-3，所述P阱结构的掺杂的浓度为1.0×1017cm-3～5.0×1019cm-3，厚度为0.3μm～1μm；所述栅极厚度为0.2～1μm，掺杂浓度为1.0×1018cm-3～2.0×1020cm-3。
5.一种如权利要求1、2、3或4中所述SiC MOSFET器件的制作方法，其特征在于：
步骤1、在SiC衬底上制作N-外延层；
步骤2、在N-外延层上进行离子注入形成两个P阱结构，两个P阱结构之间构成JEFT区；
步骤3、在P阱结构上方形成二次外延层P-外延层；
步骤4、对P阱结构上方的P-外延层进行离子注入形成P+接触区和N+接触区；
步骤5、对JEFT区上方的P-外延层进行N型离子注入形成N型区域；
步骤6、高温退火；
步骤7、在P-外延层上制作SiO2氧化层；
步骤8、在SiO2氧化层上制作栅极；
步骤9、在SiC衬底背面制作漏极；
步骤10、在P+接触区和N+接触区上制作源极。
6.根据权利要求5所述的制作方法，其特征在于：所述步骤1中，在SiC衬底上利用外延方式形成N-外延层；所述步骤2中，在N-外延层上进行三到四次Al离子箱式注入，形成P阱结构。
7.根据权利要求5所述的制作方法，其特征在于：所述步骤3中，去除注入掩膜，进行RCA清洗，然后进行二次外延生长形成P-外延层；所述步骤4中，制备掩膜层，掩膜层材料为SiO2或光刻胶，之后在每个P阱结构上P-外延层进行三到四次离子注入Al离子注入形成P+接触区，在每个P阱结构上P-外延层进行三到四次N离子注入形成N+接触区。
8.根据权利要求5所述的制作方法，其特征在于：所述步骤5中，制备掩膜层，在JEFT区上方P-外延层进行三到四次N离子注入形成N型反型层；所述步骤6中，去除掩膜层，RCA清洗，晶圆表面进行溅射形成C膜，再进行退火，退火温度为1550～1900℃。
9.根据权利要求5所述的制作方法，其特征在于：所述步骤7中，利用等离子去胶机去除C膜，然后进行牺牲氧化，用BOE溶剂清洗掉牺牲氧化层，在高温氧化炉中1200℃～1400℃下对N区中间区域上进行干氧氧化，生长50～80nm厚SiO2氧化层；氧化后在NO或NO2气氛下下进行退火，退火温度在1200℃～1350℃下进行退火。
10.根据权利要求5所述的制作方法，其特征在于：所述步骤8中，利用LPCVD方式进行淀积形成高掺杂多晶硅，然后进行多晶硅的刻蚀和图形化，形成栅极接触。所述步骤9中，所述SiC衬底背面淀积金属Ag/Ni/Ti，形成背面漏极欧姆接触，再快速热退火形成漏极；所述步骤10中，对源区进行光刻，刻蚀出介质窗口，之后淀积Al/Ti合金形成源极欧姆接触，最后在850～1050℃氮气氛围中退火形成源极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842702.7A CN110473911B (zh) | 2019-09-06 | 2019-09-06 | 一种SiC MOSFET器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910842702.7A CN110473911B (zh) | 2019-09-06 | 2019-09-06 | 一种SiC MOSFET器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110473911A true CN110473911A (zh) | 2019-11-19 |
| CN110473911B CN110473911B (zh) | 2024-03-12 |
Family
ID=68515107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910842702.7A Active CN110473911B (zh) | 2019-09-06 | 2019-09-06 | 一种SiC MOSFET器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110473911B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755527A (zh) * | 2020-07-23 | 2020-10-09 | 芜湖启迪半导体有限公司 | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 |
| CN112750912A (zh) * | 2021-02-18 | 2021-05-04 | 厦门芯一代集成电路有限公司 | 一种高压碳化硅mos器件及其制备方法 |
| CN113299641A (zh) * | 2021-05-24 | 2021-08-24 | 西安电子科技大学 | 能够改进ESD保护回路回冲特性的SiC MOS器件 |
| CN114171597A (zh) * | 2021-10-18 | 2022-03-11 | 浙江芯科半导体有限公司 | 一种低源极接触电阻的SiC MOSFET器件及其制备方法 |
| CN114284359A (zh) * | 2021-12-23 | 2022-04-05 | 无锡新洁能股份有限公司 | 低阻碳化硅mosfet器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102227000A (zh) * | 2011-06-23 | 2011-10-26 | 西安电子科技大学 | 基于超级结的碳化硅mosfet器件及制备方法 |
| CN104282766A (zh) * | 2014-11-06 | 2015-01-14 | 株洲南车时代电气股份有限公司 | 一种新型碳化硅mosfet及其制造方法 |
| CN104538450A (zh) * | 2014-12-29 | 2015-04-22 | 中国科学院半导体研究所 | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
| CN105593996A (zh) * | 2013-10-02 | 2016-05-18 | 株式会社电装 | 碳化硅半导体装置 |
| CN109616523A (zh) * | 2018-11-27 | 2019-04-12 | 中国科学院微电子研究所 | 一种4H-SiC MOSFET功率器件及其制造方法 |
| CN210575962U (zh) * | 2019-09-06 | 2020-05-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件 |
-
2019
- 2019-09-06 CN CN201910842702.7A patent/CN110473911B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102227000A (zh) * | 2011-06-23 | 2011-10-26 | 西安电子科技大学 | 基于超级结的碳化硅mosfet器件及制备方法 |
| CN105593996A (zh) * | 2013-10-02 | 2016-05-18 | 株式会社电装 | 碳化硅半导体装置 |
| US20160247910A1 (en) * | 2013-10-02 | 2016-08-25 | Denso Corporation | Silicon carbide semiconductor device |
| CN104282766A (zh) * | 2014-11-06 | 2015-01-14 | 株洲南车时代电气股份有限公司 | 一种新型碳化硅mosfet及其制造方法 |
| CN104538450A (zh) * | 2014-12-29 | 2015-04-22 | 中国科学院半导体研究所 | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 |
| CN105161539A (zh) * | 2015-09-10 | 2015-12-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
| CN109616523A (zh) * | 2018-11-27 | 2019-04-12 | 中国科学院微电子研究所 | 一种4H-SiC MOSFET功率器件及其制造方法 |
| CN210575962U (zh) * | 2019-09-06 | 2020-05-19 | 芜湖启迪半导体有限公司 | 一种SiC MOSFET器件 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111755527A (zh) * | 2020-07-23 | 2020-10-09 | 芜湖启迪半导体有限公司 | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 |
| CN112750912A (zh) * | 2021-02-18 | 2021-05-04 | 厦门芯一代集成电路有限公司 | 一种高压碳化硅mos器件及其制备方法 |
| CN113299641A (zh) * | 2021-05-24 | 2021-08-24 | 西安电子科技大学 | 能够改进ESD保护回路回冲特性的SiC MOS器件 |
| CN113299641B (zh) * | 2021-05-24 | 2024-01-30 | 西安电子科技大学 | 能够改进ESD保护回路回冲特性的SiC MOS器件 |
| CN114171597A (zh) * | 2021-10-18 | 2022-03-11 | 浙江芯科半导体有限公司 | 一种低源极接触电阻的SiC MOSFET器件及其制备方法 |
| CN114284359A (zh) * | 2021-12-23 | 2022-04-05 | 无锡新洁能股份有限公司 | 低阻碳化硅mosfet器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110473911B (zh) | 2024-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN110473911A (zh) | 一种SiC MOSFET器件及其制作方法 | |
| CN106847879A (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107275407A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN106783851A (zh) | 集成肖特基二极管的SiCJFET器件及其制作方法 | |
| CN107256864A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN107731898A (zh) | 一种cstbt器件及其制造方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| CN103050523B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN107256884A (zh) | 一种碳化硅功率二极管器件及其制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN109244128A (zh) | 一种半封闭式屏蔽栅iegt器件结构及其制作方法 | |
| CN109713029A (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN111755527A (zh) | 一种集成肖特基二极管结构SiC MOSFET器件及其制作方法 | |
| CN209000917U (zh) | 一种半导体器件的终端结构 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
| CN104347403B (zh) | 一种绝缘栅双极性晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 241000 1803, building 3, service outsourcing park, Wuhu high tech Industrial Development Zone, Anhui Province Applicant after: Anhui Changfei Advanced Semiconductor Co.,Ltd. Address before: 241000 1803, building 3, service outsourcing park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant before: WUHU QIDI SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |