CN114284359A - 低阻碳化硅mosfet器件及其制造方法 - Google Patents

Abstract

本发明涉及一种低阻碳化硅MOSFET器件，在N型漏极上设有N型外延层，在N型外延层上方设有P型体区，在P型体区上方设有P型外延层，在P型体区和P型外延层的中部设有N型JFET区，在P型外延层的外侧设有N型源极，在N型源极的外侧设有P型源极，在N型JFET区与P型外延层的上方以及部分N型源极的上方设有栅氧化层，在栅氧化层的上方设有栅极多晶硅，在栅极多晶硅的上方以及部分N型源极的上方设有绝缘介质层，在绝缘介质层的上方以及部分N型源极与P型源极的上方设有源极金属，在N型漏极的背面设有漏极金属。本发明使用P型外延层形成器件表面沟道区域，沟道迁移率较高，从而能够获得较小的沟道电阻。

Description

低阻碳化硅MOSFET器件及其制造方法

技术领域

本发明属于半导体器件技术领域，具体地说是一种低阻碳化硅MOSFET器件及其制造方法。

背景技术

碳化硅（SiC）作为第三代半导体材料，与现有的硅材料相比，具有禁带宽度宽，临界击穿电场高，饱和漂移速度高等优势，以SiC材料制备的MOSFET器件，与相同耐压水平的硅基MOSFET相比，又具有导通电阻低，尺寸小，开关速度快等优势。

对于碳化硅MOSFET的导通电阻而言，其主要由沟道电阻，JFET电阻，漂移区电阻，衬底电阻等组成，其中，沟道电阻主要由器件表面的沟道迁移率决定。传统MOSFET器件的沟道一般通过表面P型注入形成，离子注入会造成器件表面不平整的形貌，并在沟道区域引入了较多的缺陷和陷阱等界面态，上述界面态会严重影响器件的沟道迁移率，使得器件的沟道迁移率不足其内部漂移区迁移率的十分之一，从而增加了器件的沟道电阻，制约了器件性能的进一步优化。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种能提高沟道迁移率并减小沟道电阻的碳化硅MOSFET器件及其制造方法。

按照本发明提供的技术方案，所述低阻碳化硅MOSFET器件，包括高浓度N型漏极，在高浓度N型漏极上设有低浓度的N型外延层作为MOSFET器件的漂移区，在N型外延层上方设有P型体区，在P型体区上方设有P型外延层，在P型体区和P型外延层的中部设有N型JFET区，在P型外延层的外侧设有N型源极，在N型源极的外侧设有P型源极，P型源极、N型源极均与P型体区接触，在N型JFET区与P型外延层的上方以及部分N型源极的上方设有栅氧化层，在栅氧化层的上方设有栅极多晶硅，在栅极多晶硅的上方以及部分N型源极的上方设有绝缘介质层，在绝缘介质层的上方以及部分N型源极与P型源极的上方设有源极金属，源极金属与N型源极以及P型源极欧姆接触，在N型漏极的背面设有漏极金属。

作为优选，所述P型体区内的离子浓度高于P型外延层的浓度。

作为优选，所述N型JFET区内的离子浓度高于P型外延层的浓度。

上述低阻碳化硅MOSFET器件的制造方法，该方法包括以下步骤：

步骤一、选取N型衬底材料并外延生长出N型外延层；

步骤二、在所述N型外延层的上表面淀积出掩膜层，在掩膜层上刻蚀出P型体区的注入窗口并注入铝离子形成P型体区；

步骤三、去除步骤二的掩膜层后，再在N型外延层的上表面外延形成P型外延层；

步骤四、在P型外延层的上表面淀积出掩膜层，在掩膜层上刻蚀出N型JFET区的注入窗口并注入氮离子形成N型JFET区；

步骤五、去除上步骤四的掩膜层后，再在P型外延层的上表面淀积掩膜层，刻蚀出N型源极的注入窗口并注入氮离子形成N型源极；

步骤六、去除步骤五的掩膜层后，再在P型外延层的上表面淀积掩膜层，在掩膜层上刻蚀出P型源极的注入窗口并注入铝离子形成P型源极；

步骤七、在N型JFET区、P型源极、N型源极和P型外延层的表面生长栅氧化层，在栅氧化层的表面淀积栅极多晶硅，在栅极多晶硅的表面淀积掩膜层，利用掩膜窗口将多余的栅氧化层和栅极多晶硅刻蚀掉；

步骤八、淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出通孔，接着淀积金属并选择性刻蚀金属，形成源极金属，在N型衬底的背面淀积金属并刻蚀，形成漏极金属。

作为优选，步骤二中，P型体区03内的铝离子注入浓度为1e17cm^-3~5e18cm^-3。

作为优选，步骤三中，P型外延层09内的铝离子浓度为1e16cm^-3~5e17cm^-3。

与现有技术相比，本发明的主要优点如下：

本发明提供的碳化硅MOSFET器件使用P型外延层形成器件表面沟道区域，沟道迁移率较高，从而能够获得较小的沟道电阻。相比传统碳化硅MOSFET在形成P型沟道时，使用离子注入对沟道表面迁移率的影响，上述离子注入会给器件表面引入缺陷和陷阱等界面态，使得传统碳化硅MOSFET器件的沟道迁移率大幅降低，大幅增加了沟道电阻。

附图说明

图1为本发明结构形成外延层后的剖面结构示意图。

图2为本发明结构形成P型体区后的剖面结构示意图。

图3为本发明结构形成P型外延后的剖面结构示意图。

图4为本发明结构形成N型JFET区后的剖面结构示意图。

图5为本发明结构形成N型源极后的剖面结构示意图。

图6为本发明结构形成P型源极后的剖面结构示意图。

图7为本发明结构形成栅极氧化层和栅极多晶硅后的剖面结构示意图。

图8为本发明提供的一种碳化硅MOSFET器件的剖面结构图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。

为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例1

一种低阻碳化硅MOSFET器件，如图8所示，包括高浓度N型漏极01，在高浓度N型漏极01上设有低浓度的N型外延层02作为MOSFET器件的漂移区，在N型外延层02上方设有P型体区03，在P型体区03上方设有P型外延层09，在P型体区03和P型外延层09的中部设有N型JFET区04，在P型外延层09的外侧设有N型源极06，在N型源极06的外侧设有P型源极05，P型源极05、N型源极06均与P型体区03接触，在N型JFET区04与P型外延层09的上方以及部分N型源极06的上方设有栅氧化层10，在栅氧化层10的上方设有栅极多晶硅07，在栅极多晶硅07的上方以及部分N型源极06的上方设有绝缘介质层11，在绝缘介质层11的上方以及部分N型源极06与P型源极05的上方设有源极金属08，源极金属08与N型源极06以及P型源极05欧姆接触，在N型漏极01的背面设有漏极金属12。

所述P型体区03内的离子浓度高于P型外延层09的浓度，其目的是为了获得较为合适的阈值电压，P型外延层09的浓度不宜过高，较为合适的浓度取值范围在1e16cm^-3~5e17cm^-3，另外，为了防止器件在阻断状态下P型体区03不会全部耗尽引发穿通，P型体区03的浓度不宜过低，较为合适的浓度取值范围在1e17cm^-3~5e18cm^-3。

所述N型JFET区04内的离子浓度高于P型外延层09的浓度。其优点是：在进行N型JFET区4注入后，注入区域内的P型外延层会反型成N型，因此在器件正常导通状态下，在栅极氧化层10下方的N型JFET区4就成为积累层，降低了器件总导通电阻。

实施例2

一种低阻碳化硅MOSFET器件的制造方法，该方法包括以下步骤：

步骤一、选取N型衬底01材料并外延生长出N型外延层02，如图1所示；

步骤二、在所述N型外延层02的上表面淀积出掩膜层13，在掩膜层13上刻蚀出P型体区的注入窗口并注入铝离子形成P型体区03，如图2所示；

步骤三、去除步骤二的掩膜层13后，再在N型外延层02的上表面外延形成P型外延层09，如图3所示；

步骤四、在P型外延层09的上表面淀积出掩膜层13，在掩膜层13上刻蚀出N型JFET区的注入窗口并注入氮离子形成N型JFET区04，如图4所示；

步骤五、去除上步骤四的掩膜层13后，再在P型外延层09的上表面淀积掩膜层13，刻蚀出N型源极的注入窗口并注入氮离子形成N型源极06，如图5所示；

步骤六、去除步骤五的掩膜层13后，再在P型外延层09的上表面淀积掩膜层13，在掩膜层13上刻蚀出P型源极的注入窗口并注入铝离子形成P型源极05，如图6所示；

步骤七、在N型JFET区04、P型源极05、N型源极06和P型外延层09的表面生长栅氧化层10，在栅氧化层10的表面淀积栅极多晶硅07，在栅极多晶硅07的表面淀积掩膜层13，利用掩膜窗口将多余的栅氧化层10和栅极多晶硅07刻蚀掉，如图7所示；

步骤八、淀积绝缘介质层11，然后在绝缘介质层11上选择性刻蚀出通孔，接着淀积金属并选择性刻蚀金属，形成源极金属08，在N型衬底01的背面淀积金属并刻蚀，形成漏极金属09，如图8所示。

步骤二中，P型体区03内的铝离子注入浓度为1e17cm^-3~5e18cm^-3。

步骤三中，P型外延层09内的铝离子浓度为1e16cm^-3~5e17cm^-3。

以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的两种实施方式，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (6)

1.一种低阻碳化硅MOSFET器件，包括高浓度N型漏极（01），在高浓度N型漏极（01）上设有低浓度的N型外延层（02）作为MOSFET器件的漂移区，在N型外延层（02）上方设有P型体区（03），其特征是：在P型体区（03）上方设有P型外延层（09），在P型体区（03）和P型外延层（09）的中部设有N型JFET区（04），在P型外延层（09）的外侧设有N型源极（06），在N型源极（06）的外侧设有P型源极（05），P型源极（05）、N型源极（06）均与P型体区（03）接触，在N型JFET区（04）与P型外延层（09）的上方以及部分N型源极（06）的上方设有栅氧化层（10），在栅氧化层（10）的上方设有栅极多晶硅（07），在栅极多晶硅（07）的上方以及部分N型源极（06）的上方设有绝缘介质层（11），在绝缘介质层（11）的上方以及部分N型源极（06）与P型源极（05）的上方设有源极金属（08），源极金属（08）与N型源极（06）以及P型源极（05）欧姆接触，在N型漏极（01）的背面设有漏极金属（12）。

2.权利要求1所述的低阻碳化硅MOSFET器件，其特征是：所述P型体区（03）内的离子浓度高于P型外延层（09）的浓度。

3.权利要求1所述的低阻碳化硅MOSFET器件，其特征是：所述N型JFET区（04）内的离子浓度高于P型外延层（09）的浓度。

4.权利要求1所述的低阻碳化硅MOSFET器件的制造方法，其特征是该方法包括以下步骤：

步骤一、选取N型衬底（01）材料并外延生长出N型外延层（02）；

步骤二、在所述N型外延层（02）的上表面淀积出掩膜层（13），在掩膜层（13）上刻蚀出P型体区的注入窗口并注入铝离子形成P型体区（03）；

步骤三、去除步骤二的掩膜层（13）后，再在N型外延层（02）的上表面外延形成P型外延层（09）；

步骤四、在P型外延层（09）的上表面淀积出掩膜层（13），在掩膜层（13）上刻蚀出N型JFET区的注入窗口并注入氮离子形成N型JFET区（04）；

步骤五、去除上步骤四的掩膜层（13）后，再在P型外延层（09）的上表面淀积掩膜层（13），刻蚀出N型源极的注入窗口并注入氮离子形成N型源极（06）；

步骤六、去除步骤五的掩膜层（13）后，再在P型外延层（09）的上表面淀积掩膜层（13），在掩膜层（13）上刻蚀出P型源极的注入窗口并注入铝离子形成P型源极（05）；

步骤七、在N型JFET区（04）、P型源极（05）、N型源极（06）和P型外延层（09）的表面生长栅氧化层（10），在栅氧化层（10）的表面淀积栅极多晶硅（07），在栅极多晶硅（07）的表面淀积掩膜层（13），利用掩膜窗口将多余的栅氧化层（10）和栅极多晶硅（07）刻蚀掉；

步骤八、淀积绝缘介质层（11），然后在绝缘介质层（11）上选择性刻蚀出通孔，接着淀积金属并选择性刻蚀金属，形成源极金属（08），在N型衬底（01）的背面淀积金属并刻蚀，形成漏极金属（09）。

5.权利要求4所述的低阻碳化硅MOSFET器件的制造方法，其特征是：步骤二中，P型体区（03）内的铝离子注入浓度为1e17cm^-3~5e18cm^-3。

6.权利要求4所述的低阻碳化硅MOSFET器件的制造方法，其特征是：步骤三中，P型外延层（09）内的铝离子浓度为1e16cm^-3~5e17cm^-3。

Images