CN105914231B - 电荷存储型igbt及其制造方法 - Google Patents
电荷存储型igbt及其制造方法 Download PDFInfo
- Publication number
- CN105914231B CN105914231B CN201610484792.3A CN201610484792A CN105914231B CN 105914231 B CN105914231 B CN 105914231B CN 201610484792 A CN201610484792 A CN 201610484792A CN 105914231 B CN105914231 B CN 105914231B
- Authority
- CN
- China
- Prior art keywords
- charge storage
- layer
- type
- polysilicon
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 164
- 229920005591 polysilicon Polymers 0.000 claims abstract description 164
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 238000009826 distribution Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 178
- 239000002184 metal Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 230000005684 electric field Effects 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000407 epitaxy Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 239000000725 suspension Substances 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000011946 reduction process Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 3
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 19
- 239000013078 crystal Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种电荷存储型IGBT，包括：漂移区，P型体区，电荷存储层和多个沟槽，各沟槽穿过P型体区和电荷存储层进入到漂移区中；在沟槽中形成有栅极结构；栅极结构包括纵向叠加的下多晶硅栅和上多晶硅栅；下多晶硅栅的掺杂类型和电荷存储层的相反，下多晶硅栅侧面覆盖相邻的电荷存储层且和电荷存储层的电荷相平衡，在器件反向偏置时各下多晶硅栅对电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。本发明还公开了一种电荷存储型IGBT的制造方法。本发明能能有效增大器件的击穿电压。
Description
技术领域
本发明涉及一种半导体集成电路制造领域，特别是涉及一种电荷存储型IGBT；本发明还涉及一种电荷存储型IGBT的制造方法。
背景技术
在绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor,IGBT)器件的透明集电极(TC)背面工艺和电场场中止(FS)应用以后，器件性能的提高则主要依靠近表面器件结构和工艺改善来实现。
沟槽型FS-IGBT是采用沟槽栅结构、电场中止工艺和透明集电极工艺制作的IGBT器件，具有具有导通饱和电压Vce(sat)低、开关损耗Eoff小的特点。沟槽栅代替平面栅有较大的性能优势。
在沟道下方的漂移区内掺杂较高浓度的杂质，形成电荷存储层(CS)。CS层能够有效阻止漂移区内的少子向沟道漂移，使得背面集电区对漂移区(基区)有更好的电导调制效果，进一步降低器件的导通饱和压降。这种器件为电荷存储型IGBT也即CSTBT。
CSTBT中，CS层实质上提高了漂移区的掺杂浓度，会降低器件的击穿电压。如何在引入CS层又不显著降低器件击穿电压是CSTBT所遇到最大挑战。
发明内容
本发明所要解决的技术问题是提供一种电荷存储型IGBT，能增大器件的击穿电压。为此，本发明还提供一种电荷存储型IGBT的制造方法。
为解决上述技术问题，本发明提供的电荷存储型IGBT包括：
漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成。
第二导电类型掺杂的沟道区，形成于所述漂移区表面。
在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区。
电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中。
多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；在各所述沟槽中形成有栅极结构。
所述栅极结构包括：下多晶硅栅和上多晶硅栅。
所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离。
所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道。
所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，在所述硅衬底表面形成有硅外延层，所述漂移区直接由第一导电类型轻掺杂的所述硅外延层组成，所述沟道区形成于所述漂移区表面的所述硅外延层中。
进一步的改进是，所述第一介质层的材料为氧化硅，所述第二介质层的材料为氧化硅，所述第三介质层的材料为氧化硅。
进一步的改进是，所述电荷存储层的掺杂浓度至少大于所述漂移区的掺杂浓度的一个数量级。
进一步的改进是，所述第一介质层的厚度独立与所述栅介质层的厚度，所述第一介质层的厚度越厚器件的栅极电容越小。
进一步的改进是，所述下多晶硅栅的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层的掺杂浓度进行确定，满足的公式为：
所述下多晶硅栅的掺杂浓度＝所述电荷存储层的掺杂浓度×沟槽间距/沟槽宽度/2。
进一步的改进是，在所述沟道区表面形成有由第一导电类型重掺杂区组成的源区；
在所述半导体衬底的正面形成有层间膜，所述层间膜将所述源区、所述多晶硅栅和所述沟道区表面覆盖。
在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔。
在所述层间膜的表面形成有正面金属层图形结构，所述正面金属层图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。
在所述集电区的底部表面形成有由背面金属层组成的集电极。
进一步的改进是，所述集电区为透明集电区。
进一步的改进是，在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层。
进一步的改进是，电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的电荷存储型IGBT的制造方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成由第一导电类型轻掺杂区组成的漂移区。
步骤二、在所述漂移区表面依次形成电荷存储层和第二导电类型掺杂的沟道区。
所述沟道区位于所述漂移区表面。
所述电荷存储层位于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中。
步骤三、形成多个沟槽，多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到所述漂移区中。
步骤四、在各所述沟槽中形成栅极结构。
所述栅极结构包括：下多晶硅栅和上多晶硅栅。
所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离。
所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道。
所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。
进一步的改进是，步骤四包括如下分步骤：
步骤41、在所述沟槽的底部表面和侧面形成第一介质层。
步骤42、在所述沟槽中进行第一次多晶硅填充，所述第一次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第二导电类型掺杂。
步骤43、对所述第一次多晶硅填充的多晶硅进行回刻形成所述下多晶硅栅；对所述第一介质层进行回刻，回刻后的所述第一介质层和所述下多晶硅栅的顶部不表面相平。
步骤44、在所述下多晶硅过栅表面形成第二介质层，在位于所述下多晶硅栅顶部的所述沟槽的侧面形成栅介质层。
步骤45、在所述沟槽中进行第二次多晶硅填充，所述第二次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第一导电类型重掺杂。
步骤43、对所述第二次多晶硅填充的多晶硅进行回刻形成所述上多晶硅栅。
进一步的改进是，所述电荷存储层的掺杂浓度至少大于所述漂移区的掺杂浓度的一个数量级。
进一步的改进是，所述下多晶硅栅的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层的掺杂浓度进行确定，满足的公式为：
所述下多晶硅栅的掺杂浓度＝所述电荷存储层的掺杂浓度×沟槽间距/沟槽宽度/2。
进一步的改进是，步骤四之后还包括如下正面工艺步骤：
步骤五、采用光刻加注入工艺在所述沟道区表面形成由第一导电类型重掺杂区组成的源区。
步骤六、在所述半导体衬底的正面淀积层间膜，所述层间膜将所述源区、所述多晶硅栅和所述沟道区表面覆盖。
步骤七、对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔的开口，所述接触孔的开口将底部对应的所述源区或所述栅极结构暴露出来。
之后，在所述接触孔的开口中填充金属。
步骤八、形成正面金属层，对所述正面金属层进行光刻刻蚀形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。
进一步的改进是，步骤七中所述接触孔的开口打开后、金属填充前还包括：
进行第二导电类型重掺杂注入在所述源区所对应的所述接触孔的底部形成第二导电类型重掺杂注入区，所述第二导电类型重掺杂注入区和所述沟道区相接触。
进一步的改进是，步骤八之后，还包括如下背面工艺步骤：
步骤九、对所述半导体衬底进行减薄。
步骤十、进行第二导电类型重掺杂离子注入在所述漂移区的底部表面形成由第二导电类型重掺杂区组成的集电区。
步骤十一、形成背面金属层，所述背面金属层和所述集电区接触引出集电极。
进一步的改进是，在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层；所述电场中止层在步骤九的减薄工艺之后、步骤十的所述第二导电类型重掺杂离子注入之前进行第一导电类型重掺杂离子注入形成。
进一步的改进是，电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明在IGBT中引入高掺杂的电荷存储层即CS层后，为了防止CS层使器件的击穿电压降低，本发明对栅极结构做了改进，本发明的栅极结构设置为双沟槽栅结构，也即在沟槽中形成有纵向叠加的上多晶硅栅和下多晶硅栅，其中上多晶硅栅侧面覆盖沟道区并用于控制沟道的形成，下多晶硅栅则侧面覆盖CS层且下多晶硅栅的掺杂类型和CS层的相反，利用下多晶硅栅和CS层的掺杂类型不同实现电荷平衡，从而在器件反向偏置时能通过下多晶硅栅对CS层进行横向耗尽，从而能在CS层中形成均匀电场，从而能够消除由于CS层的引入带来的电场强度的下降，并抑制沟槽底部的峰值电场值，从而能有效增大器件的击穿电压。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例电荷存储型IGBT的结构示意图；
图2A-图2G是本发明实施例方法各步骤中器件的结构示意图。
具体实施方式
如图1所示，是本发明实施例电荷存储型IGBT的结构示意图；本发明实施例电荷存储型IGBT包括：
漂移区1，由形成于半导体衬底表面的第一导电类型轻掺杂区组成，所述P漂移区也称为基区。较佳为，所述半导体衬底为硅衬底。在所述硅衬底表面形成有硅外延层，所述漂移区1直接由第一导电类型轻掺杂的所述硅外延层组成，所述沟道区2形成于所述漂移区1表面的所述硅外延层中。
第二导电类型掺杂的沟道区2，形成于所述漂移区1表面。
在所述漂移区1的底部表面形成有由第二导电类重掺杂区组成的集电区12。
电荷存储层3形成于所述漂移区1的顶部区域且位于所述漂移区1和所述沟道区2交界面的底部，所述电荷存储层3具有第一导电类重掺杂；所述电荷存储层3用于阻挡第二导电类载流子从所述漂移区1中进入到所述沟道区2中。
多个沟槽，各所述沟槽穿过所述沟道区2和所述电荷存储层3且各所述沟槽的进入到所述漂移区1中；在各所述沟槽中形成有栅极结构。
所述栅极结构包括：下多晶硅栅4和上多晶硅栅5。
所述上多晶硅栅5纵向叠加在所述下多晶硅栅4的顶部，所述下多晶硅栅4通过第一介质层6和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅5和所述下多晶硅栅4之间通过第二介质层7隔离；所述上多晶硅栅5和所述沟槽的侧面通过栅介质层8隔离。较佳为，所述第一介质层6的材料为氧化硅，所述第二介质层7的材料为氧化硅，所述第三介质层的材料为氧化硅。所述第一介质层6的厚度独立与所述栅介质层8的厚度，所述第一介质层6的厚度越厚器件的栅极电容越小。
所述上多晶硅栅5为第一导电类型重掺杂，被各所述上多晶硅栅5侧面覆盖的所述沟道区2表面用于形成沟道。
所述下多晶硅栅4为第二导电类型掺杂，所述下多晶硅栅4侧面覆盖相邻的所述电荷存储层3且所述下多晶硅栅4和所述电荷存储层3的电荷相平衡，在器件反向偏置时各所述下多晶硅栅4对所述电荷存储层3进行横向耗尽，用以改善电场分布并提升击穿电压。
较佳为，所述电荷存储层3的掺杂浓度至少大于所述漂移区1的掺杂浓度的一个数量级。所述下多晶硅栅4的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层3的掺杂浓度进行确定，满足的公式为：
所述下多晶硅栅4的掺杂浓度＝所述电荷存储层3的掺杂浓度×沟槽间距/沟槽宽度/2。
本发明实施例器件还包括：
在所述沟道区2表面形成有由第一导电类型重掺杂区组成的源区9。
在所述半导体衬底的正面形成有层间膜，所述层间膜将所述源区9、所述多晶硅栅和所述沟道区2表面覆盖。
在所述源区9和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔。
在所述层间膜的表面形成有正面金属层图形结构，所述正面金属层图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区9接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。本发明实施例中，在所述源区9顶部对应的接触孔的底部形成有由第二导电类型重掺杂区组成的发射区10，该发射区10也通过所述接触孔连接到由正面金属层组成的发射极。
在所述集电区12的底部表面形成有由背面金属层组成的集电极。
本发明实施例中，所述集电区12为透明集电区12。在所述漂移区1和所述集电区12之间形成有由第一导电类型重掺杂区组成的电场中止层11。由此可知，本发明实施例器件为电荷存储型沟槽栅FS-IGBT。
本发明实施例中，电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
从图1所示可知，本发明实施例中通过将栅极结构设置为双沟槽栅结构，利用下多晶硅栅4对CS层3进行侧面覆盖以及利用下多晶硅栅4的掺杂类型和CS层3的相反的特征，能够在下多晶硅栅4和CS层3的之实现电荷平衡，从而在器件反向偏置时能通过下多晶硅栅4对CS层3进行横向耗尽，从而能在CS层3中形成均匀电场，从而能够消除由于CS层3的引入带来的电场强度的下降，并抑制沟槽底部的峰值电场值，从而能有效增大器件的击穿电压。
如图2A至图2G所示，是本发明实施例方法各步骤中器件的结构示意图。本发明实施例电荷存储型IGBT的制造方法包括如下步骤：
步骤一、如图2A所示，提供一半导体衬底，在所述半导体衬底表面形成由第一导电类型轻掺杂区组成的漂移区1。
步骤二、如图2B所示，采用离子注入加推阱工艺在所述漂移区1表面形成电荷存储层3。
如图2C所示，采用离子注入工艺在所述漂移区1的表面形成第二导电类型掺杂的沟道区2。
所述电荷存储层3位于所述漂移区1的顶部区域且位于所述漂移区1和所述沟道区2交界面的底部，所述电荷存储层3具有第一导电类重掺杂；所述电荷存储层3用于阻挡第二导电类载流子从所述漂移区1中进入到所述沟道区2中。
步骤三、形成多个沟槽，多个沟槽，各所述沟槽穿过所述沟道区2和所述电荷存储层3且各所述沟槽的进入到所述漂移区1中。
如图2D所示，步骤三包括如下分步骤：
步骤31、在所述半导体衬底表面依次形成第一层氧化硅101和第二层氮化硅102组成的硬质掩模层。
步骤32、采用光刻工艺定义出沟槽的形成区域，对沟槽的形成区域中的所述硬质掩模层进行刻蚀去除。
步骤33、以刻蚀图形化后的所述硬质掩模层为掩模对所述半导体衬底进行刻蚀形成所述沟槽。
步骤四、在各所述沟槽中形成栅极结构；
所述栅极结构包括：下多晶硅栅4和上多晶硅栅5；
所述上多晶硅栅5纵向叠加在所述下多晶硅栅4的顶部，所述下多晶硅栅4通过第一介质层6和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅5和所述下多晶硅栅4之间通过第二介质层7隔离；所述上多晶硅栅5和所述沟槽的侧面通过栅介质层8隔离。
所述上多晶硅栅5为第一导电类型重掺杂，被各所述上多晶硅栅5侧面覆盖的所述沟道区2表面用于形成沟道。
所述下多晶硅栅4为第二导电类型掺杂，所述下多晶硅栅4侧面覆盖相邻的所述电荷存储层3且所述下多晶硅栅4和所述电荷存储层3的电荷相平衡，在器件反向偏置时各所述下多晶硅栅4对所述电荷存储层3进行横向耗尽，用以改善电场分布并提升击穿电压。
步骤四包括如下分步骤：
步骤41、如图2E所示，在所述沟槽的底部表面和侧面形成第一介质层6。
步骤42、如图2E所示，在所述沟槽中进行第一次多晶硅填充，所述第一次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第二导电类型掺杂。
步骤43、如图2E所示，对所述第一次多晶硅填充的多晶硅进行回刻形成所述下多晶硅栅4；对所述第一介质层6进行回刻，回刻后的所述第一介质层6和所述下多晶硅栅4的顶部不表面相平。
步骤44、如图2F所示，在所述下多晶硅过栅表面形成第二介质层7，在位于所述下多晶硅栅4顶部的所述沟槽的侧面形成栅介质层8。
步骤45、如图2F所示，在所述沟槽中进行第二次多晶硅填充，所述第二次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第一导电类型重掺杂；
步骤43、如图2F所示，对所述第二次多晶硅填充的多晶硅进行回刻形成所述上多晶硅栅5。
较佳为，所述电荷存储层3的掺杂浓度至少大于所述漂移区1的掺杂浓度的一个数量级。所述下多晶硅栅4的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层3的掺杂浓度进行确定，满足的公式为：
所述下多晶硅栅4的掺杂浓度＝所述电荷存储层3的掺杂浓度×沟槽间距/沟槽宽度/2。
步骤四之后还包括如下正面工艺步骤：
步骤五、如图2G所示，采用光刻加注入工艺在所述沟道区2表面形成由第一导电类型重掺杂区组成的源区9。
步骤六、在所述半导体衬底的正面淀积层间膜，所述层间膜将所述源区9、所述多晶硅栅和所述沟道区2表面覆盖。
步骤七、对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔的开口，所述接触孔的开口将底部对应的所述源区9或所述栅极结构暴露出来。
在所述接触孔的开口打开后进行第二导电类型重掺杂注入在所述源区9所述对应的接触孔的底部形成由第二导电类型重掺杂区组成的发射区10。
之后，在所述接触孔的开口中填充金属；
步骤八、形成正面金属层，对所述正面金属层进行光刻刻蚀形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区9和所述发射区10接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。
步骤八之后，还包括如下背面工艺步骤：
步骤九、对所述半导体衬底进行减薄；
步骤十、进行第二导电类型重掺杂离子注入在所述漂移区1的底部表面形成由第二导电类型重掺杂区组成的集电区12；离子注入后需要对所述集电区12进行退火如激光退火。
步骤十一、形成背面金属层，所述背面金属层和所述集电区12接触引出集电极。
在所述漂移区1和所述集电区12之间形成有由第一导电类型重掺杂区组成的电场中止层11；所述电场中止层11在步骤九的减薄工艺之后、步骤十的所述第二导电类型重掺杂离子注入之前进行第一导电类型重掺杂离子注入形成。
本发明实施例方法中，电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中也能为：所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (20)
1.一种电荷存储型IGBT，其特征在于，包括：
漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成；
第二导电类型掺杂的沟道区，形成于所述漂移区表面；
在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区；
电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中；
多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；在各所述沟槽中形成有栅极结构；
所述栅极结构包括：下多晶硅栅和上多晶硅栅；
所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离；
所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道；
所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。
2.如权利要求1所述的电荷存储型IGBT，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求2所述的电荷存储型IGBT，其特征在于：在所述硅衬底表面形成有硅外延层，所述漂移区直接由第一导电类型轻掺杂的所述硅外延层组成，所述沟道区形成于所述漂移区表面的所述硅外延层中。
4.如权利要求2所述的电荷存储型IGBT，其特征在于：所述第一介质层的材料为氧化硅，所述第二介质层的材料为氧化硅，所述栅介质层的材料为氧化硅。
5.如权利要求1所述的电荷存储型IGBT，其特征在于：所述电荷存储层的掺杂浓度至少大于所述漂移区的掺杂浓度的一个数量级。
6.如权利要求1所述的电荷存储型IGBT，其特征在于：所述第一介质层的厚度独立于所述栅介质层的厚度，所述第一介质层的厚度越厚器件的栅极电容越小。
7.如权利要求1所述的电荷存储型IGBT，其特征在于：所述下多晶硅栅的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层的掺杂浓度进行确定，满足的公式为：
所述下多晶硅栅的掺杂浓度＝所述电荷存储层的掺杂浓度×沟槽间距÷沟槽宽度÷2。
8.如权利要求1所述的电荷存储型IGBT，其特征在于：在所述沟道区表面形成有由第一导电类型重掺杂区组成的源区；
在所述半导体衬底的正面形成有层间膜，所述层间膜将所述源区、所述多晶硅栅和所述沟道区表面覆盖；
在所述源区和所述多晶硅栅的顶部分别形成有穿过所述层间膜的接触孔；
在所述层间膜的表面形成有正面金属层图形结构，所述正面金属层图形结构分别形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触；
在所述集电区的底部表面形成有由背面金属层组成的集电极。
9.如权利要求1所述的电荷存储型IGBT，其特征在于：所述集电区为透明集电区。
10.如权利要求7所述的电荷存储型IGBT，其特征在于：在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层。
11.如权利要求1-10中任一权利要求所述的电荷存储型IGBT，其特征在于：电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
12.一种电荷存储型IGBT的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成由第一导电类型轻掺杂区组成的漂移区；
步骤二、在所述漂移区表面依次形成电荷存储层和第二导电类型掺杂的沟道区；
所述沟道区位于所述漂移区表面；
所述电荷存储层位于所述漂移区的顶部区域且位于所述漂移区和所述沟道区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述沟道区中；
步骤三、形成多个沟槽，多个沟槽，各所述沟槽穿过所述沟道区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；
步骤四、在各所述沟槽中形成栅极结构；
所述栅极结构包括：下多晶硅栅和上多晶硅栅；
所述上多晶硅栅纵向叠加在所述下多晶硅栅的顶部，所述下多晶硅栅通过第一介质层和所述沟槽的侧面和底部表面隔离，所述上多晶硅栅和所述下多晶硅栅之间通过第二介质层隔离；所述上多晶硅栅和所述沟槽的侧面通过栅介质层隔离；
所述上多晶硅栅为第一导电类型重掺杂，被各所述上多晶硅栅侧面覆盖的所述沟道区表面用于形成沟道；
所述下多晶硅栅为第二导电类型掺杂，所述下多晶硅栅侧面覆盖相邻的所述电荷存储层且所述下多晶硅栅和所述电荷存储层的电荷相平衡，在器件反向偏置时各所述下多晶硅栅对所述电荷存储层进行横向耗尽，用以改善电场分布并提升击穿电压。
13.如权利要求12所述的电荷存储型IGBT的制造方法，其特征在于，步骤四包括如下分步骤：
步骤41、在所述沟槽的底部表面和侧面形成第一介质层；
步骤42、在所述沟槽中进行第一次多晶硅填充，所述第一次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第二导电类型掺杂；
步骤43、对所述第一次多晶硅填充的多晶硅进行回刻形成所述下多晶硅栅；对所述第一介质层进行回刻，回刻后的所述第一介质层和所述下多晶硅栅的顶部表面相平；
步骤44、在所述下多晶硅过栅表面形成第二介质层，在位于所述下多晶硅栅顶部的所述沟槽的侧面形成栅介质层；
步骤45、在所述沟槽中进行第二次多晶硅填充，所述第二次多晶硅填充工艺将所述沟槽完全填充且填充的多晶硅为第一导电类型重掺杂；
步骤43、对所述第二次多晶硅填充的多晶硅进行回刻形成所述上多晶硅栅。
14.如权利要求12所述的电荷存储型IGBT的制造方法，其特征在于：所述电荷存储层的掺杂浓度至少大于所述漂移区的掺杂浓度的一个数量级。
15.如权利要求12所述的电荷存储型IGBT的制造方法，其特征在于：所述下多晶硅栅的掺杂浓度根据所述沟槽的宽度、相邻两个所述沟槽之间的间距以及所述电荷存储层的掺杂浓度进行确定，满足的公式为：
所述下多晶硅栅的掺杂浓度＝所述电荷存储层的掺杂浓度×沟槽间距÷沟槽宽度÷2。
16.如权利要求12所述的电荷存储型IGBT的制造方法，其特征在于，步骤四之后还包括如下正面工艺步骤：
步骤五、采用光刻加注入工艺在所述沟道区表面形成由第一导电类型重掺杂区组成的源区；
步骤六、在所述半导体衬底的正面淀积层间膜，所述层间膜将所述源区、所述多晶硅栅和所述沟道区表面覆盖；
步骤七、对所述层间膜进行光刻刻蚀形成穿过所述层间膜的接触孔的开口，所述接触孔的开口将底部对应的所述源区或所述栅极结构暴露出来；
之后，在所述接触孔的开口中填充金属；
步骤八、形成正面金属层，对所述正面金属层进行光刻刻蚀形成发射极和栅极，所述发射极通过对应的接触孔和底部的所述源区接触，所述栅极通过对应的接触孔和底部的所述多晶硅栅接触。
17.如权利要求16所述的电荷存储型IGBT的制造方法，其特征在于：步骤七中所述接触孔的开口打开后、金属填充前还包括：
进行第二导电类型重掺杂注入在所述源区所对应的所述接触孔的底部形成第二导电类型重掺杂注入区，所述第二导电类型重掺杂注入区和所述沟道区相接触。
18.如权利要求16所述的电荷存储型IGBT的制造方法，其特征在于，步骤八之后，还包括如下背面工艺步骤：
步骤九、对所述半导体衬底进行减薄；
步骤十、进行第二导电类型重掺杂离子注入在所述漂移区的底部表面形成由第二导电类型重掺杂区组成的集电区；
步骤十一、形成背面金属层，所述背面金属层和所述集电区接触引出集电极。
19.如权利要求18所述的电荷存储型IGBT的制造方法，其特征在于：在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层；所述电场中止层在步骤九的减薄工艺之后、步骤十的所述第二导电类型重掺杂离子注入之前进行第一导电类型重掺杂离子注入形成。
20.如权利要求12-19中任一权利要求所述的电荷存储型IGBT的制造方法，其特征在于：电荷存储型IGBT为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述电荷存储型IGBT为P型器件，第一导电类型为P型，第二导电类型为N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610484792.3A CN105914231B (zh) | 2016-06-28 | 2016-06-28 | 电荷存储型igbt及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610484792.3A CN105914231B (zh) | 2016-06-28 | 2016-06-28 | 电荷存储型igbt及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105914231A CN105914231A (zh) | 2016-08-31 |
| CN105914231B true CN105914231B (zh) | 2019-02-05 |
Family
ID=56758850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610484792.3A Active CN105914231B (zh) | 2016-06-28 | 2016-06-28 | 电荷存储型igbt及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105914231B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108074985B (zh) * | 2017-12-28 | 2020-07-31 | 电子科技大学 | 一种逆阻型vdmos器件 |
| CN108183102B (zh) * | 2017-12-28 | 2020-07-10 | 电子科技大学 | 一种逆阻型功率mosfet器件 |
| CN108091696B (zh) * | 2017-12-28 | 2020-12-29 | 电子科技大学 | 一种逆阻型vdmos器件 |
| CN111293168B (zh) * | 2018-12-10 | 2023-08-25 | 深圳尚阳通科技股份有限公司 | Igbt器件及其制造方法 |
| CN114914295B (zh) * | 2022-06-30 | 2023-05-02 | 电子科技大学 | 一种具有优良正反向导通特性的umos器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168455A3 (en) * | 2000-06-30 | 2004-05-12 | Kabushiki Kaisha Toshiba | Power semiconductor switching element |
| US7777274B2 (en) * | 2005-09-14 | 2010-08-17 | Infineon Technologies Austria Ag | Power semiconductor component having a field electrode and method for producing this component |
| CN105047700A (zh) * | 2015-06-29 | 2015-11-11 | 四川广义微电子股份有限公司 | 一种新型轻穿通igbt器件的制备方法 |
| US9368621B1 (en) * | 2014-11-26 | 2016-06-14 | Sinopower Semiconductor, Inc. | Power semiconductor device having low on-state resistance |
-
2016
- 2016-06-28 CN CN201610484792.3A patent/CN105914231B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1168455A3 (en) * | 2000-06-30 | 2004-05-12 | Kabushiki Kaisha Toshiba | Power semiconductor switching element |
| US7777274B2 (en) * | 2005-09-14 | 2010-08-17 | Infineon Technologies Austria Ag | Power semiconductor component having a field electrode and method for producing this component |
| US9368621B1 (en) * | 2014-11-26 | 2016-06-14 | Sinopower Semiconductor, Inc. | Power semiconductor device having low on-state resistance |
| CN105047700A (zh) * | 2015-06-29 | 2015-11-11 | 四川广义微电子股份有限公司 | 一种新型轻穿通igbt器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105914231A (zh) | 2016-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN103650148B (zh) | 绝缘栅双极晶体管 | |
| CN105428415B (zh) | Nldmos器件及其制造方法 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN104992977A (zh) | Nldmos器件及其制造方法 | |
| CN109659351A (zh) | 绝缘栅双极晶体管 | |
| CN104716177A (zh) | 一种改善漏电的射频ldmos器件及其制造方法 | |
| CN107768428A (zh) | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN103178093A (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN107799588A (zh) | 一种逆阻型igbt及其制造方法 | |
| CN103050523B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| WO2022193656A1 (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN105810755B (zh) | 一种沟槽栅结构半导体整流器及其制造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN105514166B (zh) | Nldmos器件及其制造方法 | |
| CN109698239A (zh) | Nldmos器件及其制造方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| CN104241358B (zh) | 射频ldmos器件及其制造方法 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN109830523A (zh) | Nldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |