CN109830523A - Nldmos器件及其制造方法 - Google Patents
Nldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN109830523A CN109830523A CN201910014742.2A CN201910014742A CN109830523A CN 109830523 A CN109830523 A CN 109830523A CN 201910014742 A CN201910014742 A CN 201910014742A CN 109830523 A CN109830523 A CN 109830523A
- Authority
- CN
- China
- Prior art keywords
- drift region
- layers
- well
- region
- ntop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种NLDMOS器件,包括:漂移区,P阱,形成于漂移区表面的第一PTOP层和第二NTOP层,第一PTOP层和第二NTOP层的横向尺寸相同,在纵向上第二NTOP层位于第一PTOP层顶部的漂移区中。源极的金属的延伸到漂移区的顶部并形成的源端金属场板和栅极在漂移区顶部的走线形成的栅端金属场板都向源侧移动用以拉大和漏极延伸形成的漏端金属场板的间距,同时将第一PTOP层的第一侧向源区侧延伸并将漂移区顶部的场氧第一侧的底部覆盖,用以补偿第二NTOP层对器件耐压的影响。本发明还公开了一种NLDMOS器件的制造方法。本发明能提高LDMOS的漏端饱和电流,同时能使器件的击穿电压保持不变或提高。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种N型横向扩散金属氧化物半导体(NLDMOS)器件;本发明还涉及一种NLDMOS器件的制造方法。
背景技术
500V横向扩散金属氧化物半导体(LDMOS)既具有分立器件高压大电流特点,又汲取了低压集成电路高密度智能逻辑控制的优点,单芯片实现原来多个芯片才能完成的功能,大大缩小了面积,降低了成本,提高了能效,符合现代电力电子器件小型化,智能化,低能耗的发展方向。
击穿电压作为衡量500V器件的关键参数而显得尤为重要,现有技术通过在漂移区的表面形成PTOP层能够增加漂移区的耗尽,实现降低表面电场(Resurf)效果,如图1所示,是现有NLDMOS器件的结构示意图;在硅衬底1上形成由N型深阱2组成,P阱4和漂移区相隔一定距离,P阱4也被一个N型深阱2包围,场氧3形成于N 型深阱2表面,栅极结构由栅氧化层6和多晶硅栅7组成,源区8b形成于P阱4中并和多晶硅栅7自对准,P阱引出区9形成于P阱4表面并由P+区组成,漏区8b形成于漂移区表面并和场氧3的一侧自对准;在场氧3的靠近漏区8a侧形成有多晶硅场板7a,多晶硅场板7a和多晶硅栅7都是同一层多晶硅光刻刻蚀形成。层间膜10 将底部的器件区域覆盖,通过接触孔和正面金属层引出器件的源极11a、漏极11b和栅极11c。在漂移区的表面形成有PTOP层5,在源区8b侧的P阱4的底部也形成有 PTOP层5,PTOP层5能够增加漂移区的耗尽,降低表面电场,最终提高器件的击穿电压。其中,源极11a、漏极11b和栅极11c的正面金属层分别会延伸到漂移区的顶部并形成源端金属场板、漏端金属场板和栅极走线,源端金属场板、漏端金属场板和栅极走线能起到提高漂移区表面峰值电场的作用,使击穿电压增加。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件,能提高器件的漏端饱和电流(Idsat),并能使器件的击穿电压得到保持。此,本发明还提供一种NLDMOS器件的制造方法。
为解决上述技术问题,本发明提供的NLDMOS器件包括:
N型掺杂的漂移区,形成于P型半导体衬底中。
P阱,形成于所述P型半导体衬底中,所述P阱和所述漂移区侧面接触或相隔一定距离。
形成于所述半导体衬底上方的多晶硅栅,所述多晶硅栅和所述半导体衬底表面隔离有栅介质层,在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道;所述多晶硅栅的第一侧面位于所述P阱上方、所述多晶硅栅的第二侧面位于所述漂移区上方。
由N+区组成的源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中。
由P+区组成的衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P 阱引出,所述衬底引出区和所述源区横向接触。
场氧,位于所述P阱和所述漏区之间的所述漂移区上方,所述场氧的第二侧和所述漏区横向接触,所述场氧的第一侧和所述P阱相隔一段距离;所述多晶硅栅的第二侧面延伸到所述场氧上方。
第一PTOP层和第二NTOP层,形成于所述漂移区表面,所述第一PTOP层和所述第二NTOP层的版图结构相同从而具有相同的横向尺寸。
在纵向上,所述第二NTOP层位于所述第一PTOP层的顶部的所述漂移区中。
在所述半导体衬底正面形成有层间膜,在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层用于降低所述漂移区的表面电场,位于所述第一PTOP层顶部的所述第二NTOP层用于提高所述LDMOS的漏端饱和电流。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧。
所述第一PTOP层和所述第二NTOP层的第一侧向所述源区一侧延伸并从底部将所述场氧的第一侧覆盖,通过所述第一PTOP层和所述第二NTOP层的第一侧的延伸结构降低所述场氧的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
进一步的改进是,所述漂移区由第一N型深阱组成,所述P阱和所述漂移区相隔一定距离,所述P阱被第二N型深阱包围,所述第一N型深阱和所述第二N型深阱工艺条件相同且相隔一定距离。
进一步的改进是,在所述P阱的底部也形成有所述第一PTOP层和所述第二NTOP层。
进一步的改进是,所述半导体衬底为硅衬底。
进一步的改进是,所述栅介质层为栅氧化层。
进一步的改进是,所述场氧为浅沟槽场氧或局部场氧。
进一步的改进是,所述第二NTOP层的注入杂质为磷,注入能量为500kev~1000kev,注入剂量为1e11cm-2~1e14cm-2。
进一步的改进是,在所述场氧的顶部的靠近所述漏区一侧形成有多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
为解决上述技术问题,本发明提供的NLDMOS器件的制造方法包括如下步骤:
步骤一、在P型半导体衬底形成N型掺杂的漂移区。
步骤二、在所述漂移区上方形成场氧。
步骤三、光刻打开P阱注入区并进行P阱注入在所述P型半导体衬底中形成P阱,所述P阱和所述漂移区侧面接触或相隔一定距离。
步骤四、光刻打开PTOP注入区域,进行第一次PTOP注入形成第一PTOP层,进行第二次NTOP注入形成第二NTOP层,所述第一次PTOP注入的能量大于所述第二NTOP 注入的能量;所述第一PTOP层和所述第二NTOP层形成于所述漂移区表面,所述第一 PTOP层和所述第二NTOP层的横向尺寸相同;在纵向上,所述第二NTOP层位于所述第一PTOP层的顶部的所述漂移区中。
所述第一PTOP层的第一侧向后续形成的源区一侧延伸并从底部将所述场氧的第一侧覆盖。
步骤五、形成栅介质层和多晶硅栅,所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道,所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方。
步骤六、进行N+注入形成源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中,所述场氧的第二侧和所述漏区横向接触。
步骤七、进行P+注入形成衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P阱引出,所述衬底引出区和所述源区横向接触。
步骤八、在所述半导体衬底正面形成有层间膜。
步骤九、形成穿过所述层间膜的接触孔,所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触。
步骤十、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触。
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板。
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板。
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板。
所述第一PTOP层用于降低所述漂移区的表面电场,位于所述第一PTOP层顶部的所述第二NTOP层用于提高所述LDMOS的漏端饱和电流。
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧。
所述第一PTOP层和所述第二NTOP层的第一侧向所述源区一侧延伸并从底部将所述场氧的第一侧覆盖,通过所述第一PTOP层和所述第二NTOP层的第一侧的延伸结构降低所述场氧的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
进一步的改进是,所述漂移区由第一N型深阱组成,所述P阱和所述漂移区相隔一定距离,所述P阱被第二N型深阱包围,步骤一中采用光刻工艺同时打开所述第一 N型深阱和所述第二N型深阱的形成区域并进行N型离子注入同时形成所述第一N型深阱和所述第二N型深阱。
进一步的改进是,步骤四中同时在所述P阱的底部形成所述第一PTOP层和所述第二NTOP层。
进一步的改进是,所述半导体衬底为硅衬底。
进一步的改进是,所述第二NTOP层的注入杂质为磷,注入能量为500kev~1000kev,注入剂量为1e11cm-2~1e14cm-2。
进一步的改进是,所述场氧为采用浅沟槽隔离工艺形成的浅沟槽场氧,或者所述场氧为采用局部场氧工艺形成的局部场氧。
进一步的改进是,步骤五中在形成所述多晶硅栅的同时在所述场氧的顶部的靠近所述漏区一侧形成多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
本发明中,利用PTOP层即第一PTOP层的版图,直接在第一PTOP层的顶部形成横向结构相同的第二NTOP层,第二NTOP层增加了第一PTOP层顶部的漂移区的N型掺杂浓度,所以能提高器件的漏端饱和电流,仿真可以发现,本发明器件的漏端饱和电流能提高30%。
另外,由于本发明的第二NTOP层位于第一PTOP层的顶部,第一PTOP层本身会形成一个降低漂移区表面电场的效果,但是加入第二NTOP层后会对击穿电压带来不利影响,本发明能克服第二NTOP对器件耐压的影响,具体为:
本发明对源端金属场板和栅端金属场板进行了向源区一侧的移动,从而能拉大栅端金属场板和漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距,这样能漂移区的耐压即能提高器件的击穿电压;源端金属场板和栅端金属场板向源区一侧平移会带来源端金属场板无法覆盖场氧的第一侧的缺陷,这时,本发明对第一 PTOP层的版图进行了设置,将第一PTOP层的第一侧向后续形成的源区一侧延伸并从底部将场氧的第一侧覆盖,从而弥补了源端金属场板和栅端金属场板向源区一侧平移带来的缺陷,这样就能降低所述场氧的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有NLDMOS器件的结构示意图;
图2本发明实施例NLDMOS器件的结构示意图;
图3A-图3F是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示,本发明实施例NLDMOS器件的结构示意图,本发明实施例NLDMOS器件包括:
N型掺杂的漂移区,形成于P型半导体衬底101中。
本发明实施例中,所述半导体衬底101为硅衬底。
P阱104,形成于所述P型半导体衬底101中,所述P阱104和所述漂移区侧面接触或相隔一定距离。
本发明实施例中,所述漂移区由第一N型深阱102组成,所述P阱104和所述漂移区相隔一定距离,所述P阱104被第二N型深阱102包围,所述第一N型深阱102 和所述第二N型深阱102工艺条件相同且相隔一定距离。图2中,所述第一N型深阱和所述第二N型深阱都采用标记102表示。
形成于所述半导体衬底101上方的多晶硅栅107,所述多晶硅栅107和所述半导体衬底101表面隔离有栅介质层106,在横向上所述多晶硅栅107从所述P阱104延伸到所述漂移区上方,被所述多晶硅栅107覆盖的所述P阱104用于形成沟道;所述多晶硅栅107的第一侧面位于所述P阱104上方、所述多晶硅栅107的第二侧面位于所述漂移区上方。
本发明实施例中,所述栅介质层106为栅氧化层。
由N+区组成的源区108a和漏区108b,所述源区108a形成于所述P阱104中并和所述多晶硅栅107的第一侧面自对准,所述漏区108b形成于所述漂移区中。
由P+区组成的衬底引出区109,所述衬底引出区109形成于所述P阱104中并用于将所述P阱104引出,所述衬底引出区109和所述源区108a横向接触。
场氧103,位于所述P阱104和所述漏区108b之间的所述漂移区上方,所述场氧 103的第二侧和所述漏区108b横向接触,所述场氧103的第一侧和所述P阱104相隔一段距离;所述多晶硅栅107的第二侧面延伸到所述场氧103上方。
本发明实施例中,所述场氧103为浅沟槽场氧或局部场氧。
在所述场氧103的顶部的靠近所述漏区108b一侧形成有多晶硅场板107a。
第一PTOP层105和第二NTOP层1051,形成于所述漂移区表面,所述第一PTOP 层105和所述第二NTOP层1051的版图结构相同从而具有相同的横向尺寸。
在所述P阱104的底部也形成有所述第一PTOP层105和所述第二NTOP层1051。
所述第二NTOP层1051的注入杂质为磷,注入能量为500kev~1000kev,注入剂量为1e11cm-2~1e14cm-2。
在纵向上,所述第二NTOP层1051位于所述第一PTOP层105的顶部的所述漂移区中。
在所述半导体衬底101正面形成有层间膜110,在所述层间膜110的顶部形成有由正面金属层形成的源极111a、漏极111b和栅极111c,所述源极111a通过穿过所述层间膜110的接触孔和所述源区108a以及所述衬底引出区109接触,所述漏极111b 通过穿过所述层间膜110的接触孔和所述漏区108b接触,所述栅极111c通过穿过所述层间膜110的接触孔和所述多晶硅栅107接触。所述多晶硅场板107a通过穿过所述层间膜110的接触孔连接所述漏极111b。
所述源极111a的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板111a。所述源端金属场板为所述源极的延伸结构,故都采用标记111a表示。
所述漏极111b的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板111b。所述漏端金属场板为所述漏极的延伸结构,故都采用标记111b表示。
所述栅极111c的正面金属层位于所述漂移区的顶部形成栅端金属场板111c。所述栅端金属场板为所述栅极的延伸结构,故都采用标记111c表示。
所述第一PTOP层105用于降低所述漂移区的表面电场,位于所述第一PTOP层105顶部的所述第二NTOP层1051用于提高所述LDMOS的漏端饱和电流。
所述源端金属场板111a的第二侧和所述栅端金属场板111c都向所述源区108a 一侧移动以增加所述栅端金属场板111c和所述漏端金属场板111b之间的间距从而提高所述漂移区表面的电场峰值的间距从而提高器件的击穿电压,所述栅端金属场板 111c的第二侧位于所述多晶硅栅107的第二侧的外侧。
所述第一PTOP层105和所述第二NTOP层1051的第一侧向所述源区108a一侧延伸并从底部将所述场氧103的第一侧覆盖;通过所述第一PTOP层105和所述第二NTOP 层1051的第一侧的延伸结构降低所述场氧103的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
本发明实施例中,利用PTOP层即第一PTOP层105的版图,直接在第一PTOP层 105的顶部形成横向结构相同的第二NTOP层1051,第二NTOP层1051增加了第一PTOP 层105顶部的漂移区的N型掺杂浓度,所以能提高器件的漏端饱和电流,仿真可以发现,本发明实施例器件的漏端饱和电流能提高30%。
另外,由于本发明实施例的第二NTOP层1051位于第一PTOP层105的顶部,第一PTOP层105本身会形成一个降低漂移区表面电场的效果,但是加入第二NTOP层 1051后会对击穿电压带来不利影响,本发明实施例能克服第二NTOP对器件耐压的影响,具体为:
本发明实施例对源端金属场板111a和栅端金属场板111c进行了向源区108a一侧的移动,从而能拉大栅端金属场板111c和漏端金属场板111b之间的间距从而提高所述漂移区表面的电场峰值的间距,这样能漂移区的耐压即能提高器件的击穿电压;源端金属场板111a和栅端金属场板111c向源区108a一侧平移会带来源端金属场板 111a无法覆盖场氧103的第一侧的缺陷,这时,本发明实施例对第一PTOP层105的版图进行了设置,将第一PTOP层105的第一侧向后续形成的源区108a一侧延伸并从底部将场氧103的第一侧覆盖,从而弥补了源端金属场板111a和栅端金属场板111c 向源区108a一侧平移带来的缺陷,这样就能降低所述场氧的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
如图3A至图3F所示,是本发明实施例方法各步骤中的器件结构示意图,本发明实施例NLDMOS器件的制造方法包括如下步骤:
步骤一、如图3A所示,在P型半导体衬底101形成N型掺杂的漂移区。
所述半导体衬底101为硅衬底。
步骤二、如图3B所示,在所述漂移区上方形成场氧103。
本发明实施例方法中,所述场氧103为采用局部场氧工艺形成的局部场氧,这时在所述场氧103的两侧会存在鸟嘴。在其他实施例方法中也能为:所述场氧103为采用浅沟槽隔离工艺形成的浅沟槽场氧。
步骤三、如图3C所示,光刻打开P阱104注入区并进行P阱104注入在所述P 型半导体衬底101中形成P阱104,所述P阱104和所述漂移区侧面接触或相隔一定距离。
本发明实施例方法中,所述漂移区由第一N型深阱102组成,P阱104和所述漂移区相隔一定距离,所述P阱104被第二N型深阱102包围,步骤一中采用光刻工艺同时打开所述第一N型深阱102和所述第二N型深阱102的形成区域并进行N型离子注入同时形成所述第一N型深阱102和所述第二N型深阱102。
步骤四、如图3D所示,光刻打开PTOP注入区域,进行第一次PTOP注入形成第一PTOP层105,进行第二次NTOP注入形成第二NTOP层1051,所述第一次PTOP注入的能量大于所述第二NTOP注入的能量;所述第一PTOP层105和所述第二NTOP层1051 形成于所述漂移区表面,所述第一PTOP层105和所述第二NTOP层1051的横向尺寸相同;在纵向上,所述第二NTOP层1051位于所述第一PTOP层105的顶部的所述漂移区中。
所述第一PTOP层105的第一侧向后续形成的源区108a一侧延伸并从底部将所述场氧103的第一侧覆盖。
步骤四中同时在所述P阱104的底部形成所述第一PTOP层105和所述第二NTOP 层1051。
所述第二NTOP层1051的注入杂质为磷,注入能量为500kev~1000kev,注入剂量为1e11cm-2~1e14cm-2。
步骤五、如图3E所示,形成栅介质层106和多晶硅栅107,所述多晶硅栅107 在横向上从所述P阱104延伸到所述漂移区上方,被所述多晶硅栅107覆盖的所述P 阱104用于形成沟道,所述多晶硅栅107的第一侧面位于所述P阱104上方、第二侧面位于所述漂移区顶部的所述场氧103上方。
步骤五中在形成所述多晶硅栅107的同时在所述场氧103的顶部的靠近所述漏区108b一侧形成多晶硅场板107a。
步骤六、如图3F所示,进行N+注入形成源区108a和漏区108b,所述源区108a 形成于所述P阱104中并和所述多晶硅栅107的第一侧面自对准,所述漏区108b形成于所述漂移区中,所述场氧103的第二侧和所述漏区108b横向接触。
步骤七、如图3F所示,进行P+注入形成衬底引出区109,所述衬底引出区109 形成于所述P阱104中并用于将所述P阱104引出,所述衬底引出区109和所述源区 108a横向接触。
步骤八、如图2所示,在所述半导体衬底101正面形成有层间膜110。
步骤九、如图2所示,形成穿过所述层间膜110的接触孔,所述接触孔和底部对应的所述源区108a和所述衬底引出区109、所述漏区108b以及所述多晶硅栅107接触。
步骤十、如图2所示,在所述层间膜110顶部形成正面金属层并进行光刻刻蚀形成源极111a、漏极111b和栅极111c,所述源极111a通过穿过所述层间膜110的接触孔和所述源区108a以及所述衬底引出区109接触,所述漏极111b通过穿过所述层间膜110的接触孔和所述漏区108b接触,所述栅极111c通过穿过所述层间膜110的接触孔和所述多晶硅栅107接触。所述多晶硅场板107a通过穿过所述层间膜110的接触孔连接所述漏极111b。
所述源极111a的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板111a。
所述漏极111b的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板111b。
所述栅极111c的正面金属层位于所述漂移区的顶部形成栅端金属场板111c。
所述第一PTOP层105用于降低所述漂移区的表面电场,位于所述第一PTOP层105顶部的所述第二NTOP层1051用于提高所述LDMOS的漏端饱和电流。
所述源端金属场板111a的第二侧和所述栅端金属场板111c都向所述源区108a 一侧移动以增加所述栅端金属场板111c和所述漏端金属场板111b之间的间距从而提高所述漂移区表面的电场峰值的间距从而提高器件的击穿电压,所述栅端金属场板 111c的第二侧位于所述多晶硅栅107的第二侧的外侧。
所述第一PTOP层105和所述第二NTOP层1051的第一侧向所述源区108a一侧延伸并从底部将所述场氧103的第一侧覆盖;通过所述第一PTOP层105和所述第二NTOP 层1051的第一侧的延伸结构降低所述场氧103的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (15)
1.一种NLDMOS器件,其特征在于,包括:
N型掺杂的漂移区,形成于P型半导体衬底中;
P阱,形成于所述P型半导体衬底中,所述P阱和所述漂移区侧面接触或相隔一定距离;
形成于所述半导体衬底上方的多晶硅栅,所述多晶硅栅和所述半导体衬底表面隔离有栅介质层,在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道;所述多晶硅栅的第一侧面位于所述P阱上方、所述多晶硅栅的第二侧面位于所述漂移区上方;
由N+区组成的源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中;
由P+区组成的衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P阱引出,所述衬底引出区和所述源区横向接触;
场氧,位于所述P阱和所述漏区之间的所述漂移区上方,所述场氧的第二侧和所述漏区横向接触,所述场氧的第一侧和所述P阱相隔一段距离;所述多晶硅栅的第二侧面延伸到所述场氧上方;
第一PTOP层和第二NTOP层,形成于所述漂移区表面,所述第一PTOP层和所述第二NTOP层的版图结构相同从而具有相同的横向尺寸;
在纵向上,所述第二NTOP层位于所述第一PTOP层的顶部的所述漂移区中;
在所述半导体衬底正面形成有层间膜,在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触;
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板;
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板;
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板;
所述第一PTOP层用于降低所述漂移区的表面电场,位于所述第一PTOP层顶部的所述第二NTOP层用于提高所述LDMOS的漏端饱和电流;
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧;
所述第一PTOP层和所述第二NTOP层的第一侧向所述源区一侧延伸并从底部将所述场氧的第一侧覆盖,通过所述第一PTOP层和所述第二NTOP层的第一侧的延伸结构降低所述场氧的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
2.如权利要求1所述的NLDMOS器件,其特征在于:所述漂移区由第一N型深阱组成,所述P阱和所述漂移区相隔一定距离,所述P阱被第二N型深阱包围,所述第一N型深阱和所述第二N型深阱工艺条件相同且相隔一定距离。
3.如权利要求2所述的NLDMOS器件,其特征在于:在所述P阱的底部也形成有所述第一PTOP层和所述第二NTOP层。
4.如权利要求1所述的NLDMOS器件,其特征在于:所述半导体衬底为硅衬底。
5.如权利要求1所述的NLDMOS器件,其特征在于:所述栅介质层为栅氧化层。
6.如权利要求1所述的NLDMOS器件,其特征在于:所述场氧为浅沟槽场氧或局部场氧。
7.如权利要求1所述的NLDMOS器件,其特征在于:所述第二NTOP层的注入杂质为磷,注入能量为500kev~1000kev,注入剂量为1e11cm-2~1e14cm-2。
8.如权利要求1所述的NLDMOS器件,其特征在于:在所述场氧的顶部的靠近所述漏区一侧形成有多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
9.一种NLDMOS器件的制造方法,其特征在于,包括如下步骤:
步骤一、在P型半导体衬底形成N型掺杂的漂移区;
步骤二、在所述漂移区上方形成场氧;
步骤三、光刻打开P阱注入区并进行P阱注入在所述P型半导体衬底中形成P阱,所述P阱和所述漂移区侧面接触或相隔一定距离;
步骤四、光刻打开PTOP注入区域,进行第一次PTOP注入形成第一PTOP层,进行第二次NTOP注入形成第二NTOP层,所述第一次PTOP注入的能量大于所述第二NTOP注入的能量;所述第一PTOP层和所述第二NTOP层形成于所述漂移区表面,所述第一PTOP层和所述第二NTOP层的横向尺寸相同;在纵向上,所述第二NTOP层位于所述第一PTOP层的顶部的所述漂移区中;
所述第一PTOP层的第一侧向后续形成的源区一侧延伸并从底部将所述场氧的第一侧覆盖;
步骤五、形成栅介质层和多晶硅栅,所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方,被所述多晶硅栅覆盖的所述P阱用于形成沟道,所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方;
步骤六、进行N+注入形成源区和漏区,所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准,所述漏区形成于所述漂移区中,所述场氧的第二侧和所述漏区横向接触;
步骤七、进行P+注入形成衬底引出区,所述衬底引出区形成于所述P阱中并用于将所述P阱引出,所述衬底引出区和所述源区横向接触;
步骤八、在所述半导体衬底正面形成有层间膜;
步骤九、形成穿过所述层间膜的接触孔,所述接触孔和底部对应的所述源区和所述衬底引出区、所述漏区以及所述多晶硅栅接触;
步骤十、在所述层间膜顶部形成正面金属层并进行光刻刻蚀形成源极、漏极和栅极,所述源极通过穿过所述层间膜的接触孔和所述源区以及所述衬底引出区接触,所述漏极通过穿过所述层间膜的接触孔和所述漏区接触,所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅接触;
所述源极的正面金属层的第二侧还向所述漂移区的方向延伸形成源端金属场板;
所述漏极的正面金属层的第一侧还延伸到所述漂移区的顶部并形成漏端金属场板;
所述栅极的正面金属层位于所述漂移区的顶部形成栅端金属场板;
所述第一PTOP层用于降低所述漂移区的表面电场,位于所述第一PTOP层顶部的所述第二NTOP层用于提高所述LDMOS的漏端饱和电流;
所述源端金属场板的第二侧和所述栅端金属场板都向所述源区一侧移动以增加所述栅端金属场板和所述漏端金属场板之间的间距从而提高所述漂移区表面的电场峰值的间距从而提高器件的击穿电压,所述栅端金属场板的第二侧位于所述多晶硅栅的第二侧的外侧;
所述第一PTOP层和所述第二NTOP层的第一侧向所述源区一侧延伸并从底部将所述场氧的第一侧覆盖,通过所述第一PTOP层和所述第二NTOP层的第一侧的延伸结构降低所述场氧的第一侧底部的漂移区表面的电场强度,从而提高器件的可靠性。
10.如权利要求9所述的NLDMOS器件的制造方法,其特征在于:所述漂移区由第一N型深阱组成,所述P阱和所述漂移区相隔一定距离,所述P阱被第二N型深阱包围,步骤一中采用光刻工艺同时打开所述第一N型深阱和所述第二N型深阱的形成区域并进行N型离子注入同时形成所述第一N型深阱和所述第二N型深阱。
11.如权利要求10所述的NLDMOS器件的制造方法,其特征在于:步骤四中同时在所述P阱的底部形成所述第一PTOP层和所述第二NTOP层。
12.如权利要求9所述的NLDMOS器件的制造方法,其特征在于:所述半导体衬底为硅衬底。
13.如权利要求9所述的NLDMOS器件的制造方法,其特征在于:所述第二NTOP层的注入杂质为磷,注入能量为500kev~1000kev,注入剂量为1e11cm-2~1e14cm-2。
14.如权利要求9所述的NLDMOS器件的制造方法,其特征在于:所述场氧为采用浅沟槽隔离工艺形成的浅沟槽场氧,或者所述场氧为采用局部场氧工艺形成的局部场氧。
15.如权利要求9所述的NLDMOS器件的制造方法,其特征在于:步骤五中在形成所述多晶硅栅的同时在所述场氧的顶部的靠近所述漏区一侧形成多晶硅场板,所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910014742.2A CN109830523B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910014742.2A CN109830523B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109830523A true CN109830523A (zh) | 2019-05-31 |
CN109830523B CN109830523B (zh) | 2021-08-24 |
Family
ID=66860124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910014742.2A Active CN109830523B (zh) | 2019-01-08 | 2019-01-08 | Nldmos器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109830523B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111244157A (zh) * | 2020-01-20 | 2020-06-05 | 电子科技大学 | 一种横向半导体器件及其制造方法 |
CN113851521A (zh) * | 2021-08-20 | 2021-12-28 | 上海华虹宏力半导体制造有限公司 | 一种改善导通电阻特性的高压场效应管结构及制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150243780A1 (en) * | 2014-02-21 | 2015-08-27 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with depletion structure |
CN105070759A (zh) * | 2015-08-31 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
CN105428415A (zh) * | 2015-11-16 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
US20170213894A1 (en) * | 2009-12-02 | 2017-07-27 | Alpha And Omega Semiconductor Incorporated | Dual channel trench ldmos transistors with drain superjunction structure integrated therewith |
-
2019
- 2019-01-08 CN CN201910014742.2A patent/CN109830523B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170213894A1 (en) * | 2009-12-02 | 2017-07-27 | Alpha And Omega Semiconductor Incorporated | Dual channel trench ldmos transistors with drain superjunction structure integrated therewith |
US20150243780A1 (en) * | 2014-02-21 | 2015-08-27 | Vanguard International Semiconductor Corporation | Method and apparatus for power device with depletion structure |
CN105070759A (zh) * | 2015-08-31 | 2015-11-18 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
CN105428415A (zh) * | 2015-11-16 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111244157A (zh) * | 2020-01-20 | 2020-06-05 | 电子科技大学 | 一种横向半导体器件及其制造方法 |
CN111244157B (zh) * | 2020-01-20 | 2021-12-03 | 电子科技大学 | 一种横向半导体器件及其制造方法 |
CN113851521A (zh) * | 2021-08-20 | 2021-12-28 | 上海华虹宏力半导体制造有限公司 | 一种改善导通电阻特性的高压场效应管结构及制造方法 |
CN113851521B (zh) * | 2021-08-20 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | 一种改善导通电阻特性的高压场效应管结构及制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109830523B (zh) | 2021-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104992977B (zh) | Nldmos器件及其制造方法 | |
CN100388504C (zh) | 具有隔离结构的高电压ldmos晶体管 | |
CN105428415B (zh) | Nldmos器件及其制造方法 | |
CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
CN105070759A (zh) | Nldmos器件及其制造方法 | |
CN108682689A (zh) | 横向扩散金属氧化物半导体结构和其形成方法 | |
CN106298935B (zh) | Ldmos器件及其制造方法 | |
CN102543738A (zh) | 高压ldmos器件及其制造方法 | |
CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
CN104659090B (zh) | Ldmos器件及制造方法 | |
CN106206722A (zh) | 高压半导体装置及其制备方法 | |
CN105810680B (zh) | Jfet及其制造方法 | |
CN109698239A (zh) | Nldmos器件及其制造方法 | |
CN112117332A (zh) | Ldmos器件及工艺方法 | |
CN104659091A (zh) | Ldmos器件及制造方法 | |
CN109830523A (zh) | Nldmos器件及其制造方法 | |
CN102130169B (zh) | 具有屏蔽栅的功率mos器件结构及其制备方法 | |
CN107819031A (zh) | 晶体管及其形成方法、半导体器件 | |
CN105206675A (zh) | Nldmos器件及其制造方法 | |
CN104282762B (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
CN109830538A (zh) | Ldmos器件及其制造方法 | |
CN109888016A (zh) | Nldmos器件及其制造方法 | |
CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
CN109817719A (zh) | Nldmos器件及其制造方法 | |
CN104538441B (zh) | 射频ldmos器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |