CN105428415B - Nldmos器件及其制造方法 - Google Patents
Nldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN105428415B CN105428415B CN201510783214.5A CN201510783214A CN105428415B CN 105428415 B CN105428415 B CN 105428415B CN 201510783214 A CN201510783214 A CN 201510783214A CN 105428415 B CN105428415 B CN 105428415B
- Authority
- CN
- China
- Prior art keywords
- layers
- ptop
- well
- ntop
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 102100035767 Adrenocortical dysplasia protein homolog Human genes 0.000 claims abstract description 145
- 101100433963 Homo sapiens ACD gene Proteins 0.000 claims abstract description 145
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- 229920005591 polysilicon Polymers 0.000 claims abstract description 56
- 230000015556 catabolic process Effects 0.000 claims abstract description 13
- 238000007667 floating Methods 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 51
- 229910052760 oxygen Inorganic materials 0.000 claims description 51
- 239000001301 oxygen Substances 0.000 claims description 51
- 238000002347 injection Methods 0.000 claims description 31
- 239000007924 injection Substances 0.000 claims description 31
- 238000002513 implantation Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 248
- 239000002184 metal Substances 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004744 fabric Substances 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种NLDMOS器件，包括：漂移区，P阱，形成于漂移区表面的第一N型基区层、第一PTOP层和第一NTOP层以及形成于P阱中的第二N型基区层、第二PTOP层和第二NTOP层。本发明还公开了一种NLDMOS器件的制造方法。本发明通过结合漂移区的四层降低表面电场结构降低漂移区表面电场和P阱中的三层注入结构降低多晶硅栅覆盖区域的表面电场来提高击穿电压和降低比导通电阻；第二PTOP层和P阱相连接以及第二PTOP层和第一PTOP层相连通，能实现对第一和第二PTOP层的电位设定，从而避免第一PTOP层浮空从而使器件在开关应用中开关频率增加时使比导通电阻保持稳定。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种N型横向扩散金属氧化物半导体(NLDMOS)器件；本发明还涉及一种NLDMOS器件的制造方法。
背景技术
在高压(如大于500V)BCD工艺中，为了进一步降低比导通电阻，在NLDMOS器件的由高压N阱(HV NWLL)组成的漂移区中，引入PTOP掺杂结构。引入的PTOP掺杂结构，与漂移区顶部的LOCOS组成的场氧结构一起，形成双层(double)降低表面电场(Resurf)即doubleresurf结构。由此形成的double resurf结构中，通过PTOP及HV NWLL本身掺杂浓度配比平衡调节，能在保证相同的击穿电压耐压的前提下，实现更低的比导通电阻(Rsp)结构。
如图1所示，是现有NLDMOS器件的结构示意图；在硅衬底101上形成由高压N阱102组成，由选定区域的高压N阱102形成漂移区区，P阱104形成于高压N阱102的选定区域中，场氧103形成于高压N阱102表面，栅极结构由栅氧化层和多晶硅栅105组成，由N+区组成的源区107形成于P阱104中并和多晶硅栅105自对准，由P+区组成的P阱引出区109形成于P阱104表面并，由N+区组成的漏区108形成于漂移区表面并和场氧103的一侧自对准；在场氧103的靠近漏区9a侧形成有多晶硅场板，多晶硅场板和多晶硅栅105都是同一层多晶硅光刻刻蚀形成。层间膜111a和111b将底部的器件区域覆盖，通过接触孔112a和正面金属层113a连接以及通过接触孔112b和正面金属层113b连接引出器件的源极、漏极和栅极，图1中显示了正面具有两层正面金属层和两层层间膜的结构，根据工艺不同层间膜和正面金属层的层数能够相应增加或减少，不同正面金属层之间通过接触孔连接。在漂移区的表面形成有PTOP层106，PTOP层106能够增加漂移区的耗尽，降低表面电场，最终提高器件的击穿电压，从而能在保证相同的击穿电压耐压的前提下，实现更低的比导通电阻结构。
发明内容
本发明所要解决的技术问题是提供一种NLDMOS器件，能降低器件的导通电阻，提高击穿电压的稳定性，并能实现在快速的开关应用中防止导通电阻增加。为此，本发明还提供一种NLDMOS器件的制造方法。
为解决上述技术问题，本发明提供的NLDMOS器件包括：
N型掺杂的漂移区，形成于P型半导体衬底中。
P阱，形成于所述P型半导体衬底中，所述P阱和所述漂移区侧面接触或相隔一定距离。
形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道；所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区上方。
由N+区组成的源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中。
由P+区组成的P阱引出区，所述P阱引出区形成于所述P阱中并用于将所述P阱引出，所述P阱引出区和所述源区横向接触。
场氧，位于所述P阱和所述漏区之间的所述漂移区上方，所述场氧的第二侧和所述漏区横向接触，所述场氧的第一侧和所述P阱相隔一段距离；所述多晶硅栅延伸到所述场氧上方。
在所述漂移区表面形成有第一N型基区层、第一PTOP层和第一NTOP层，所述第一N型基区层、所述第一PTOP层和所述第一NTOP层的横向尺寸相同；在纵向上，所述第一N型基区层的深度大于所述第一PTOP层的深度，所述第一PTOP层的深度大于所述第一NTOP层的深度；所述第一N型基区层、所述第一PTOP层和所述第一NTOP层都位于所述场氧的正下方，由所述第一N型基区层、所述第一PTOP层、所述第一NTOP层和所述场氧组成四层降低表面电场结构。
在所述P阱表面形成有第二N型基区层、第二PTOP层和第二NTOP层，所述第二N型基区层和所述第一N型基区层的工艺条件相同，所述第二PTOP层和所述第一PTOP层的工艺条件相同，所述第二NTOP层和所述第一NTOP层的工艺条件相同，由所述第二N型基区层、所述第二PTOP层和所述第二NTOP层组成三层注入结构。
结合所述四层降低表面电场结构降低所述漂移区表面电场和所述三层注入结构降低所述多晶硅栅覆盖区域的表面电场来提高NLDMOS器件的击穿电压和降低所述NLDMOS器件的比导通电阻。
所述第二PTOP层和所述P阱相连接使所述第二PTOP层和所述P阱等电位，所述第二PTOP层和所述第一PTOP层相连通，避免所述第一PTOP层浮空从而使所述NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定。
进一步的改进是，所述第二N型基区层、第二PTOP层和第二NTOP层的横向结构相同且注入工艺采用相同的掩膜版，在横向上，所述三层注入结构呈中间挖空结构，所述三层注入结构的中间挖空区域中没有进行所述第二N型基区层、第二PTOP层和第二NTOP层的注入掺杂而保持为所述P阱的掺杂，通过所述三层注入结构的中间挖空区域实现所述第二PTOP层的电位连接。
进一步的改进是，所述三层注入结构的中间挖空区域的横向尺寸为1微米～10微米。
进一步的改进是，所述第二N型基区层和所述第一N型基区层的离子注入工艺条件为：注入杂质为磷，注入剂量为5e11cm-2～1e12cm-2，注入能量为1500Kev～2000Kev。
进一步的改进是，所述第二PTOP层和所述第一PTOP层的离子注入工艺条件为：注入杂质为硼，注入剂量为3e12cm-2～5e12cm-2，注入能量为1000Kev～1600Kev。
进一步的改进是，所述第二NTOP层和所述第一NTOP层的离子注入工艺条件为：注入杂质为硼，注入剂量为5e11cm-2～1e12cm-2，注入能量为900Kev～1200Kev。
进一步的改进是，所述漂移区由高压N阱组成，所述高压N阱还将所述P阱包围。
进一步的改进是，所述场氧为局部场氧。
为解决上述技术问题，本发明提供的NLDMOS器件的制造方法包括如下步骤：
步骤一、在P型P型半导体衬底形成N型掺杂的漂移区。
步骤二、在所述漂移区上方形成场氧。
步骤三、光刻打开P阱注入区并进行P阱注入在所述P型半导体衬底中形成P阱，所述P阱和所述漂移区侧面接触或相隔一定距离。
步骤四、采用PTOP层掩膜版光刻打开PTOP注入区域，依次进行如下注入：
进行N型基区注入同时形成第一N型基区层和第二N型基区层；进行PTOP注入同时形成第一PTOP层和第二PTOP层；进行NTOP注入同时形成第一NTOP层和第二NTOP层。
所述第一N型基区层、第一PTOP层和第一NTOP层形成于所述漂移区表面，所述第一N型基区层、所述第一PTOP层和所述第一NTOP层的横向尺寸相同；在纵向上，所述第一N型基区层的深度大于所述第一PTOP层的深度，所述第一PTOP层的深度大于所述第一NTOP层的深度；所述第一N型基区层、所述第一PTOP层和所述第一NTOP层都位于所述场氧的正下方，由所述第一N型基区层、所述第一PTOP层、所述第一NTOP层和所述场氧组成四层降低表面电场结构。
所述第二N型基区层、所述第二PTOP层和所述第二NTOP层形成在所述P阱表面，由所述第二N型基区层、所述第二PTOP层和所述第二NTOP层组成三层注入结构。
结合所述四层降低表面电场结构降低所述漂移区表面电场和所述三层注入结构降低所述多晶硅栅覆盖区域的表面电场来提高NLDMOS器件的击穿电压和降低所述NLDMOS器件的比导通电阻。
所述第二PTOP层和所述P阱相连接使所述第二PTOP层和所述P阱等电位，所述第二PTOP层和所述第一PTOP层相连通，避免所述第一PTOP层浮空从而使所述NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定。
步骤五、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道，所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方。
步骤六、进行N+注入形成源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触。
步骤七、进行P+注入形成P阱引出区，所述P阱引出区形成于所述P阱中并用于将所述P阱引出，所述P阱引出区和所述源区横向接触。
本发明的漂移区采用四层降低表面电场结构，通过四层降低表面电场结构能降低漂移区表面电场，从而能提高NLDMOS器件的击穿电压和降低NLDMOS器件的比导通电阻。
同时本发明在P阱中设置有三层注入结构，通过P阱的三层注入结构中的第二PTOP层和P阱相连接以及第二PTOP层和第一PTOP层相连通即连接，能够保证在PTOP层的特定位置连接电位的需要，从而能避免第一PTOP层浮空，从而能使NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定。
三层注入结构位于P阱周围的部分能够被多晶硅栅覆盖，故能降低多晶硅栅覆盖区域的表面电场，从而能进一步的提高NLDMOS器件的击穿电压和降低NLDMOS器件的比导通电阻，并能提高器件的击穿电压的稳定性。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明：
图1是现有NLDMOS器件的结构示意图；
图2本发明实施例NLDMOS器件的结构示意图；
图3A-图3C是本发明实施例方法各步骤中的器件结构示意图。
具体实施方式
如图2所示，本发明实施例NLDMOS器件的结构示意图；本发明实施例NLDMOS器件包括：
N型掺杂的漂移区，形成于P型半导体衬底1中；较佳为，所述半导体衬底1为硅衬底。
P阱4，形成于所述P型半导体衬底1中，所述P阱4和所述漂移区侧面接触或相隔一定距离。本发明实施例中，所述漂移区由高压N阱2组成，所述高压N阱2还将所述P阱4包围。
形成于所述半导体衬底1上方的多晶硅栅5，所述多晶硅栅5和所述半导体衬底1表面隔离有栅介质层如栅氧化层，在横向上所述多晶硅栅5从所述P阱4延伸到所述漂移区上方，被所述多晶硅栅5覆盖的所述P阱4用于形成沟道；所述多晶硅栅5的第一侧面位于所述P阱4上方、第二侧面位于所述漂移区上方。
由N+区组成的源区7和漏区8，所述源区7形成于所述P阱4中并和所述多晶硅栅5的第一侧面自对准，所述漏区8形成于所述漂移区中。
由P+区组成的P阱引出区9，所述P阱引出区9形成于所述P阱4中并用于将所述P阱4引出，所述P阱引出区9和所述源区7横向接触。
场氧3，位于所述P阱4和所述漏区8之间的所述漂移区上方，所述场氧3的第二侧和所述漏区8横向接触，所述场氧3的第一侧和所述P阱4相隔一段距离；所述多晶硅栅5延伸到所述场氧3上方。较佳为，所述场氧3为局部场氧。在其它区域中也形成有所述场氧3，如源区7和漏区8的外周都形成有场氧3，下面对应的四层降低表面电场结构是对应于位于漂移区中的场氧3的正下方。
在所述漂移区表面形成有第一N型基区层(Nbase)61a、第一PTOP层62a和第一NTOP层63a，所述第一N型基区层61a、所述第一PTOP层62a和所述第一NTOP层63a的横向尺寸相同；在纵向上，所述第一N型基区层61a的深度大于所述第一PTOP层62a的深度，所述第一PTOP层62a的深度大于所述第一NTOP层63a的深度；所述第一N型基区层61a、所述第一PTOP层62a和所述第一NTOP层63a都位于所述场氧3的正下方，由所述第一N型基区层61a、所述第一PTOP层62a、所述第一NTOP层63a和所述场氧3组成四层降低表面电场结构。
在所述P阱4表面形成有第二N型基区层61b、第二PTOP层62b和第二NTOP层63b，所述第二N型基区层61b和所述第一N型基区层61a的工艺条件相同，所述第二PTOP层62b和所述第一PTOP层62a的工艺条件相同，所述第二NTOP层63b和所述第一NTOP层63a的工艺条件相同，由所述第二N型基区层61b、所述第二PTOP层62b和所述第二NTOP层63b组成三层注入结构。
结合所述四层降低表面电场结构降低所述漂移区表面电场和所述三层注入结构降低所述多晶硅栅5覆盖区域的表面电场来提高NLDMOS器件的击穿电压和降低所述NLDMOS器件的比导通电阻。
所述第二PTOP层62b和所述P阱4相连接使所述第二PTOP层62b和所述P阱4等电位，所述第二PTOP层62b和所述第一PTOP层62a相连通，避免所述第一PTOP层62a浮空从而使所述NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定。
在所述半导体衬底1正面形成有层间膜，在所述层间膜的顶部形成有由正面金属层形成的源极、漏极和栅极，所述源极通过穿过所述层间膜的接触孔和所述源区7以及所述P阱引出区9接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区8接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅5接触。图2中所示的结构中，层间膜和正面金属层都包括了两层，分别为层间膜11a和11b，正面金属层13a和13b，正面金属层和底层结构之间都是通过接触孔连接。层间膜11a为PMD，正面金属层13a通过接触孔12a和底部结构如源区7、漏区8和多晶硅栅5连接；正面金属层13b通过接触孔12b和底部的正面金属层13a连接。
在所述场氧3的顶部的靠近所述漏区8一侧形成有多晶硅场板，所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
在器件的外侧还形成有由P+区组成的衬底引出区10，衬底引出区10形成于半导体衬底1的表面，通过顶部形成的接触孔和正面金属层引出衬底电极。
较佳选择为，所述第二N型基区层61b、第二PTOP层62b和第二NTOP层63b的横向结构相同且注入工艺采用相同的掩膜版，在横向上，所述三层注入结构呈中间挖空结构，标记4a对应的区域为所述三层注入结构的中间挖空区域，所述三层注入结构的中间挖空区域中没有进行所述第二N型基区层61b、第二PTOP层62b和第二NTOP层63b的注入掺杂而保持为所述P阱4的掺杂，通过所述三层注入结构的中间挖空区域实现所述第二PTOP层62b的电位连接。所述三层注入结构的中间挖空区域的横向尺寸为1微米～10微米。所以本发明能够通过中间挖空区域实现对所述第二PTOP层62b的电位设定，而通过所述第二PTOP层62b和所述第一PTOP层62a的连通使得所述第一PTOP层62a连接到相应电位，从而能避免所述第一PTOP层62a浮空，从而能使NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定，从而能提供稳定良好的Rsp性能。
各层掺杂结构的注入工艺能选择为：
所述第二N型基区层61b和所述第一N型基区层61a的离子注入工艺条件为：注入杂质为磷，注入剂量为5e11cm-2～1e12cm-2，注入能量为1500Kev～2000Kev。
所述第二PTOP层62b和所述第一PTOP层62a的离子注入工艺条件为：注入杂质为硼，注入剂量为3e12cm-2～5e12cm-2，注入能量为1000Kev～1600Kev。
所述第二NTOP层63b和所述第一NTOP层63a的离子注入工艺条件为：注入杂质为硼，注入剂量为5e11cm-2～1e12cm-2，注入能量为900Kev～1200Kev。
如图3A至图3C所示，是本发明实施例方法各步骤中的器件结构示意图，本发明实施例NLDMOS器件的制造方法包括如下步骤：
步骤一、如图3A所示，在P型P型半导体衬底1形成N型掺杂的漂移区；较佳为，所述半导体衬底1为硅衬底。所述漂移区由高压N阱2组成，即由所述高压N阱2的选定区域组成所述漂移区。
步骤二、如图3A所示，在所述漂移区上方形成场氧3。较佳为，所述场氧3为局部场氧。
步骤三、如图3A所示，光刻打开P阱注入区并进行P阱4注入在所述P型半导体衬底1中形成P阱4。
步骤四、采用PTOP层掩膜版光刻打开PTOP注入区域，依次进行如下注入：
如图3A所示，进行N型基区注入同时形成第一N型基区层61a和第二N型基区层61b。较佳为，N型基区注入的工艺条件为：注入杂质为磷，注入剂量为5e11cm-2～1e12cm-2，注入能量为1500Kev～2000Kev。
如图3B所示，进行PTOP注入同时形成第一PTOP层62a和第二PTOP层62b。较佳为，PTOP注入工艺条件为：注入杂质为硼，注入剂量为3e12cm-2～5e12cm-2，注入能量为1000Kev～1600Kev。
如图3C所示，进行NTOP注入同时形成第一NTOP层63a和第二NTOP层63b。较佳为，所述NTOP注入工艺条件为：注入杂质为硼，注入剂量为5e11cm-2～1e12cm-2，注入能量为900Kev～1200Kev。
所述第一N型基区层61a、第一PTOP层62a和第一NTOP层63a形成于所述漂移区表面，所述第一N型基区层61a、所述第一PTOP层62a和所述第一NTOP层63a的横向尺寸相同；在纵向上，所述第一N型基区层61a的深度大于所述第一PTOP层62a的深度，所述第一PTOP层62a的深度大于所述第一NTOP层63a的深度；所述第一N型基区层61a、所述第一PTOP层62a和所述第一NTOP层63a都位于所述场氧3的正下方，由所述第一N型基区层61a、所述第一PTOP层62a、所述第一NTOP层63a和所述场氧3组成四层降低表面电场结构。
所述第二N型基区层61b、所述第二PTOP层62b和所述第二NTOP层63b形成在所述P阱4表面，由所述第二N型基区层61b、所述第二PTOP层62b和所述第二NTOP层63b组成三层注入结构。
结合所述四层降低表面电场结构降低所述漂移区表面电场和所述三层注入结构降低所述多晶硅栅5覆盖区域的表面电场来提高NLDMOS器件的击穿电压和降低所述NLDMOS器件的比导通电阻。
所述第二PTOP层62b和所述P阱4相连接使所述第二PTOP层62b和所述P阱4等电位，所述第二PTOP层62b和所述第一PTOP层62a相连通，避免所述第一PTOP层62a浮空从而使所述NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定。
较佳选择为，在横向上，所述三层注入结构呈中间挖空结构，标记4a对应的区域为所述三层注入结构的中间挖空区域，所述三层注入结构的中间挖空区域中没有进行所述第二N型基区层61b、第二PTOP层62b和第二NTOP层63b的注入掺杂而保持为所述P阱4的掺杂，通过对PTOP层掩膜版的设置能实现所述三层注入结构的中间挖空区域不进行所述第二N型基区层61b、第二PTOP层62b和第二NTOP层63b的注入掺杂。通过所述三层注入结构的中间挖空区域实现所述第二PTOP层62b的电位连接。所述三层注入结构的中间挖空区域的横向尺寸为1微米～10微米。
步骤五、如图2所示，形成栅介质层和多晶硅栅5，所述多晶硅栅5在横向上从所述P阱4延伸到所述漂移区上方，被所述多晶硅栅5覆盖的所述P阱4用于形成沟道，所述多晶硅栅5的第一侧面位于所述P阱4上方、第二侧面位于所述漂移区顶部的所述场氧3上方。
步骤六、如图2所示，进行N+注入形成源区7和漏区8，所述源区7形成于所述P阱4中并和所述多晶硅栅5的第一侧面自对准，所述漏区8形成于所述漂移区中，所述场氧3的第二侧和所述漏区8横向接触。
步骤七、如图2所示，进行P+注入形成P阱引出区9和衬底引出区10，所述P阱引出区9形成于所述P阱4中并用于将所述P阱4引出，所述P阱引出区9和所述源区7横向接触。
之后，形成层间膜、接触孔和正面金属层，由正面金属层形成的源极、漏极、栅极和衬底电极，所述源极通过穿过所述层间膜的接触孔和所述源区7以及所述P阱引出区9接触，所述漏极通过穿过所述层间膜的接触孔和所述漏区8接触，所述栅极通过穿过所述层间膜的接触孔和所述多晶硅栅5接触。图2中所示的结构中，层间膜和正面金属层都包括了两层，分别为层间膜11a和11b，正面金属层13a和13b，正面金属层和底层结构之间都是通过接触孔连接。层间膜11a为PMD，正面金属层13a通过接触孔12a和底部结构如源区7、漏区8和多晶硅栅5连接；正面金属层13b通过接触孔12b和底部的正面金属层13a连接。
在所述场氧3的顶部的靠近所述漏区8一侧形成有多晶硅场板，所述多晶硅场板通过穿过所述层间膜的接触孔连接所述漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (12)
1.一种NLDMOS器件，其特征在于，包括：
N型掺杂的漂移区，形成于P型半导体衬底中；
P阱，形成于所述P型半导体衬底中，所述P阱和所述漂移区侧面接触或相隔一定距离；
所述漂移区由高压N阱组成，所述高压N阱还将所述P阱包围；形成于所述半导体衬底上方的多晶硅栅，所述多晶硅栅和所述半导体衬底表面隔离有栅介质层，在横向上所述多晶硅栅从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道；所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区上方；
由N+区组成的源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中；
由P+区组成的P阱引出区，所述P阱引出区形成于所述P阱中并用于将所述P阱引出，所述P阱引出区和所述源区横向接触；
场氧，位于所述P阱和所述漏区之间的所述漂移区上方，所述场氧的第二侧和所述漏区横向接触，所述场氧的第一侧和所述P阱相隔一段距离；所述多晶硅栅延伸到所述场氧上方；
在所述漂移区表面形成有第一N型基区层、第一PTOP层和第一NTOP层，所述第一N型基区层、所述第一PTOP层和所述第一NTOP层的横向尺寸相同；在纵向上，所述第一N型基区层的深度大于所述第一PTOP层的深度，所述第一PTOP层的深度大于所述第一NTOP层的深度；所述第一N型基区层、所述第一PTOP层和所述第一NTOP层都位于所述场氧的正下方，由所述第一N型基区层、所述第一PTOP层、所述第一NTOP层和所述场氧组成四层降低表面电场结构；
在所述P阱表面形成有第二N型基区层、第二PTOP层和第二NTOP层，所述第二N型基区层和所述第一N型基区层的工艺条件相同，所述第二PTOP层和所述第一PTOP层的工艺条件相同，所述第二NTOP层和所述第一NTOP层的工艺条件相同，由所述第二N型基区层、所述第二PTOP层和所述第二NTOP层组成三层注入结构；
结合所述四层降低表面电场结构降低所述漂移区表面电场和所述三层注入结构降低所述多晶硅栅覆盖区域的表面电场来提高NLDMOS器件的击穿电压和降低所述NLDMOS器件的比导通电阻；
所述第二PTOP层和所述P阱相连接使所述第二PTOP层和所述P阱等电位，所述第二PTOP层和所述第一PTOP层相连通，避免所述第一PTOP层浮空从而使所述NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定；
所述第二N型基区层、第二PTOP层和第二NTOP层的横向结构相同且注入工艺采用相同的掩膜版，在横向上，所述三层注入结构呈中间挖空结构，所述三层注入结构的中间挖空区域中没有进行所述第二N型基区层、第二PTOP层和第二NTOP层的注入掺杂而保持为所述P阱的掺杂，通过所述三层注入结构的中间挖空区域实现所述第二PTOP层的电位连接。
2.如权利要求1所述的NLDMOS器件，其特征在于：所述三层注入结构的中间挖空区域的横向尺寸为1微米～10微米。
3.如权利要求1所述的NLDMOS器件，其特征在于：所述第二N型基区层和所述第一N型基区层的离子注入工艺条件为：注入杂质为磷，注入剂量为5e11cm-2～1e12cm-2，注入能量为1500Kev～2000Kev。
4.如权利要求1所述的NLDMOS器件，其特征在于：所述第二PTOP层和所述第一PTOP层的离子注入工艺条件为：注入杂质为硼，注入剂量为3e12cm-2～5e12cm-2，注入能量为1000Kev～1600Kev。
5.如权利要求1所述的NLDMOS器件，其特征在于：所述第二NTOP层和所述第一NTOP层的离子注入工艺条件为：注入剂量为5e11cm-2～1e12cm-2，注入能量为900Kev～1200Kev。
6.如权利要求1所述的NLDMOS器件，其特征在于：所述场氧为局部场氧。
7.一种NLDMOS器件的制造方法，其特征在于，包括如下步骤：
步骤一、在P型半导体衬底形成N型掺杂的漂移区；所述漂移区由高压N阱组成，所述高压N阱还将后续步骤三形成的P阱包围；步骤二、在所述漂移区上方形成场氧；
步骤三、光刻打开P阱注入区并进行P阱注入在所述P型半导体衬底中形成P阱，所述P阱和所述漂移区侧面接触或相隔一定距离；
步骤四、采用PTOP层掩膜版光刻打开PTOP注入区域，依次进行如下注入：
进行N型基区注入同时形成第一N型基区层和第二N型基区层；
进行PTOP注入同时形成第一PTOP层和第二PTOP层；
进行NTOP注入同时形成第一NTOP层和第二NTOP层；
所述第一N型基区层、第一PTOP层和第一NTOP层形成于所述漂移区表面，所述第一N型基区层、所述第一PTOP层和所述第一NTOP层的横向尺寸相同；在纵向上，所述第一N型基区层的深度大于所述第一PTOP层的深度，所述第一PTOP层的深度大于所述第一NTOP层的深度；所述第一N型基区层、所述第一PTOP层和所述第一NTOP层都位于所述场氧的正下方，由所述第一N型基区层、所述第一PTOP层、所述第一NTOP层和所述场氧组成四层降低表面电场结构；
所述第二N型基区层、所述第二PTOP层和所述第二NTOP层形成在所述P阱表面，由所述第二N型基区层、所述第二PTOP层和所述第二NTOP层组成三层注入结构；
结合四层降低表面电场结构降低所述漂移区表面电场和所述三层注入结构降低多晶硅栅覆盖区域的表面电场来提高NLDMOS器件的击穿电压和降低所述NLDMOS器件的比导通电阻；
所述第二PTOP层和所述P阱相连接使所述第二PTOP层和所述P阱等电位，所述第二PTOP层和所述第一PTOP层相连通，避免所述第一PTOP层浮空从而使所述NLDMOS器件在开关应用中开关频率增加时使比导通电阻保持稳定；
在横向上，所述三层注入结构呈中间挖空结构，所述三层注入结构的中间挖空区域中没有进行所述第二N型基区层、第二PTOP层和第二NTOP层的注入掺杂而保持为所述P阱的掺杂，通过所述三层注入结构的中间挖空区域实现所述第二PTOP层的电位连接；
步骤五、形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述P阱延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述P阱用于形成沟道，所述多晶硅栅的第一侧面位于所述P阱上方、第二侧面位于所述漂移区顶部的所述场氧上方；
步骤六、进行N+注入形成源区和漏区，所述源区形成于所述P阱中并和所述多晶硅栅的第一侧面自对准，所述漏区形成于所述漂移区中，所述场氧的第二侧和所述漏区横向接触；
步骤七、进行P+注入形成P阱引出区，所述P阱引出区形成于所述P阱中并用于将所述P阱引出，所述P阱引出区和所述源区横向接触。
8.如权利要求7所述的NLDMOS器件的制造方法，其特征在于：所述三层注入结构的中间挖空区域的横向尺寸为1微米～10微米。
9.如权利要求7所述的NLDMOS器件的制造方法，其特征在于：所述第二N型基区层和所述第一N型基区层的离子注入工艺条件为：注入杂质为磷，注入剂量为5e11cm-2～1e12cm-2，注入能量为1500Kev～2000Kev。
10.如权利要求7所述的NLDMOS器件的制造方法，其特征在于：所述第二PTOP层和所述第一PTOP层的离子注入工艺条件为：注入杂质为硼，注入剂量为3e12cm-2～5e12cm-2，注入能量为1000Kev～1600Kev。
11.如权利要求7所述的NLDMOS器件的制造方法，其特征在于：所述第二NTOP层和所述第一NTOP层的离子注入工艺条件为：注入剂量为5e11cm-2～1e12cm-2，注入能量为900Kev～1200Kev。
12.如权利要求7所述的NLDMOS器件的制造方法，其特征在于：所述场氧为局部场氧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510783214.5A CN105428415B (zh) | 2015-11-16 | 2015-11-16 | Nldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510783214.5A CN105428415B (zh) | 2015-11-16 | 2015-11-16 | Nldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105428415A CN105428415A (zh) | 2016-03-23 |
| CN105428415B true CN105428415B (zh) | 2018-08-21 |
Family
ID=55506481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510783214.5A Active CN105428415B (zh) | 2015-11-16 | 2015-11-16 | Nldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428415B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107301975B (zh) * | 2016-04-14 | 2020-06-26 | 世界先进积体电路股份有限公司 | 半导体装置及其制造方法 |
| CN109888015A (zh) | 2017-12-06 | 2019-06-14 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| CN108878533A (zh) * | 2018-06-29 | 2018-11-23 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN109830523B (zh) * | 2019-01-08 | 2021-08-24 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| CN109817719B (zh) * | 2019-01-08 | 2020-11-20 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
| CN112349778B (zh) * | 2019-08-08 | 2022-02-22 | 天津大学 | 一种具有hvbn结构的resurf ldmos器件 |
| CN113659008A (zh) * | 2021-08-19 | 2021-11-16 | 电子科技大学 | 具有电场钳位层的匀场器件及其制造方法和应用 |
| CN114864667B (zh) * | 2022-07-11 | 2022-09-13 | 北京芯可鉴科技有限公司 | Nldmos器件、nldmos器件的制备方法及芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| US9129989B1 (en) * | 2014-03-26 | 2015-09-08 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| CN104992977A (zh) * | 2015-05-25 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150137229A1 (en) * | 2013-11-15 | 2015-05-21 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
-
2015
- 2015-11-16 CN CN201510783214.5A patent/CN105428415B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6168983B1 (en) * | 1996-11-05 | 2001-01-02 | Power Integrations, Inc. | Method of making a high-voltage transistor with multiple lateral conduction layers |
| US9129989B1 (en) * | 2014-03-26 | 2015-09-08 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| CN104992977A (zh) * | 2015-05-25 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | Nldmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105428415A (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105428415B (zh) | Nldmos器件及其制造方法 | |
| CN104992977B (zh) | Nldmos器件及其制造方法 | |
| CN105789311B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN106298935B (zh) | Ldmos器件及其制造方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN101877315B (zh) | 提高ldmos器件的崩溃电压的方法 | |
| CN104485360B (zh) | 射频ldmos器件及其制造方法 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN102543738A (zh) | 高压ldmos器件及其制造方法 | |
| CN102723353B (zh) | 高压功率ldmos器件及其制造方法 | |
| CN103633089B (zh) | 多晶硅电阻及其制造方法 | |
| CN105514166B (zh) | Nldmos器件及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| CN109698239A (zh) | Nldmos器件及其制造方法 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN109830523A (zh) | Nldmos器件及其制造方法 | |
| CN101777584B (zh) | p沟道横向双扩散金属氧化物半导体器件 | |
| CN207896095U (zh) | 一种双通道变掺杂ldmos器件 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN102130013B (zh) | 一种具有缓冲层的soi超结ldmos器件制作方法 | |
| CN108172623A (zh) | 一种高能注入埋层双通道ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |