CN101877315B - 提高ldmos器件的崩溃电压的方法 - Google Patents

提高ldmos器件的崩溃电压的方法 Download PDF

Info

Publication number
CN101877315B
CN101877315B CN2009100571596A CN200910057159A CN101877315B CN 101877315 B CN101877315 B CN 101877315B CN 2009100571596 A CN2009100571596 A CN 2009100571596A CN 200910057159 A CN200910057159 A CN 200910057159A CN 101877315 B CN101877315 B CN 101877315B
Authority
CN
China
Prior art keywords
dielectric layer
grid
ldmos device
electric capacity
breakdown voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100571596A
Other languages
English (en)
Other versions
CN101877315A (zh
Inventor
陈华伦
罗啸
韩峰
陈瑜
熊涛
陈雄斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009100571596A priority Critical patent/CN101877315B/zh
Publication of CN101877315A publication Critical patent/CN101877315A/zh
Application granted granted Critical
Publication of CN101877315B publication Critical patent/CN101877315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种提高LDMOS器件的崩溃电压的方法，先按照常规的方法在前段制备栅结构的工艺中，栅结构位于LDMOS器件沟道的区域的上方并延伸至高压漂移注入区的上方，与位于高压漂移注入区的场氧区隔离；在进行后段工艺中，先淀积介质层，后淀积导体层，而后刻蚀介质层和导体层，保留位于高压漂移注入区上方的介质层和导体层以形成悬浮的栅极导电等势体，其一端位于高压漂移注入区内的场氧区上，另一端位于栅结构上方及沟道区域的一侧至高压漂移注入区内的场氧区鸟嘴部分的一侧之间。本发明的方法可集成在后段PIP、MIP或RPOLY工艺中，也可集成在金属连线工艺中。本发明的方法明显提高了所制备的LDMOS器件的崩溃电压。

Description

提高LDMOS器件的崩溃电压的方法
技术领域
本发明涉及一种LDMOS器件的制备方法，特别涉及一种提高LDMOS器件的崩溃电压的方法。
背景技术
在目前的LDMOS(横向扩散金属氧化物场效应晶体管)器件结构里，一般会将多晶硅栅极延伸至场氧区上端，这样可以避免多晶硅只延伸LA区域，因为LA区域的薄栅氧容易因为漏区和栅极之间的压差而较容易击穿导致器件崩溃电压较小的问题。图1所示为常见的一种LDMOS器件结构，其中沟道区域的宽度LCH是由多晶硅和低压P阱的交叠区构成的；LA段为从沟道区到场氧化区之间的漏区上的区域，包括场氧化区的鸟嘴部分；PF区域位于场氧化层上；PA区域为漏区和多晶硅之间没有被多晶硅覆盖的场氧化层区。但是在这种结构里，同样也存在着无法避免的问题，即因为栅极是一个等势体，会导致电力线与其表面近乎垂直，等势线与其表面近乎平行，这样从PF和PA交界处的电势线会沿着场氧区近乎平行的方向延伸到鸟嘴区域，而栅极电势为零，这样就会在鸟嘴区域的薄栅氧上产生一个大的压降，因此这种结构还是会限制器件崩溃电压的进一步提高。对上述的LDMOS器件结构进行崩溃电压的模拟，当在深阱注入区电阻率为3Ω*mm，高压漂移注入区中磷的注入条件为注入能量150Kev，剂量3×1012个原子/cm2(并经过1150℃下进行约110分钟的热扩散处理)，体注入区中硼的注入条件为注入能量300Kev，注入剂量2×1013个原子/cm2，LCH、LA、PF、PA长度分别是0.5um、1um、1.2um和1um时，得到的器件模拟崩溃电压是49V。
发明内容
本发明要解决的技术问题是提供一种提高LDMOS器件的崩溃电压的方法，通过该方法制备的LDMOS器件具有较高的器件崩溃电压。
为解决上述技术问题，本发明的提高LDMOS器件的崩溃电压的方法：
按照常规的方法在前段制备所述LDMOS器件的栅结构的工艺中，栅结构位于所述LDMOS器件预定形成沟道的区域的上方并延伸至高压漂移注入区的上方，栅结构与位于高压漂移注入区的场氧区相隔离；
在后段工艺过程中，先在已经完成前面工艺的整个衬底上淀积介质层，接着在所述介质层上淀积导体层，而后刻蚀所述介质层和所述导体层，按照器件设计要求保留位于所述高压漂移注入区上方的所述介质层和所述导体层以在刻蚀后形成悬浮的栅极导电等势体，所述栅极导电等势体的一端位于所述高压漂移注入区内的场氧区上，所述栅极导电等势体的另一端位于所述栅结构上方及所述沟道区域的一侧至所述高压漂移注入区内的场氧区鸟嘴部分的一侧之间。
本发明的方法可集成在后段制作的PIP，MIP或者RPOLY或者金属连接的工艺中，在栅极和漏区之间制作一段悬浮的栅极导电等势体，以提高器件崩溃电压。而且由于漏端导致的感应电势，会在悬浮栅下的漏端感应出积累电荷，降低器件的导通电阻。本发明的在栅极和漏区之间制备悬浮栅极导电等势体的方法，利用本身器件制备所集成的PIP、MIP或RPOLY或者后段的金属连接工艺来实现，在不增加工艺复杂性的同时节省了生产成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有的常规LDMOS器件的截面示意图；
图2为本发明的方法中前段栅结构完成之后的截面示意图；
图3为本发明的方法中后段工艺的介质层淀积完成后的截面示意图；
图4为本发明的方法中后段工艺的多晶硅层淀积完成后的截面示意图；
图5为本发明的方法中刻蚀前的光刻工艺后的截面示意图；
图6为完成本发明的方法后的一具体截面示意图；
图7为完成本发明的方法后的另一具体截面示意图。
具体实施方式
在半导体器件制备中，通常将器件主要结构的制备过程称为前段制程，而芯片中的多个器件之间的金属互连部分称为后段制程。本发明的提高LDMOS器件的崩溃电压的方法，主要分为两个部分：
一是按照常规的方法在前段制备LDMOS器件的栅结构(栅结构一般包括底层栅氧，位于栅氧上的多晶硅栅，以及位于上述两层材料两侧的侧墙)的工艺中，形成的栅结构位于LDMOS器件预定形成沟道的区域的上方并延伸至高压漂移注入区的上方，栅结构与位于高压漂移注入区的场氧区在物理上的相互隔离(见图2)；
二是在后段的工艺过程中，先在已经完成前面工艺的整个衬底上淀积介质层(见图3)，接着在介质层上淀积导体层(见图4)，而后刻蚀介质层和导体层，按照器件设计要求，保留位于高压漂移注入区上方的介质层和导体层以在刻蚀后形成悬浮的栅极导电等势体(见图6和图7)，栅极导电等势体的一端位于高压漂移注入区内的场氧区上，栅极导电等势体的另一端位于栅结构上方及沟道区域的一侧至高压漂移注入区内的场氧区鸟嘴部分的一侧之间(即图7中示出的L区域之间)。
本发明的提高LDMOS器件的崩溃电压的方法，可以很方便的集成在后段制作PIP或MIP的工艺中，这里的PIP指由多晶硅-绝缘介质层-多晶硅组成的电容，MIP指由金属-绝缘介质层-多晶硅组成的电容，而Rpoly工艺是指用多晶硅用作电阻的工艺。集成在上述工艺中时，介质层即电容工艺中的中间介质层，导体为电容的上极(可为多晶硅或金属)，在具体刻蚀中，先进行光刻工艺定义需要刻蚀的区域，光刻所用的光刻掩膜版为对原来的光刻掩膜版进行修改，在所述高压漂移注入区域增加需要保留光刻胶的位置(见图5)以在刻蚀过程中保护该区域内的所述介质层和所述导体层不被刻蚀，后以光刻胶为掩膜进行刻蚀即可，刻蚀后同时制备形成PIP或MIP电容，以及栅极导电等势体。
本发明的方法集成在有RPLOY工艺的LDMOS器件制备中，介质层淀积在RPLOY工艺中作为电阻的多晶硅之前，导体层为所述作为电阻的多晶硅。
本发明的方法也可以集成在后端金属连接工艺中，在介质层的淀积集成在金属连接工艺中可为层间介质层的淀积，导体层即为金属层的，刻蚀之后形成金属连线的同时，在特定的位置形成悬浮的栅极导电等势体。
采用本发明的方法制备从栅极到漏端的栅极导电等势体，左端的可选区域L是很大的，可以延伸至栅极上与栅极有重叠，也可以在栅极和场氧区之间，因为上层导电体和栅极总是会被侧墙和中间介质层隔开的。
在离子注入和热条件与背景技术中所指实例相同的条件下，对利用本发明的方法得到的LDMOS器件进行崩溃电压的模拟，该LDMOS器件在LA区域有一栅极空隙，该栅极空隙离LCH区域为0.3um，离PF区域为0.2um，模拟所得到的器件崩溃电压为54V，明显高于原有LDMOS器件结构的崩溃电压。

Claims (6)

1.一种提高LDMOS器件的崩溃电压的方法，其特征在于：
在前段制备所述LDMOS器件的栅结构的工艺中，形成的栅结构位于所述LDMOS器件预定形成沟道的区域的上方并延伸至高压漂移注入区的上方，所述栅结构与位于所述高压漂移注入区的场氧区相隔离；
在后段工艺过程中，先在已经完成前面工艺的整个衬底上淀积介质层，接着在所述介质层上淀积导体层，而后刻蚀所述介质层和所述导体层，按照器件设计要求保留位于所述高压漂移注入区上方的所述介质层和所述导体层以在刻蚀后形成悬浮的栅极导电等势体，所述栅极导电等势体的一端位于所述高压漂移注入区内的场氧区上，所述栅极导电等势体的另一端位于从所述栅结构上方沟道区域远离高压漂移注入区的一侧至所述高压漂移注入区内的场氧区鸟嘴部分的一侧之间。
2.如权利要求1所述的提高LDMOS器件的崩溃电压的方法，其特征在于：所述栅极导电等势体的制备集成在后段集成有PIP电容或MIP电容工艺的LDMOS器件制备中，所述介质层为所述PIP电容或MIP电容的绝缘介质层，所述导体层为所述PIP电容或MIP电容的上极；其中所述PIP电容为由多晶硅-绝缘介质层-多晶硅组成的电容，所述MIP电容指由金属-绝缘介质层-多晶硅组成的电容。
3.如权利要求1所述的提高LDMOS器件的崩溃电压的方法，其特征在于：所述栅极导电等势体的制备集成在后段集成有RPLOY工艺的LDMOS器件制备中，介质层淀积在所述RPLOY工艺中作为电阻的多晶硅之前，所述导体层为所述作为电阻的多晶硅，其中所述RPLOY工艺指用多晶硅用作电阻的工艺。
4.如权利要求1所述的提高LDMOS器件的崩溃电压的方法，其特征在于：所述栅极导电等势体的制备集成在后段的金属连接工艺中，所述介质层为层间介质层，所述导体层为互连金属层。
5.如权利要求1至4中任一项权利要求所述的提高LDMOS器件的崩溃电压的方法，其特征在于：所述栅结构包括底层栅氧，位于所述栅氧上的多晶硅栅，以及位于两层材料两侧的侧墙。
6.如权利要求1至4中任一项权利要求所述的提高LDMOS器件的崩溃电压的方法，其特征在于：所述刻蚀之前先进行光刻工艺定义需要刻蚀的区域，所述光刻工艺中所用的光刻掩膜版为对原来的光刻掩膜版进行修改，在所述高压漂移注入区域增加需要保留光刻胶的位置以在刻蚀过程中保护该区域内的所述介质层和所述导体层不被刻蚀。
CN2009100571596A 2009-04-29 2009-04-29 提高ldmos器件的崩溃电压的方法 Active CN101877315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100571596A CN101877315B (zh) 2009-04-29 2009-04-29 提高ldmos器件的崩溃电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100571596A CN101877315B (zh) 2009-04-29 2009-04-29 提高ldmos器件的崩溃电压的方法

Publications (2)

Publication Number Publication Date
CN101877315A CN101877315A (zh) 2010-11-03
CN101877315B true CN101877315B (zh) 2011-09-28

Family

ID=43019836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100571596A Active CN101877315B (zh) 2009-04-29 2009-04-29 提高ldmos器件的崩溃电压的方法

Country Status (1)

Country Link
CN (1) CN101877315B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479815A (zh) * 2010-11-29 2012-05-30 上海华虹Nec电子有限公司 高压非对称晶体管结构及其制备方法
CN102169903B (zh) * 2011-03-22 2013-05-01 成都芯源系统有限公司 Ldmos器件
CN103199110B (zh) * 2012-01-09 2015-10-14 上海华虹宏力半导体制造有限公司 一种nldmos器件及其制造方法
CN102623352A (zh) * 2012-04-17 2012-08-01 上海华力微电子有限公司 P-ldmos的制造方法
CN102790089A (zh) * 2012-07-24 2012-11-21 华中科技大学 一种漏极下具有埋层的射频ldmos器件
CN103855212B (zh) * 2012-12-04 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种横向扩散半导体器件
CN103035729B (zh) * 2012-12-04 2015-06-03 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN103035730B (zh) * 2012-12-07 2015-12-02 上海华虹宏力半导体制造有限公司 射频ldmos器件及其制造方法
CN104377244A (zh) * 2013-08-15 2015-02-25 无锡华润上华半导体有限公司 一种降低ldmos导通电阻的器件结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308797A (zh) * 2007-05-18 2008-11-19 东部高科股份有限公司 横向dmos器件及其制造方法
CN101326643A (zh) * 2005-12-14 2008-12-17 Nxp股份有限公司 Mos晶体管以及制造mos晶体管的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101326643A (zh) * 2005-12-14 2008-12-17 Nxp股份有限公司 Mos晶体管以及制造mos晶体管的方法
CN101308797A (zh) * 2007-05-18 2008-11-19 东部高科股份有限公司 横向dmos器件及其制造方法

Also Published As

Publication number Publication date
CN101877315A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
CN101877315B (zh) 提高ldmos器件的崩溃电压的方法
CN104992977B (zh) Nldmos器件及其制造方法
CN104681621B (zh) 一种源极抬高电压使用的高压ldmos及其制造方法
CN102169903B (zh) Ldmos器件
CN105428415B (zh) Nldmos器件及其制造方法
CN101969050B (zh) 一种绝缘体上硅可集成大电流n型组合半导体器件
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN104518023B (zh) 高压ldmos器件
CN108682689A (zh) 横向扩散金属氧化物半导体结构和其形成方法
CN108682690A (zh) 横向扩散金属氧化物半导体器件和其制造方法
CN103730449B (zh) 半导体装置用的先进法拉第屏蔽
CN104659090B (zh) Ldmos器件及制造方法
CN102280482B (zh) 射频侧向扩散金属氧化物半导体器件及制备方法
Kim et al. Novel lateral 700V DMOS for integration: Ultra-low 85 mΩ· cm 2 on-resistance, 750V LFCC
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN104659091A (zh) Ldmos器件及制造方法
CN105514166B (zh) Nldmos器件及其制造方法
CN103035722B (zh) 射频ldmos器件及制造方法
CN105206675A (zh) Nldmos器件及其制造方法
CN209298120U (zh) 在soi衬底上形成的半导体器件
CN103545365B (zh) 用于静电保护的高压nldmos结构
CN108198853B (zh) 一种双通道变掺杂ldmos器件及其制造方法
US10529707B2 (en) Intra-metal capacitor and method of forming the same
CN104617139B (zh) Ldmos器件及制造方法
CN102842577A (zh) 高压电阻半导体装置与制造高压电阻半导体装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.