CN103545365B - 用于静电保护的高压nldmos结构 - Google Patents

用于静电保护的高压nldmos结构 Download PDF

Info

Publication number
CN103545365B
CN103545365B CN201210240391.5A CN201210240391A CN103545365B CN 103545365 B CN103545365 B CN 103545365B CN 201210240391 A CN201210240391 A CN 201210240391A CN 103545365 B CN103545365 B CN 103545365B
Authority
CN
China
Prior art keywords
active area
type active
type
high pressure
electrostatic protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210240391.5A
Other languages
English (en)
Other versions
CN103545365A (zh
Inventor
苏庆
苗彬彬
王邦磷
邓樟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210240391.5A priority Critical patent/CN103545365B/zh
Publication of CN103545365A publication Critical patent/CN103545365A/zh
Application granted granted Critical
Publication of CN103545365B publication Critical patent/CN103545365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Abstract

本发明公开了一种用于静电保护的高压NLDMOS结构，包括一N型LDMOS，形成于一硅衬底上方的N型埋层内；N型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区；所述漏区的有源区内由N型有源区与P型有源区沿长度方向相间排布；所述共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布；所有的漏极共连接ESD进入端，所有的源极共连接地，所有的栅极共连接信号端。本发明通过改变源区上靠近栅极的P+扩散区的宽度，能够有效调整触发电流和骤回电压。本发明用于高压静电保护，既可以有效地提高LDMOS的抗闩锁能力，又能够保证其静电防护能力不受影响。

Description

用于静电保护的高压NLDMOS结构
技术领域
本发明涉及一种半导体器件的静电保护结构，具体涉及一种用于静电保护的高压NLDMOS结构。
背景技术
现有的用于静电保护的高压NLDMOS(N型横向扩散金属场效应管)结构如图1所示，在静电发生下，ESD(静电释放)正电荷从输出入焊垫进入漏极后，会抬高N-扩散区的电位，发生雪崩击穿；击穿电流通过P阱中的P+扩散区引出，同时抬高P阱的电位，导致寄生三极管导通。该寄生三极管是由漏极的N-扩散区、源极的N+扩散区以及其沟道下的高压P阱组成的横向三极管。寄生三极管会开启泻流，但其泄流能力不如图2所示的在漏极插入了P+扩散区的LDMOS结构。但是，图2结构的开启电流较低，对防闩锁效应不利。
发明内容
本发明所要解决的技术问题是提供一种用于静电保护的高压NLDMOS结构，它可以解决高压静电保护和拴锁的问题。
为解决上述技术问题，本发明用于静电保护的高压NLDMOS结构的技术解决方案为：
包括一N型LDMOS，形成于一硅衬底上方的N型埋层内；N型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区；所述漏区的有源区内由N型有源区与P型有源区沿长度方向相间排布；所述共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布；所有的漏极共连接ESD进入端，所有的源极共连接地，所有的栅极共连接信号端。
所述共源区内的P型有源区的宽度在0.3～100um之间。
所述漏区包括形成于N型埋层中的高压N阱，高压N阱内形成有N-注入区，N-注入区内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；N型有源区沿宽度方向上能够完全包围住P型有源区。
所述共源区包括形成于N型埋层中的高压P阱，高压P阱内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；P型有源区沿宽度方向上能够完全包围住N型有源区。
所述源区为N+有源区。
所述N型有源区为N+注入区；所述P型有源区为P+注入区。
所述N型LDMOS的最外侧是漏区。
本发明可以达到的技术效果是：
本发明通过改变源区上靠近栅极的P+扩散区的宽度，能够有效调整触发电流和骤回电压。
本发明用于高压静电保护，既可以有效地提高LDMOS的抗闩锁能力，又能够保证其静电防护能力不受影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有技术用于静电保护的高压NLDMOS结构的示意图；
图2是现有技术用于静电保护的漏极插入P+扩散区的高压NLDMOS结构的示意图；
图3是本发明用于静电保护的高压NLDMOS结构的示意图；
图4是图3中的A-A剖面图；
图5是本发明的等效电路图；
图6是本发明在实际保护电路的应用示意图。
具体实施方式
如图3所示，本发明用于静电保护的高压NLDMOS结构，包括一N型LDMOS，形成于一硅衬底上方的N型埋层内；N型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区，源区为N+有源区；
最外侧是LDMOS的漏区；
漏区的有源区内由N型有源区与P型有源区沿长度方向(即图3中的L向)相间排布；
共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布，形成P+/N+/P+结构；
共源区内的P型有源区的宽度在0.3～100um之间；
N型有源区为N+注入区；P型有源区为P+注入区；
所有的漏极共连接ESD(静电释放)进入端，所有的源极共连接地，所有的栅极共连接信号端。
如图4所示，处于最外侧的漏区包括形成于N型埋层中的高压N阱，高压N阱内形成有N-注入区，N-注入区内形成有N型有源区，N型有源区内间隔排布有P型有源区(沿长度方向)；沿宽度方向(即图3中的B向)上，N型有源区能够完全包围住P型有源区；
共源区包括形成于N型埋层中的高压P阱，高压P阱内形成有N型有源区，N型有源区内间隔排布有P型有源区(沿长度方向)；沿宽度方向上，P型有源区能够完全包围住N型有源区。
当源区上靠近栅极的P+扩散区的宽度(即图3中的W值)增加，会有更多的电流从该P+扩散区吸走，从而提高触发电流；与此同时，N+扩散区的有效面积相应减小，相当于减小了寄生三极管NPN的发射极面积，从而使寄生三极管的硅控整流器的放大效率也相应降低，因此能够提高骤回电压，有利于对闩锁效应的防护。
本发明的源区为P+/N+/P+结构，改变了图5中等效电路中的P阱等效电阻(Rpw)。如图6所示，使用过程中能够使更多的电流能够从源区上靠近栅极的P+扩散区直接走掉，从而使得此结构的触发电流需要更高，提高了开启电压和电流，有效提高了防闩锁的能力，而且不会影响其承受静电的能力。
本发明可运用于BCD(系统数据)工艺电源管理类产品，尤其需要较大开关电流的静电防护应用上。

Claims (7)

1.一种用于静电保护的高压NLDMOS结构，其特征在于：包括一N型LDMOS，形成于一硅衬底上方的N型埋层内；N型LDMOS排列成多指状结构；位于两个漏区之间的源区为共源区；
所述漏区的P型有源区位于N型有源区内，P型有源区在N型有源区内间隔排布；
所述共源区内插入P型有源区，P型有源区嵌入在N型有源区内，P型有源区将源区内的N型有源区分别隔开；P型有源区与N型有源区沿长度方向相间排布；
所有的漏极共连接ESD进入端，所有的源极共连接地，所有的栅极共连接信号端。
2.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于：所述共源区内的P型有源区的宽度在0.3～100um之间。
3.根据权利要求1或2所述的用于静电保护的高压NLDMOS结构，其特征在于：所述漏区包括形成于N型埋层中的高压N阱，高压N阱内形成有N-注入区，N-注入区内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；N型有源区沿宽度方向上能够完全包围住P型有源区。
4.根据权利要求1或2所述的用于静电保护的高压NLDMOS结构，其特征在于：所述共源区包括形成于N型埋层中的高压P阱，高压P阱内形成有所述N型有源区，N型有源区内间隔排布有所述P型有源区；P型有源区沿宽度方向上能够完全包围住N型有源区。
5.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于：所述源区为N+有源区。
6.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于：所述N型有源区为N+注入区；所述P型有源区为P+注入区。
7.根据权利要求1所述的用于静电保护的高压NLDMOS结构，其特征在于：所述N型LDMOS的最外侧是漏区。
CN201210240391.5A 2012-07-12 2012-07-12 用于静电保护的高压nldmos结构 Active CN103545365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210240391.5A CN103545365B (zh) 2012-07-12 2012-07-12 用于静电保护的高压nldmos结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210240391.5A CN103545365B (zh) 2012-07-12 2012-07-12 用于静电保护的高压nldmos结构

Publications (2)

Publication Number Publication Date
CN103545365A CN103545365A (zh) 2014-01-29
CN103545365B true CN103545365B (zh) 2015-12-02

Family

ID=49968639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210240391.5A Active CN103545365B (zh) 2012-07-12 2012-07-12 用于静电保护的高压nldmos结构

Country Status (1)

Country Link
CN (1) CN103545365B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409454B (zh) * 2014-11-10 2017-08-01 无锡友达电子有限公司 一种nldmos防静电保护管
CN105244349B (zh) * 2015-10-27 2018-06-19 上海华虹宏力半导体制造有限公司 静电保护电路
CN107068674B (zh) * 2016-12-29 2019-04-02 北京时代民芯科技有限公司 一种面积高效的抗单粒子闩锁加固版图结构
CN108321156B (zh) * 2017-12-27 2021-03-19 杰华特微电子（杭州）有限公司 一种半导体器件的静电防护方法及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786617A (en) * 1994-04-01 1998-07-28 National Semiconductor Corporation High voltage charge pump using low voltage type transistors
CN202172069U (zh) * 2011-08-25 2012-03-21 上海华虹Nec电子有限公司 具有静电保护功能的器件结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786617A (en) * 1994-04-01 1998-07-28 National Semiconductor Corporation High voltage charge pump using low voltage type transistors
CN202172069U (zh) * 2011-08-25 2012-03-21 上海华虹Nec电子有限公司 具有静电保护功能的器件结构

Also Published As

Publication number Publication date
CN103545365A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN104716132B (zh) 一种低触发电压和高维持电压的硅控整流器及其电路
CN103545365B (zh) 用于静电保护的高压nldmos结构
CN104409454B (zh) 一种nldmos防静电保护管
CN104269402A (zh) 一种堆叠scr-ldmos的高压esd保护电路
CN102832213B (zh) 一种具有esd保护功能的ligbt器件
CN104103635B (zh) 静电放电保护结构
CN103165600A (zh) 一种esd保护电路
CN105244349B (zh) 静电保护电路
CN105489503A (zh) 半导体结构及其形成方法、静电保护电路
CN104282665B (zh) 高压静电保护结构
CN204118075U (zh) 半导体结构
CN104183593B (zh) 静电放电保护结构
CN103606544A (zh) 一种抗静电释放的ldmos器件
CN103050442B (zh) 具有抗静电放电能力的功率半导体器件及制造方法
CN206040645U (zh) 衬底触发的ggnmos管和静电保护电路
CN104637934A (zh) Esd保护器件
CN103730458A (zh) 硅控整流器
CN103545306B (zh) 静电放电保护电路
CN103617996A (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN203659859U (zh) 一种具有高维持电流的环形vdmos结构的esd保护器件
CN102983161A (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN103022004B (zh) 一种高压集成电路的互连结构
CN104253124B (zh) 高压静电保护结构
CN103426878B (zh) 一种高压nldmos静电保护结构
CN103258822B (zh) 高压半导体元件及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140114

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140114

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant