CN102832213B - 一种具有esd保护功能的ligbt器件 - Google Patents
一种具有esd保护功能的ligbt器件 Download PDFInfo
- Publication number
- CN102832213B CN102832213B CN201210317015.1A CN201210317015A CN102832213B CN 102832213 B CN102832213 B CN 102832213B CN 201210317015 A CN201210317015 A CN 201210317015A CN 102832213 B CN102832213 B CN 102832213B
- Authority
- CN
- China
- Prior art keywords
- doping
- region
- contact zone
- trap contact
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 title abstract description 5
- 239000012212 insulator Substances 0.000 title abstract 3
- 238000002955 isolation Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 6
- 230000003139 buffering effect Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 230000000873 masking effect Effects 0.000 abstract 1
- 238000005457 optimization Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有ESD保护功能的LIGBT器件，属于功率半导体器件技术领域。本发明在不增加掩膜板和工艺步骤的前提下，通过器件结构和版图优化，提供一种具有ESD保护功能的LIGBT器件。本发明与传统的IGBT器件的不同之处在于本发明不仅在阳极终结端（沟道宽度方向）设置了结终端N+掺杂的N阱接触区（14），并且在P+掺杂的阳极区（9）周围设置了N+掺杂的N阱接触区（8）这种器件结构及版图优化减小了N型缓冲区的寄生电阻，器件寄生PNP管的开启电压有所增加，失效电流较传统IGBT器件单元有20%的显著提高。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及集成电路芯片的静电释放（Electro-staticDischarge，简称为ESD）保护电路，尤指一种具有ESD保护功能的LIGBT（Lateral InsulatedGate Bipolar Transistor横向绝缘栅双极晶体管）器件结构。
背景技术
静电放电现象是半导体器件或集成电路在制造、封装、测试、存放、使用等过程中的一种常见现象，往往会造成半导体器件或集成电路的永久性损坏，并因此造成严重的损失。为了解决这个问题，在芯片设计中往往会在内部电路与I/O端口之间，正负电源轨之间设计一个保护电路，此保护电路的功能是在静电放电的脉冲电流未流入内部电路前泄放这部分脉冲电流，并将脉冲电压钳制在一个安全区域，进而减少ESD现象造成的损坏。
IGBT器件由于具有耐压高、导通电阻低、易驱动和开关速度快的特性而被广泛应用于高压集成电路中。常规的IGBT器件是在n-漂移区上形成场氧化层；在近阴极区端采用双离子注入多晶硅自对准掺杂技术形成寄生nMOSFET以及多晶硅栅场板，N+P+区引出阴极金属引线；在近阳极端通过磷离子注入掺杂形成N型缓冲区，在该掺杂区进行浅结重掺杂P型注入形成阳极区，并引出阳极金属引线同时形成阳极金属场板。
发明内容
本发明的目的在于在不增加掩膜板和工艺步骤的前提下，通过器件结构和版图优化，提供一种具有ESD保护功能的IGBT器件结构。
本发明技术方案如下：
一种具有ESD保护功能的LIGBT器件，如图1、3所示，包括N-漂移区1，分别位于N-漂移区1顶部两侧的P型阱区3和N型阱区7；所述P型阱区3中设置得有一个N+掺杂的阴极区4和一个P+掺杂的P阱接触区5，所述N+掺杂源区4与P+掺杂的P阱接触区5彼此接触或相互隔离；所述N型阱区7中设置得有P+掺杂的阳极区9和与P+掺杂的阳极区9接触的N+掺杂的N阱接触区8，并在整个器件结终端的N型阱区7中设置得有结终端N+掺杂的N阱接触区14；N-漂移区1中靠近P型阱区3且远离N型阱区7的地方设置有隔离区2，用于LIGBT器件与其他器件之间的相互隔离；器件的栅氧化层6覆盖P阱接触区5与N-漂移区1相交区域的表面；器件表层除P型阱区3、N型阱区7中的P+掺杂的阳极区9和N+掺杂的N阱接触区8以及结终端N+掺杂的N阱接触区14以外的区域覆盖场氧化层11；多晶硅区10覆盖在栅氧化层6以及部分与栅氧化层连接的场氧化层11表面，用作多晶硅栅电极和栅极场板；阴极金属连线12将P+掺杂的P阱接触区5、N+掺杂的阴极区4和多晶硅区10短接并形成阴极电极引线；阳极金属连线13将P+掺杂的阳极区9和结终端N+掺杂的N阱接触区14短接，并形成阳极电极引线。
上述技术方案中：所述N-漂移区1可采用低掺杂浓度的N型衬底直接形成，也可以采用N型外延或N型低掺杂阱形成；所述隔离区2可采用浅槽隔离、深槽隔离、STI隔离或LOCOS隔离等方式实现；所述结终端N+掺杂的N阱接触区14的形状可以是半圆形、椭圆形或方形。
本发明与传统的LIGBT器件单元的不同之处在于本发明不仅在阳极结终端（沟道宽度方向）的N型阱区7中设置了N+掺杂的N阱接触区14，并且在N型阱区7中设置了与P+掺杂的阳极区9接触的N+掺杂的N阱接触区8（N+掺杂的N阱接触区8不设置接触孔，不与阳极金属相连），如图2、3所示。
本发明提供的具有ESD保护功能的LIGBT器件，多晶硅区10、P+掺杂的P阱接触区5与N+掺杂的阴极区4短接，形成GGMOS结构；在正ESD脉冲作用于阳极端的情况下（即阳极处于正电位，阴极处于零电位的情形），电流泄放路径如图4所示，本发明中存在一寄生PNP晶体管，其结构如下：发射极由P+掺杂的阳极区9构成，基极由N-漂移区1、N型阱区7及N+掺杂的N阱接触区8所构成，集电极则由P型阱区3和P+掺杂的P阱接触区5所构成。正ESD脉冲作用于阳极端时，器件N-漂移区1和P型阱区3之间的PN结反偏，耗尽区展宽并承受高压。当阳极端电压过高达到器件雪崩击穿电压时，器件发生击穿，电流从阳极流向阴极，并在N型阱区7构成的阱电阻上形成压降，当该压降达到N型阱区7与P+掺杂的阳极区9形成的PN结正向导通电压时，寄生PNP晶体管导通，形成低阻通路，泄放ESD电流，并将电压钳制在一个相对安全的区域。
在正ESD脉冲作用于阳极端的情况下，本发明与传统LIGBT器件单元（测试的本发明器件单元与传统LIGBT器件单元的器件宽度都为300μm）的传输线脉冲（TLP）测试结果相比，本发明的失效电流较传统IGBT器件单元有20%的显著提高。
附图说明
图1为本发明提供的具有ESD保护功能的LIGBT器件纵向截面结构示意图。
图2为传统IGBT器件阳极部分的版图结构示意图。
图3为本发明提供的具有ESD保护功能的LIGBT器件的版图结构示意图。
图4为本发明提供的具有ESD保护功能的LIGBT器件在正ESD脉冲作用于阳极端下的ESD电流泄放路径示意图。
图5为本发明提供的具有ESD保护功能的LIGBT器件阳极部分的版图结构示意图之二。
图6为本发明提供的具有ESD保护功能的LIGBT器件与传统IGBT器件的TLP测试结果示意图。
具体实施方式
第一实施方式：
一种具有ESD保护功能的LIGBT器件，如图1、3所示，包括N-漂移区1，分别位于N-漂移区1顶部两侧的P型阱区3和N型阱区7；所述P型阱区3中设置得有一个N+掺杂的阴极区4和一个P+掺杂的P阱接触区5，所述N+掺杂源区4与P+掺杂的P阱接触区5彼此接触或相互隔离；所述N型阱区7中设置得有P+掺杂的阳极区9和与P+掺杂的阳极区9接触的N+掺杂的N阱接触区8，并在整个器件结终端的N型阱区7中设置得有结终端N+掺杂的N阱接触区14；N-漂移区1中靠近P型阱区3且远离N型阱区7的地方设置有隔离区2，用于LIGBT器件与其他器件之间的相互隔离；器件的栅氧化层6覆盖P阱接触区5与N-漂移区1相交区域的表面；器件表层除P型阱区3、N型阱区7中的P+掺杂的阳极区9和N+掺杂的N阱接触区8以及结终端N+掺杂的N阱接触区14以外的区域覆盖场氧化层11；多晶硅区10覆盖在栅氧化层6以及部分与栅氧化层连接的场氧化层11表面，用作多晶硅栅电极和栅极场板；阴极金属连线12将P+掺杂的P阱接触区5、N+掺杂的阴极区4和多晶硅区10短接并形成阴极电极引线；阳极金属连线13将P+掺杂的阳极区9和结终端N+掺杂的N阱接触区14短接，并形成阳极电极引线。
如图3所示，所述N+掺杂的N阱接触区8位于P+掺杂的阳极区9两侧，所述N+掺杂的N阱接触区8不设置接触孔；而在P+掺杂的阳极区9沿沟道宽度方向上的两端（结终端处）设置半圆形的N型重掺杂缓冲区接触14，且该部分缓冲区接触设置接触孔。
第二实施方式：
第二实施方案是在第一实施方案的基础上进行的一个变形，其区别主要在于P+掺杂的阳极区9与其周围的N+掺杂的N阱接触区8接触的布局方式。如图5所示，在第一实施方案的基础上，减少P+掺杂的阳极区9面积，将P+掺杂的阳极区9与N+掺杂的N阱接触区8并排相间分布，P+掺杂的阳极区9设置接触孔而N+掺杂的N阱接触区8不设置接触孔。
本发明与传统的LIGBT器件的不同之处在于本发明不仅在阳极结终端（沟道宽度方向）的N型阱区7中设置了结终端N+掺杂的N阱接触区14，并且在P+掺杂的阳极区9周围还设置了N+掺杂的N阱接触区8（N+掺杂的N阱接触区8中不设置接触孔）。这种器件结构及版图优化减小了N型缓冲区的寄生电阻，器件寄生PNP管的开启电压有所增加，并提高了LIGBT的ESD电流泄放能力。相同尺寸（器件宽度为300μm）的器件测试结果显示，本发明LIGBT器件的失效电流较传统LIGBT器件单元有20%的显著提高。
本发明实施方式，除提及的体硅工艺外，还可应用于SOI工艺，外延工艺等。
以上所述仅为本发明的部分具体实施方式而已，并不用以限制本发明，凡是本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种具有ESD保护功能的LIGBT器件，包括N-漂移区(1)，分别位于N-漂移区(1)顶部两侧的P型阱区(3)和N型阱区(7)；所述P型阱区(3)中设置得有一个N+掺杂的阴极区(4)和一个P+掺杂的P阱接触区(5)，所述N+掺杂的阴极区(4)与P+掺杂的P阱接触区(5)彼此接触或相互隔离；所述N型阱区(7)中设置得有P+掺杂的阳极区(9)和与P+掺杂的阳极区(9)接触的N+掺杂的N阱接触区(8)，并在整个器件结终端的N型阱区(7)中设置得有结终端N+掺杂的N阱接触区(14)；N-漂移区(1)中靠近P型阱区(3)且远离N型阱区(7)的地方设置有隔离区(2)，用于LIGBT器件与其他器件之间的相互隔离；器件的栅氧化层(6)覆盖P阱接触区(5)与N-漂移区(1)相交区域的表面；器件表层除P型阱区(3)、N型阱区(7)中的P+掺杂的阳极区(9)和N+掺杂的N阱接触区(8)以及结终端N+掺杂的N阱接触区(14)以外的区域覆盖场氧化层(11)；多晶硅区(10)覆盖在栅氧化层(6)以及部分与栅氧化层连接的场氧化层(11)表面，用作多晶硅栅电极和栅极场板；阴极金属连线(12)将P+掺杂的P阱接触区(5)、N+掺杂的阴极区(4)和多晶硅区(10)短接并形成阴极电极引线；阳极金属连线(13)将P+掺杂的阳极区(9)和结终端N+掺杂的N阱接触区(14)短接，并形成阳极电极引线。
2.根据权利要求1所述的具有ESD保护功能的LIGBT器件，其特征在于，所述N-漂移区(1)采用低掺杂浓度的N型衬底直接形成，或采用N型外延或N型低掺杂阱形成。
3.根据权利要求1所述的具有ESD保护功能的LIGBT器件，其特征在于，所述隔离区(2)采用浅槽隔离、深槽隔离、STI隔离或LOCOS隔离方式实现。
4.根据权利要求1所述的具有ESD保护功能的LIGBT器件，其特征在于，所述结终端N+掺杂的N阱接触区(14)的形状为半圆形、椭圆形或方形。
5.根据权利要求1所述的具有ESD保护功能的LIGBT器件，其特征在于，所述N+掺杂的N阱接触区(8)位于P+掺杂的阳极区(9)两侧，所述N+掺杂的N阱接触区(8)不设置接触孔。
6.根据权利要求1所述的具有ESD保护功能的LIGBT器件，其特征在于，所述P+掺杂的阳极区(9)与所述N+掺杂的N阱接触区(8)并排相间分布，所述N+掺杂的N阱接触区(8)不设置接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210317015.1A CN102832213B (zh) | 2012-08-31 | 2012-08-31 | 一种具有esd保护功能的ligbt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210317015.1A CN102832213B (zh) | 2012-08-31 | 2012-08-31 | 一种具有esd保护功能的ligbt器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102832213A CN102832213A (zh) | 2012-12-19 |
| CN102832213B true CN102832213B (zh) | 2014-10-29 |
Family
ID=47335275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210317015.1A Expired - Fee Related CN102832213B (zh) | 2012-08-31 | 2012-08-31 | 一种具有esd保护功能的ligbt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102832213B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633087B (zh) * | 2013-12-19 | 2016-08-17 | 电子科技大学 | 一种具有esd保护功能的强抗闩锁可控ligbt器件 |
| CN105789286B (zh) * | 2014-12-22 | 2018-11-27 | 无锡华润上华科技有限公司 | 横向绝缘栅双极型晶体管 |
| CN109244068B (zh) * | 2018-08-29 | 2020-11-03 | 南京邮电大学 | 一种ligbt型高压esd保护器件 |
| CN109742139B (zh) * | 2019-01-23 | 2021-04-13 | 电子科技大学 | 一种基于ligbt的单栅控制电压电流采样器件 |
| CN109786450B (zh) * | 2019-01-23 | 2021-04-13 | 电子科技大学 | 一种基于ligbt的栅控型采样器件 |
| CN110265391B (zh) * | 2019-06-05 | 2021-03-16 | 南京邮电大学 | 一种内嵌浮空n+区的ligbt型esd防护器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191453B1 (en) * | 1999-12-13 | 2001-02-20 | Philips Electronics North America Corporation | Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology |
| US7605446B2 (en) * | 2006-07-14 | 2009-10-20 | Cambridge Semiconductor Limited | Bipolar high voltage/power semiconductor device having first and second insulated gated and method of operation |
-
2012
- 2012-08-31 CN CN201210317015.1A patent/CN102832213B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102832213A (zh) | 2012-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101517727B (zh) | 使用双极晶体管基极撷取的对称阻隔的瞬态电压抑制器 | |
| CN102832213B (zh) | 一种具有esd保护功能的ligbt器件 | |
| CN102983133B (zh) | 一种双向三路径导通的高压esd保护器件 | |
| CN105390491B (zh) | 一种具有源端内嵌叉指nmos的ldmos‑scr器件 | |
| CN102760760A (zh) | 半导体装置 | |
| CN104332494A (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN103151392A (zh) | 一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN108767002B (zh) | 一种用于半导体功率器件的终端 | |
| CN101540320A (zh) | 一种静电放电保护二极管 | |
| CN102790087B (zh) | 一种具有ESD保护功能的nLDMOS器件 | |
| CN102983136A (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| CN103545365B (zh) | 用于静电保护的高压nldmos结构 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN103617996A (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN110277384B (zh) | 防静电金属氧化物半导体场效应管结构 | |
| CN101931004A (zh) | 横向扩散金属氧化物半导体场效应晶体管结构 | |
| CN210743952U (zh) | 一种高压dmos器件 | |
| CN110504259B (zh) | 一种具有过流保护能力的横向igbt | |
| US8952744B1 (en) | Semiconductor device and operating method for the same | |
| CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN103022004B (zh) | 一种高压集成电路的互连结构 | |
| CN103035707B (zh) | 一种超结垂直氮化镓基异质结场效应晶体管 | |
| CN114068496B (zh) | 一种集成式电压采样的sgt-mosfet器件 | |
| CN104347691B (zh) | 半导体装置及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: INSTITUTE OF ELECTRONIC AND INFORMATION ENGINEERIN Effective date: 20130322 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130322 Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant after: University of Electronic Science and Technology of China Applicant after: Institute of Electronic and Information Engineering In Dongguan, UESTC Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant before: University of Electronic Science and Technology of China |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141029 Termination date: 20150831 |
|
| EXPY | Termination of patent right or utility model |