CN110504259B - 一种具有过流保护能力的横向igbt - Google Patents

一种具有过流保护能力的横向igbt Download PDF

Info

Publication number
CN110504259B
CN110504259B CN201910806738.XA CN201910806738A CN110504259B CN 110504259 B CN110504259 B CN 110504259B CN 201910806738 A CN201910806738 A CN 201910806738A CN 110504259 B CN110504259 B CN 110504259B
Authority
CN
China
Prior art keywords
layer
type
region
dielectric layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910806738.XA
Other languages
English (en)
Other versions
CN110504259A (zh
Inventor
张金平
王康
陈子珣
刘竞秀
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201910806738.XA priority Critical patent/CN110504259B/zh
Publication of CN110504259A publication Critical patent/CN110504259A/zh
Application granted granted Critical
Publication of CN110504259B publication Critical patent/CN110504259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于功率半导体器件技术领域,涉及一种具有过流保护能力的横向IGBT。本发明提出了一种具有过流保护能力的横向IGBT结构,通过在传统的横向IGBT结构基础上集成一个PMOS结构,同时在PMOS上连接一个二极管与电阻,PMOS结构能够提供检测电流,当检测电流流过PMOS上连接的电阻时,会在电阻上产生一个压降,通过检测电阻上压降的大小可以迅速判断器件是否发生过流现象从而保护器件。

Description

一种具有过流保护能力的横向IGBT
技术领域
本发明属于功率半导体器件技术领域,涉及一种具有过流保护能力的横向IGBT。
背景技术
从20世纪80年代绝缘栅双极型晶体管(IGBT)被发明以来,因其结合了MOSFET(绝缘型场效应管)与BJT(双极结型晶体管)的工作机理,具有MOSFET的易于驱动、输入阻抗低、开关速度快的优点,又具有BJT的通态电流大、导通压降低、损耗小、稳定性好的优点。因而其被广泛应用于交通、通信、家用电器及航空航天等各个领域。IGBT的运用极大地改善了电力电子系统的。
横向IGBT因其可集成的特点得到广泛的关注,当前市场上的横向IGBT(如图1所示)使用的越来越频繁,在大部分应用中,一直都是采用电流互感器或电流传感器对IGBT器件进行过流检测,这个过程周期长、响应慢,问题多,当出现过流时器件会因为这些因素可能导致器件因过流而失效,为了保证IGBT使用的效率,必须采用一种快捷、方便、相应速度快的过流保护方法来保护IGBT器件,甚至保护整个系统的正常运行。
发明内容
本发明为了克服现有的IGBT过流保护方法的不足,提出了一种具有过流保护能力的横向IGBT结构,通过在传统的横向IGBT结构基础上集成一个PMOS结构,同时在PMOS上连接一个二极管与电阻,PMOS结构能够提供检测电流,当检测电流流过PMOS上连接的电阻时,会在电阻上产生一个压降,通过检测电阻上压降的大小可以迅速判断器件是否发生过流现象。
本发明的技术方案如下:
一种具有过流保护能力的横向IGBT结构,其元胞示意图如图2所示(其沿CD线线、EF线和GH线的剖面图分别如图3、图4、图5所示),包括:从下至上依次层叠设置的衬底电极1、位于衬底电极1至上的P型半导体衬底2,位于P型半导体2之上的埋氧层3,位于埋氧层3上方的N-漂移区4;其特征在于,在所述N-漂移区4上方沿Z方向设置有沟槽结构、N型场阻止层8,所示沟槽结构包括栅电极61、栅介质层51、分离栅电极62、分离栅介质层52、隔离介质层53;在所述N-漂移区4上方且沿沟槽结构一侧设置有N型电荷存储层15;在所述N型电荷存储层15上方且沿沟槽结构一侧设置有P型基区7;在所述P型基区7上方且沿沟槽结构一侧设置有并排排列且相互独立的P+接触区10与N+发射区9;在所述N-漂移区4上方沿Z方向且沿沟槽结构另一侧并排设置有相互独立的P型掺杂层18、N型埋层17、P型埋层16;在所述N型场阻止层8上方具有P+集电区11;在所述P+集电区11上方具有集电极金属14;在所述栅电极61上方、栅介质层51上方、隔离介质层53上方具有介质层12;在所述分离栅电极62上方、介质层12上方、P+接触区10上方与N+发射区9上方具有发射极金属13;在P型掺杂区18上方具有接触金属19;在所示接触金属19与发射极金属之间串联有二极管20、电阻21,所述二极管20阳极与接触金属19短接,阴极与电阻21短接,所述电阻21一端与二极管20阴极短接,另一端与发射极金属13短接;所述电阻21两端具有电压检测接口AB。
进一步的,一种具有过流保护能力的横向IGBT结构,其元胞示意图如图6所示(其沿CD线线、EF线和GH线的剖面图分别如图7、图8、图9所示),其特征是将分离栅电极62制作成L型包围住栅电极61。
进一步的,一种具有过流保护能力的横向IGBT结构,其元胞示意图如图10所示(其沿CD线线、EF线和GH线的剖面图分别如图11、图12、图13所示),其特征是将二极管20集成到器件内部,所述二极管20由P型半导体201、N型半导体202、阳极接触金属23、阴极接触金属24构成,介质层22隔离二极管与IGBT器件。
进一步的本发明中的横向IGBT器件半导体材料采用Si、SiC、GaAs或者GaN,沟槽填充材料采用多晶Si、SiC、GaAs或者GaN,且各部分可以采用相同的材料也可采用不同材料组合。
进一步的,所述器件结构不仅适用于横向IGBT器件,将器件P型集电区11换为N+层,所述结构同样适用于横向MOSFET器件。
本发明的工作原理
当发射极13、衬底电极1接低电位,集电极14接高电位,栅电极61接大于其阈值电压的高电位时,器件处于正向导通状态,电流从IGBT的MOS沟道流走,当集电极电压继续增大时,由P型埋层16、N型埋层117、P型掺杂层18与分离栅电极62构成的PMOS结构开启,PMOS结构为空穴的流动提供额外的通路,与PMOS相连的电阻21上会有电流流过,会在电阻21上产生一个压降,当器件工作在稳定状态时,流过电阻21上的电流是恒定的,当器件因外部环境或工作电路发生故障而导致发生过流现象时,流过电阻21上的电流会随之增大,其上的压降也随之增大,通过接口AB检测电阻21上的压降可以迅速判断器件是否发生过流现象从而触发外部的过流保护机制保护器件不损坏。
本发明的有益效果表现在:
针对现有的横向IGBT过流保护方法的不足,本发明提出的一种具有过流保护能力的横向IGBT结构,通过在传统的横向IGBT结构基础上集成一个PMOS结构,同时在PMOS上连接一个二极管与电阻,PMOS结构能够提供检测电流,当检测电流流过PMOS上连接的电阻时,会在电阻上产生一个压降,通过检测电阻上压降的大小可以迅速判断器件是否发生过流现象,且该过流保护方法简单,高效,能有效保证器件的安全工作。
附图说明
图1是传统横向IGBT的半元胞结构示意图,其中,1是衬底电极,2是P型衬底,3是埋层介质层,4是N-漂移区,5是栅介质层,6是栅电极,7是P型基区,8是N型场阻止层,9是N+发射区,10是P+接触区,11是P+集电区,12是介质层,13是发射极金属。
图2是本发明实施例1提出的一种具有过流保护能力的IGBT结构元胞示意图。
图3是本发明实施例1提出的一种具有过流保护能力的IGBT结构沿CD线的剖面图。
图4是本发明实施例1提出的一种具有过流保护能力的IGBT结构沿EF线的剖面图。
图5是本发明实施例1提出的一种具有过流保护能力的IGBT结构沿GH线的剖面图。
图6是本发明实施例2提出的一种具有过流保护能力的IGBT结构元胞示意图。
图7是本发明实施例2提出的一种具有过流保护能力的IGBT结构沿CD线的剖面图。
图8是本发明实施例2提出的一种具有过流保护能力的IGBT结构沿EF线的剖面图。
图9是本发明实施例2提出的一种具有过流保护能力的IGBT结构沿GH线的剖面图。
图10是本发明实施例3提出的一种具有过流保护能力的IGBT结构元胞示意图。
图11是本发明实施例3提出的一种具有过流保护能力的IGBT结构沿CD线的剖面图。
图12是本发明实施例3提出的一种具有过流保护能力的IGBT结构沿EF线的剖面图。
图13是本发明实施例3提出的一种具有过流保护能力的IGBT结构沿GH线的剖面图。
图14是本发明实施例4提出的一种具有过流保护能力的IGBT结构元胞示意图。
图15是本发明实施例4提出的一种具有过流保护能力的IGBT结构沿CD线的剖面图。
图16是本发明实施例4提出的一种具有过流保护能力的IGBT结构沿EF线的剖面图。
图17是本发明实施例4提出的一种具有过流保护能力的IGBT结构沿GH线的剖面图。
图2至图17中,其中1是衬底电极,2是P型衬底,3是埋层介质层,4是N-漂移区,51是栅介质层,52是分离栅介质层,53是隔离介质层,61是栅电极,62是分离栅电极,7是P型基区,8是N型场阻止层,9是N+发射区,10是P+接触区,11是P+集电区,12是介质层,13是发射极金属,14是集电极金属,15是N型电荷存储层,16是P型埋层,17是N型埋层,18是P型掺杂层,19是接触金属,20是二极管,21是电阻,22是隔离介质层,201是P型掺杂半导体,202是N型掺杂半导体,23是阳极金属,24是阴极金属,25是隔离介质层,26是掺杂多晶硅,27是接触金属,28是接触金属。
具体实施方式
以下结合附图,对本发明的原理和特性做进一步的说明,所举实施例只用于解释本发明,并非限定本发明的范围。
实施例1
一种具有过流保护能力的横向IGBT结构,其元胞示意图如图2所示(其沿CD线线、EF线和GH线的剖面图分别如图3、图4、图5所示),包括:从下至上依次层叠设置的衬底电极1、位于衬底电极1至上的P型半导体衬底2,位于P型半导体2之上的埋氧层3,位于埋氧层3上方的N-漂移区4;其特征在于,在所述N-漂移区4上方沿Z方向设置有沟槽结构、N型场阻止层8,所示沟槽结构包括栅电极61、栅介质层51、分离栅电极62、分离栅介质层52、隔离介质层53;在所述N-漂移区4上方且沿沟槽结构一侧设置有N型电荷存储层15;在所述N型电荷存储层15上方且沿沟槽结构一侧设置有P型基区7;在所述P型基区7上方且沿沟槽结构一侧设置有并排排列且相互独立的P+接触区10与N+发射区9;在所述N-漂移区4上方沿Z方向且沿沟槽结构另一侧并排设置有相互独立的P型掺杂层18、N型埋层17、P型埋层16;在所述N型场阻止层8上方具有P+集电区11;在所述P+集电区11上方具有集电极金属14;在所述栅电极61上方、栅介质层51上方、隔离介质层53上方具有介质层12;在所述分离栅电极62上方、介质层12上方、P+接触区10上方与N+发射区9上方具有发射极金属13;在P型掺杂区18上方具有接触金属19;在所示接触金属19与发射极金属之间串联有二极管20、电阻21,所述二极管20阳极与接触金属19短接,阴极与电阻21短接,所述电阻21一端与二极管20阴极短接,另一端与发射极金属13短接;所述电阻21两端具有电压检测接口AB;所述栅电极61通过栅介质层51与P+接触区10、N+发射区9、P型基区7、N型电荷存储层15、N-漂移区4连接,所述栅电极61通过隔离介质层53与分离栅电极62连接;所述分离栅电极62通过分离栅介质层52与P型埋层16、N型埋层17、P型掺杂层18连接;所述N型电荷存储层15的掺杂浓度大于或等于N-漂移区4的掺杂浓度;所述P型掺杂层18沿Y方向的深度大于或等于沟槽沿Y方向的深度,所述二极管20可以是PN结二极管也可以是肖特基二极管、SiC二极管;所述接触金属19可以是欧姆接触也可以是肖特基接触。
实施例2
一种具有过流保护能力的横向IGBT结构,其元胞示意图如图6所示(其沿CD线线、EF线和GH线的剖面图分别如图7、图8、图9所示),包括:从下至上依次层叠设置的衬底电极1、位于衬底电极1至上的P型半导体衬底2,位于P型半导体2之上的埋氧层3,位于埋氧层3上方的N-漂移区4;其特征在于,在所述N-漂移区4上方沿Z方向设置有沟槽结构、N型场阻止层8,所示沟槽结构包括栅电极61、栅介质层51、分离栅电极62、分离栅介质层52、隔离介质层53;在所述N-漂移区4上方且沿沟槽结构一侧设置有N型电荷存储层15;在所述N型电荷存储层15上方且沿沟槽结构一侧设置有P型基区7;在所述P型基区7上方且沿沟槽结构一侧设置有并排排列且相互独立的P+接触区10与N+发射区9;在所述N-漂移区4上方沿Z方向且沿沟槽结构另一侧并排设置有相互独立的P型掺杂层18、N型埋层17、P型埋层16;在所述N型场阻止层8上方具有P+集电区11;在所述P+集电区11上方具有集电极金属14;在所述栅电极61上方、栅介质层51上方、隔离介质层53上方具有介质层12;在所述分离栅电极62上方、介质层12上方、P+接触区10上方与N+发射区9上方具有发射极金属13;在P型掺杂区18上方具有接触金属19;在所示接触金属19与发射极金属之间串联有二极管20、电阻21,所述二极管20阳极与接触金属19短接,阴极与电阻21短接,所述电阻21一端与二极管20阴极短接,另一端与发射极金属13短接;所述电阻21两端具有电压检测接口AB;所述栅电极61通过栅介质层51与P+接触区10、N+发射区9、P型基区7、N型电荷存储层15、N-漂移区4、分离栅电极62连接;所述分离栅电极62通过分离栅介质层52与P型埋层16、N型埋层17、P型掺杂层18连接,所述分离栅62通过介质层54与N型电荷存储层15、N-漂移区4连接;所述N型电荷存储层15的掺杂浓度大于或等于N-漂移区4的掺杂浓度;所述P型掺杂层18沿Y方向的深度大于或等于沟槽沿Y方向的深度,所述二极管20可以是PN结二极管也可以是肖特基二极管、SiC二极管;所述接触金属19可以是欧姆接触也可以是肖特基接触。
实施例3
一种具有过流保护能力的横向IGBT结构,其元胞示意图如图10所示(其沿CD线线、EF线和GH线的剖面图分别如图11、图12、图13所示),其特征是在实施例1的基础上在P型埋层上方集成一个二极管代替二极管21,所集成的二极管由P型半导体201、N型半导体202、阳极金属23、阴极金属24构成,位于P型半导体201下方、N型半导体202下方的介质层22用以隔离二极管与IGBT器件。
将二极管20集成的IGBT器件上简化了电路并提高了器件的集成度。
实施例4
一种具有过流保护能力的横向IGBT结构,其元胞示意图如图14所示(其沿CD线线、EF线和GH线的剖面图分别如图15、图16、图17所示),其特征是在实施例3将电阻21集成到器件表面,电阻21由掺杂多晶硅26、接触金属27、接触金属28构成,介质层25用以隔离电阻与器件
将电阻21集成的IGBT器件上简化了电路并提高了器件的集成度。

Claims (5)

1.一种具有过流保护能力的横向IGBT,其元胞结构包括:从下至上依次层叠设置的衬底电极(1)、位于衬底电极(1)至上的P型半导体衬底(2),位于P型半导体衬底(2)之上的埋氧层(3),位于埋氧层(3)上方的N-漂移区(4);以三维直角坐标系对器件的三维方向进行定义:定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向;其特征在于,沿Z轴方向,在所述N-漂移区(4)上层两端分别具有沟槽结构和N型场阻止层(8),所述 沟槽结构包括栅电极(61)、栅介质层(51)、分离栅电极(62)、分离栅介质层(52)、隔离介质层(53);在所述N-漂移区(4)上方且沿沟槽结构一侧设置有N型电荷存储层(15);在所述N型电荷存储层(15)上方且沿沟槽结构一侧设置有P型基区(7);在所述P型基区(7)上方且沿沟槽结构一侧设置有并排排列且相互独立的P+接触区(10)与N+发射区(9);在所述N-漂移区(4)上方沿Z方向且沿沟槽结构另一侧并排设置有相互独立的P型掺杂层(18)、N型埋层(17)、P型埋层(16);在所述N型场阻止层(8)上方具有P+集电区(11);在所述P+集电区(11)上方具有集电极金属(14);在所述栅电极(61)上方、栅介质层(51)上方、隔离介质层(53)上方具有第一介质层(12);在所述分离栅电极(62)上方、第一介质层(12)上方、P+接触区(10)上方与N+发射区(9)上方具有发射极金属(13);在P型掺杂层(18)上方具有第一接触金属(19);在所述 第一接触金属(19)与发射极金属之间串联有二极管(20)、电阻(21),所述二极管(20)阳极与第一接触金属(19)短接,阴极与电阻(21)短接,所述电阻(21)一端与二极管(20)阴极短接,另一端与发射极金属(13)短接;所述电阻(21)两端具有电压检测接口AB;所述栅电极(61)通过栅介质层(51)与P+接触区(10)、N+发射区(9)、P型基区(7)、N型电荷存储层(15)、N-漂移区(4)连接,所述栅电极(61)通过隔离介质层(53)与分离栅电极(62)连接;所述分离栅电极(62)通过分离栅介质层(52)与P型埋层(16)、N型埋层(17)、P型掺杂层(18)连接;所述N型电荷存储层(15)的掺杂浓度大于或等于N-漂移区(4)的掺杂浓度;所述P型掺杂层(18)沿Y方向的深度大于或等于沟槽沿Y方向的深度,所述二极管(20)是PN结二极管、肖特基二极管和SiC二极管中的一种;所述第一接触金属(19)是欧姆接触或者肖特基接触。
2.根据权利要求1所述的一种具有过流保护能力的横向IGBT,其特征在于在P型埋层上方集成一个二极管代替二极管(20),所集成的二极管由P型半导体(201)、N型半导体(202)、阳极金属(23)、阴极金属(24)构成,位于P型半导体(201)下方、N型半导体(202)下方的第二介质层(22)用以隔离二极管与IGBT器件。
3.根据权利要求2所述的一种具有过流保护能力的横向IGBT,其特征在于将电阻(21)集成到器件表面,电阻(21)由掺杂多晶硅(26)、第二接触金属(27)、第三接触金属(28)构成,第四介质层(25)用以隔离电阻与器件。
4.根据权利要求1所述的一种具有过流保护能力的横向IGBT,其特征在于横向IGBT器件半导体材料采用Si、SiC、GaAs或者GaN,沟槽填充材料采用多晶Si、SiC、GaAs或者GaN,且各部分可以采用相同的材料也可采用不同材料组合。
5.一种具有过流保护能力的横向IGBT,其元胞结构包括:从下至上依次层叠设置的衬底电极(1)、位于衬底电极(1)至上的P型半导体衬底(2),位于P型半导体衬底(2)之上的埋氧层(3),位于埋氧层(3)上方的N-漂移区(4);以三维直角坐标系对器件的三维方向进行定义:定义器件横向方向为X轴方向、器件垂直方向为Y轴方向、器件纵向方向即第三维方向为Z轴方向;其特征在于,沿Z轴方向,在所述N-漂移区(4)上层两端分别具有沟槽结构和N型场阻止层(8),所述 沟槽结构包括栅电极(61)、栅介质层(51)、分离栅电极(62)、分离栅介质层(52)、隔离介质层(53);在所述N-漂移区(4)上方且沿沟槽结构一侧设置有N型电荷存储层(15);在所述N型电荷存储层(15)上方且沿沟槽结构一侧设置有P型基区(7);在所述P型基区(7)上方且沿沟槽结构一侧设置有并排排列且相互独立的P+接触区(10)与N+发射区(9);在所述N-漂移区(4)上方沿Z方向且沿沟槽结构另一侧并排设置有相互独立的P型掺杂层(18)、N型埋层(17)、P型埋层(16);在所述N型场阻止层(8)上方具有P+集电区(11);在所述P+集电区(11)上方具有集电极金属(14);在所述栅电极(61)上方、栅介质层(51)上方、隔离介质层(53)上方具有第一介质层(12);在所述分离栅电极(62)上方、第一介质层(12)上方、P+接触区(10)上方与N+发射区(9)上方具有发射极金属(13);在P型掺杂层(18)上方具有第一接触金属(19);在所述 第一接触金属(19)与发射极金属之间串联有二极管(20)、电阻(21),所述二极管(20)阳极与第一接触金属(19)短接,阴极与电阻(21)短接,所述电阻(21)一端与二极管(20)阴极短接,另一端与发射极金属(13)短接;所述电阻(21)两端具有电压检测接口AB;所述栅电极(61)通过栅介质层(51)与P+接触区(10)、N+发射区(9)、P型基区(7)、N型电荷存储层(15)、N-漂移区(4)、分离栅电极(62)连接;所述分离栅电极(62)通过分离栅介质层(52)与P型埋层(16)、N型埋层(17)、P型掺杂层(18)连接,所述分离栅电极(62)通过第三介质层(54)与N型电荷存储层(15)、N-漂移区(4)连接;所述N型电荷存储层(15)的掺杂浓度大于或等于N-漂移区(4)的掺杂浓度;所述P型掺杂层(18)沿Y方向的深度大于或等于沟槽沿Y方向的深度,所述二极管(20)为PN结二极管、肖特基二极管、SiC二极管中的一种;所述第一接触金属(19)是欧姆接触或者肖特基接触。
CN201910806738.XA 2019-08-29 2019-08-29 一种具有过流保护能力的横向igbt Active CN110504259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910806738.XA CN110504259B (zh) 2019-08-29 2019-08-29 一种具有过流保护能力的横向igbt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910806738.XA CN110504259B (zh) 2019-08-29 2019-08-29 一种具有过流保护能力的横向igbt

Publications (2)

Publication Number Publication Date
CN110504259A CN110504259A (zh) 2019-11-26
CN110504259B true CN110504259B (zh) 2021-07-02

Family

ID=68590456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910806738.XA Active CN110504259B (zh) 2019-08-29 2019-08-29 一种具有过流保护能力的横向igbt

Country Status (1)

Country Link
CN (1) CN110504259B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114113796B (zh) * 2020-08-31 2024-05-28 中国石油天然气股份有限公司 管道跨接电阻的阻值确定方法、装置、设备及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3471147B1 (en) * 2017-10-10 2020-08-05 ABB Power Grids Switzerland AG Insulated gate bipolar transistor
CN107731898B (zh) * 2017-10-20 2020-09-15 电子科技大学 一种cstbt器件及其制造方法
CN107799582B (zh) * 2017-10-20 2021-03-16 电子科技大学 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN108321192B (zh) * 2018-02-05 2020-08-28 电子科技大学 一种双向沟槽栅电荷存储型igbt及其制作方法

Also Published As

Publication number Publication date
CN110504259A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
CN102593168B (zh) 半导体器件和逆导igbt
CN105322002B (zh) 反向传导igbt
CN110797403B (zh) 一种rc-igbt半导体装置
US10192978B2 (en) Semiconductor apparatus
JP2019004144A (ja) 過負荷電流通電能力を有する半導体デバイス
CN102779840B (zh) 一种具有终端深能级杂质层的igbt
CN109427869B (zh) 一种半导体器件
CN110767753B (zh) 一种SiC功率器件
CN107195678B (zh) 一种载流子存储增强的超结igbt
CN103383957B (zh) 一种逆导型igbt器件
CN108649068B (zh) Rc-igbt器件及其制备方法
CN109888007B (zh) 具有二极管钳位载流子存储层的soi ligbt器件
CN110444589B (zh) 一种具有过流保护功能的igbt
CN114551601B (zh) 高抗浪涌电流能力的集成栅控二极管的碳化硅mosfet
CN115832039A (zh) 一种逆导型igbt器件
CN107134488B (zh) 一种载流子存储增强的绝缘栅双极型晶体管
CN212571005U (zh) 一种tvs器件
CN110504259B (zh) 一种具有过流保护能力的横向igbt
CN203179900U (zh) 一种快恢复二极管frd芯片
CN116153992B (zh) 一种逆导型绝缘栅双极型晶体管
CN109616518B (zh) 一种mos栅控晶闸管
CN110504312B (zh) 一种具有短路自保护能力的横向igbt
CN114551586B (zh) 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法
CN103594490A (zh) 晶闸管及晶闸管封装件
CN113659014B (zh) 一种含有阴极短接槽栅结构的功率二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant