CN103594490A - 晶闸管及晶闸管封装件 - Google Patents
晶闸管及晶闸管封装件 Download PDFInfo
- Publication number
- CN103594490A CN103594490A CN201210286393.8A CN201210286393A CN103594490A CN 103594490 A CN103594490 A CN 103594490A CN 201210286393 A CN201210286393 A CN 201210286393A CN 103594490 A CN103594490 A CN 103594490A
- Authority
- CN
- China
- Prior art keywords
- thyristor
- type
- drive current
- semiconductor layer
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 19
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000007667 floating Methods 0.000 claims description 18
- 238000010276 construction Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 229910010293 ceramic material Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 5
- 239000007924 injection Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 8
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical group 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种晶闸管及晶闸管封装件。本发明的PNPN型晶闸管包括：由P型、N型、P型及N型半导体层构成的层叠结构，且在与作为阴极的N型半导体层接触的P型半导体层中相对于该作为阴极的N型半导体层的区域具有第一开口；本发明的无需驱动电流的晶闸管包括：晶闸管本体及受控开关单元；受控开关单元连接PNPN型的晶闸管本体的门极及阴极、或连接NPNP型的晶闸管本体的门极及阳极；本发明的晶闸管封装件包括：形成在半导体衬底表面的无需驱动电流的晶闸管；封装所形成的无需驱动电流的晶闸管的壳体及外露于壳体且与无需驱动电流的晶闸管连接的门极、阴极及阳极引脚。本发明的优点包括：晶闸管能在门极无注入电流时正向导通,并能通过开关单元关断晶闸管。
Description
技术领域
本发明涉及电路领域，特别是涉及一种晶闸管及晶闸管封装件。
背景技术
晶闸管是四层半导体结构，其具有阳极，阴极与门极，例如，如图1所示，其为PNPN型可关断晶闸管（GTO)器件的剖面结构示意图，该可关断晶闸管器件包括P型半导体层（即P1层）、N型半导体层（即N1层）、P型半导体层（即P2层）、及N型半导体层（即N2层）构成的层叠结构，其中，P1层引出电极作为阳极（Anode），P2层引出电极作为门极（Gate），N2层引出电极作为阴极（Cathode）。为了使该晶闸管导通，需要在该晶闸管的门极注入如图2所示的电流，由此当该晶闸管的阳极与阴极间接入正向电压时，该晶闸管导通；当需要关断该晶闸管时，往往需要在门极和阴极间接入反偏电压。
为了改善可关断晶闸管的性能，在申请号为03805301的中国专利文献中公开了一种发射极关断晶闸管。然而，为了使该种发射极关断晶闸管工作，需要复杂的脉冲和直流电流驱动电路，该脉冲和直流电流驱动电路可参见前述中国专利文献中的说明书附图中的图6、8、10及11。
由上所述可见，现有可关断晶闸管存在以下诸多缺点：
1、需要注入门极电流才能导通，导致驱动功耗大，而且该功耗会随开关频率的增加而增加；
2、门极驱动电路复杂；
3、往往需要反偏电压才会进入阻断状态。
因此，迫切需要对现有晶闸管进行改进。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种门极无需注入电流也能正向导通的晶闸管。
本发明的另一目的在于提供一种晶闸管封装件。
为实现上述目的及其他相关目的，本发明提供一种PNPN型晶闸管，其至少包括：
由P型、N型、P型及N型半导体层构成的层叠结构，其中，在与作为阴极的N型半导体层接触的P型半导体层中相对于该作为阴极的N型半导体层的区域具有第一开口。
本发明提供一种NPNP型晶闸管，其至少包括：
由N型、P型、N型及P型半导体层构成的层叠结构，其中，在与作为阳极的P型半导体层接触的N型半导体层中相对于该作为阳极的P型半导体层的区域具有第二开口。
本发明还提供一种无需驱动电流的晶闸管，其至少包括：
晶闸管本体及受控开关单元；其中，当所述晶闸管本体为PNPN型时，所述受控开关单元连接所述PNPN型的晶闸管本体的门极及阴极；当所述晶闸管本体为NPNP型时，所述受控开关单元连接所述NPNP型的晶闸管本体的门极及阳极。
优选地，所述晶闸管本体包括前述的PNPN型晶闸管或NPNP型晶闸管。
优选地，所述受控开关单元包括作为受控开关的第一晶体管；更为优选地，所述第一晶体管包括多个并联的子晶体管；更为优选地，所述子晶体管可以是金属-氧化层-半导体场效应晶体管（MOSFET）。
优选地，所述受控开关单元包括作为受控开关的第二晶体管及与所述第二晶体管连接且能使所述晶闸管本体在导通时门极处于浮空态的浮空器件；更为优选地，所述浮空器件包括单个或多个并联二极管、单个或多个并联的电容、或单个或多个并联的第三晶体管等。
本发明还提供一种晶闸管封装件，其至少包括：
形成在半导体衬底材料上的前述无需驱动电流的晶闸管；
将所形成的无需驱动电流的晶闸管予以封装的壳体及外露于所述壳体且与所述无需驱动电流的晶闸管连接的门极引脚、阴极引脚及阳极引脚。
如上所述，本发明的晶闸管由于具有开口，故当门极无电流注入时也能正向导通，有效降低能耗；此外，本发明的无需驱动电流的晶闸管将晶闸管本体与受控开关单元相结合，由此，当受控开关单元在电压的驱动下导通时，晶闸管本体也能导通，而无需门极电流驱动；将所述无需驱动电流的晶闸管予以封装成晶闸管封装件，由此可方便用户使用。
附图说明
图1显示为现有PNPN型可关断晶闸管（GTO)器件的剖面结构示意图。
图2显示为现有PNPN型可关断晶闸管（GTO)器件的门极驱动电流示意图。
图3a显示为本发明的PNPN型晶闸管结构示意图。
图3b显示为本发明的PNPN型晶闸管正向导通时的电流示意图。
图3c显示为本发明的PNPN型晶闸管导通时的电流电压特性示意图。
图3d显示为本发明的PNPN型晶闸管关断时的电流电压特性示意图。
图4a显示为本发明的NPNP型晶闸管结构示意图。
图4b显示为本发明的NPNP型晶闸管正向导通时的电流示意图。
图4c显示为本发明的NPNP型晶闸管导通时的电流电压特性示意图。
图4d显示为本发明的NPNP型晶闸管关断时的电流电压特性示意图。
图5a至8b显示为本发明的无需驱动电流的晶闸管的优选示意图。
图9a至9c显示为本发明的晶闸管封装件的优选剖面示意图。
元件标号说明
1 PNPN型晶闸管
11 第一开口
2 NPNP型晶闸管
21 第二开口
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图3a至图9c。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
本发明提供一种PNPN型晶闸管。所述PNPN型晶闸管至少包括：由P型、N型、P型及N型半导体层构成的层叠结构，其中，在与作为阴极的N型半导体层接触的P型半导体层中相对于该作为阴极的N型半导体层的区域具有第一开口，以便当所述PNPN型晶闸管有正的阳-阴极电压而无门极电流时，所述PNPN型晶闸管也会有阳极到阴极的电流。
优选地，所述第一开口正对于该作为阴极的N型半导体层。
此外，本领域技术人员应该理解，所述第一开口的尺寸基于作为阴极的N型半导体层的尺寸来确定，优选地，所述第一开口的尺寸在1到50微米之间。
例如，如图3a所示，该PNPN型晶闸管1包括P型半导体层（即P1层）、N型缓冲层（即N-Buffer层）、N型半导体层（即N1层）、P型半导体层（即P2层）、及N型半导体层（即N2层）构成的层叠结构，其中，P2层具有开口11，所述开口11正对于N2层的正下方。此外，该PNPN型晶闸管1的P1层引出作为阳极（Anode）的电极，P2层引出作为门极（Gate）的电极，N2层引出作为阴极（Cathode）的电极。
由于所述PNPN型晶闸管1具有开口，故当所述PNPN型晶闸管1的门极无注入电流而阳极与阴极间有正向电压时，所述PNPN型晶闸管1的阳极与阴极间就会有由该阳极经过所述开口11至阴极的电流，如图3b所示。
再请参见图3c，其为PNPN型晶闸管1的阳极-阴极的电流电压特性示意图。由图可见，当该PNPN型晶闸管1的门极电压VGK为零时，由于P2层、N1层的PN结耗尽层的缘故，门极电压VGK为零时，该PNPN型晶闸管1的导电能力较门极浮空时差。
再请参见图3d，其为PNPN型晶闸管1的门极电压VGK为-15v时的阳极-阴极的电流电压特性示意图。由于门极电压VGK=-15v，P2层、N1层的PN结反偏，导致N1层的电子耗尽，由此，该PNPN型晶闸管1从阳极到阴极的导电能力丧失；当阳极-阴极的电压升高至击穿电压，例如，4500V，则该PNPN型晶闸管1被击穿。
需要说明的是，本领域技术人员应该理解，击穿电压由N1层的厚度和掺杂浓度决定，通常为4500V以上。
本发明提供一种NPNP型晶闸管。所述NPNP型晶闸管至少包括：由N型、P型、N型及P型半导体层构成的层叠结构，其中，在与作为阳极的P型半导体层接触的N型半导体层中相对于该作为阳极的P型半导体层的区域具有第二开口，以便当所述NPNP型晶闸管有正的阳-阴极电压而无门极电流时，所述NPNP型晶闸管也会有阳极到阴极的电流。
优选地，所述第二开口正对于该作为阳极的P型半导体层。
此外，本领域技术人员应该理解，所述第二开口的尺寸基于作为阳极的P型半导体层的尺寸来确定，优选地，所述第二开口的尺寸在1到50微米之间。
例如，如图4a所示，该NPNP型晶闸管2包括N型半导体层（即N1层）、P型缓冲层（即P-Buffer层）、P型半导体层（即P1层）、N型半导体层（即N2层）、及P型半导体层（即P2层）构成的层叠结构，其中，N2层具有开口21，所述开口21正对于P2层正下方。此外，该NPNP型晶闸管2的N1层引出作为阴极（Cathode）的电极，N2层引出作为门极（Gate）的电极，P2层引出作为阳极（Anode）的电极。
由于所述NPNP型晶闸管2具有开口，故当所述NPNP型晶闸管2的门极无注入电流而阳极与阴极间有正向电压时，所述NPNP型晶闸管2的阳极与阴极间就会有由该阳极经过所述开口21至阴极的电流，如图4b所示。
再请参见图4c，其为NPNP型晶闸管2的阳极-阴极的电流电压特性示意图。由图可见，当该NPNP型晶闸管2的门极电压VGK为零时，由于N2层、P1层的PN结耗尽的缘故，门极电压VGK为零时，该NPNP型晶闸管2的导电能力较门极浮空时差。
再请参见图4d，其为NPNP型晶闸管2的门极电压VGK为-15v时的阳极-阴极的电流电压特性示意图。由于门极电压VGK=-15v，N2层、P1层的PN结反偏，导致N2层的电子耗尽，由此，该NPNP型晶闸管2从阳极到阴极的导电能力丧失；当阳极-阴极的电压升高至击穿电压，例如，4500V，则该NPNP型晶闸管2被击穿。
需要说明的是，本领域技术人员应该理解，击穿电压由N2层的厚度和掺杂浓度决定，通常为4500V以上。
本发明还提供一种无需驱动电流的晶闸管。所述无需驱动电流的晶闸管至少包括：晶闸管本体及受控开关单元；其中，当所述晶闸管本体为PNPN型时，所述受控开关单元连接所述PNPN型的晶闸管本体的门极及阴极；当所述晶闸管本体为NPNP型时，所述受控开关单元连接所述PNPN型的晶闸管本体的门极及阳极。
优选地，所述受控开关单元包括作为受控开关的第一晶体管。其中，所述第一晶体管包括任何类型的晶体管，优选地，包括但不限于：单个N型或P型MOSFET管、双极结型晶体管（BJT管）、绝缘栅双极型晶体管（IGBT管）、多个子晶体管并联且能达到几千安培的电流能力的晶体管组等。其中，子晶体管包括但不限于：N型或P型MOSFET管、BJT管、IGBT管等等。所述晶闸管本体可为前述图3a所示的PNPN型晶闸管，也可为前述图4a所示的NPNP型晶闸管，还可为现有PNPN型晶闸管或现有NPNP型晶闸管等。
例如，如图5a所示，所述受控开关单元包括N型MOSFET管Q1，晶闸管本体为PNPN型。其中，该N型MOSFET管Q1的源极S连接PNPN型的晶闸管本体的门极、漏极D连接PNPN型的晶闸管本体的阴极、栅极接入控制信号以便控制该N型MOSFET管Q1的导通与关断。由此，当该N型MOSFET管Q1导通时，该PNPN型的晶闸管本体的门极电压为0，该PNPN型的晶闸管本体的阳极-阴极间的电流如图3c中的VGK=0时的情形；当该N型MOSFET管Q1关断，则该PNPN型的晶闸管本体的阳极-阴极的电流通路阻断，该PNPN型的晶闸管本体进入并处于关断状态。
需要说明的是，本领域技术人员基于上述所示，应该理解第一晶体管为其他类型晶体管时，该第一晶体管与PNPN型的晶闸管本体的连接方式，故在此不再详述。
又例如，如图5b所示，所述受控开关单元包括N型MOSFET管Q1’，晶闸管本体为NPNP型。其中，该N型MOSFET管Q1’的漏极D连接NPNP型的晶闸管本体的门极、源极S连接NPNP型的晶闸管本体的阳极、栅极接入控制信号以便控制该N型MOSFET管Q1’的导通与关断。由此，当该N型MOSFET管Q1’导通时，该NPNP型的晶闸管本体的门极电压为0，该NPNP型的晶闸管本体的阳极-阴极间的电流如图4c中的VGK=0时的情形；当该P型MOSFET管Q1’关断，则该NPNP型的晶闸管本体的阳极-阴极的电流通路阻断，该PNPN型的晶闸管本体进入并处于关断状态。
需要说明的是，本领域技术人员基于上述所示，应该理解第一晶体管为其他类型晶体管时，该第一晶体管与NPNP型的晶闸管本体的连接方式，故在此不再详述。
作为另一种优选方式，所述受控开关单元包括作为受控开关的第二晶体管及与所述第二晶体管连接且能使所述晶闸管本体在导通时门极处于浮空态的浮空器件。
其中，所述第二晶体管与前述第一晶体管相同或相似，并以引用的方式包含于此，不再详述。
优选地，所述浮空器件包括但不限于：
1）单个或多个并联二极管。
例如，如图6a所示，所述受控开关单元包括N型MOSFET管Q2以及二极管D1，晶闸管本体为PNPN型。其中，该N型MOSFET管Q2的源极S连接二极管D1的阴极、漏极D连接PNPN型的晶闸管本体的阴极、栅极接入控制信号以便控制该N型MOSFET管Q2的导通与关断；二极管D1的阳极连接PNPN型的晶闸管本体的门极。由此，当该N型MOSFET管Q2导通时，由于二极管D1并联于PNPN本体的门极-阴极PN极，该PNPN型的晶闸管本体的门极处于浮空态，该PNPN型的晶闸管本体的阳极-阴极间的电流如图3c中的门极浮空的情形；当该N型MOSFET管Q2关断，则该PNPN型的晶闸管本体的阳极-阴极的电流通路阻断，该PNPN型的晶闸管本体进入并处于关断状态。
又例如，如图6b所示，所述受控开关单元包括N型MOSFET管Q2’以及二极管D1’，晶闸管本体为NPNP型。其中，该N型MOSFET管Q2’的漏极D连接二极管D1’的阳极、源极S连接NPNP型的晶闸管本体的阳极、栅极接入控制信号以便控制该N型MOSFET管Q2’的导通与关断；二极管D1’的阴极连接NPNP型的晶闸管本体的门极。由此，当该N型MOSFET管Q2’导通时，由于二极管D1’并联于NPNP本体的阳极-门极PN极，该NPNP型的晶闸管本体的门极处于浮空态，该NPNP型的晶闸管本体的阳极-阴极间的电流如图4c中的门极浮空的情形；当该N型MOSFET管Q2’关断，则该NPNP型的晶闸管本体的阳极-阴极的电流通路阻断，该NPNP型的晶闸管本体进入并处于关断状态。
2）所述浮空器件包括单个或多个并联的电容。
例如，如图7a所示，所述受控开关单元包括N型MOSFET管Q3以及电容C1，晶闸管本体为PNPN型。其中，该N型MOSFET管Q3的源极S连接电容C1的一端、漏极D连接PNPN型的晶闸管本体的阴极、栅极接入控制信号以便控制该N型MOSFET管Q3的导通与关断；电容C1的另一端连接PNPN型的晶闸管本体的门极。由此，当该N型MOSFET管Q3导通时，由于电容C1的存在，该PNPN型的晶闸管本体的门极处于浮空态，该PNPN型的晶闸管本体的阳极-阴极间的电流如图3c中的门极浮空的情形；当该N型MOSFET管Q3关断，则该PNPN型的晶闸管本体的阳极-阴极的电流通路阻断，该PNPN型的晶闸管本体进入并处于关断状态。
又例如，如图7b所示，所述受控开关单元包括N型MOSFET管Q3’以及电容C1’，晶闸管本体为NPNP型。其中，该N型MOSFET管Q3’的漏极D连接电容C1’的一端、源极S连接NPNP型的晶闸管本体的阳极、栅极接入控制信号以便控制该N型MOSFET管Q3’的导通与关断；电容C1‘的另一端连接NPNP型的晶闸管本体的门极。由此，当该N型MOSFET管Q3’导通时，由于电容C1’的存在，该NPNP型的晶闸管本体的门极处于浮空态，该NPNP型的晶闸管本体的阳极-阴极间的电流如图3c中的门极浮空的情形；当该N型MOSFET管Q3’关断，则该NPNP型的晶闸管本体的阳极-阴极的电流通路阻断，该NPNP型的晶闸管本体进入并处于关断状态
3）所述浮空器件包括单个或多个并联的第三晶体管。所述第三晶体管与前述第一晶体管相同或相似，并以引用的方式包含于此，不再详述。
例如，如图8a所示，所述受控开关单元包括N型MOSFET管Q4以及N型MOSFET管Q5，晶闸管本体为PNPN型。其中，该N型MOSFET管Q4的源极S连接N型MOSFET管Q5的源极S、漏极D连接PNPN型的晶闸管本体的阴极、栅极接入控制信号以便控制该N型MOSFET管Q4的导通与关断；N型MOSFET管Q5的漏极、栅极均连接PNPN型的晶闸管本体的门极。由此，当该N型MOSFET管Q4导通时，由于；N型MOSFET管Q5的存在，该PNPN型的晶闸管本体的门极处于浮空态，该PNPN型的晶闸管本体的阳极-阴极间的电流如图3c中的门极浮空的情形；当该N型MOSFET管Q4关断，则该PNPN型的晶闸管本体的阳极-阴极的电流通路阻断，该PNPN型的晶闸管本体进入并处于关断状态。
又例如，如图8b所示，所述受控开关单元包括N型MOSFET管Q4’以及N型MOSFET管Q5’，晶闸管本体为NPNP型。其中，该N型MOSFET管Q4’的漏极D连接N型MOSFET管Q5’的漏极D、源极S连接NPNP型的晶闸管本体的阳极、栅极接入控制信号以便控制该N型MOSFET管Q4的导通与关断；N型MOSFET管Q5’的漏极与栅极相连、源极连接NPNP型的晶闸管本体的门极。由此，当该N型MOSFET管Q4’导通时，由于N型MOSFET管Q5’的存在，该NPNP型的晶闸管本体的门极处于浮空态，该NPNP型的晶闸管本体的阳极-阴极间的电流如图4c中的门极浮空的情形；当该N型MOSFET管Q4’关断，则该NPNP型的晶闸管本体的阳极-阴极的电流通路阻断，该NPNP型的晶闸管本体进入并处于关断状态。
需要说明的是，本领域技术人员基于上述所示，应该理解第三晶体管为其他类型晶体管时，该第三晶体管与N型MOSFET管、晶闸管本体的连接方式，故在此不再详述；此外，基于上述对受控开关单元的描述，本领域技术人员应该理解，当所述第二晶体管为其他类型晶体管时，受控开关单元与晶闸管本体的连接方式，故在此不再详述；再有，上述所示浮空器件仅仅只是列示，而非对本发明的限制，事实上，任何能使晶闸管本体在导通时门极处于浮空态的器件，例如，电容与晶体管组合成的电路等，均应包含在本发明的范围内。
本发明还提供一种晶闸管封装件。该晶闸管封装件至少包括：形成在半导体材料上的无需驱动电流的晶闸管；将所形成的无需驱动电流的晶闸管予以封装的壳体及外露于所述壳体且与所述无需驱动电流的晶闸管连接的控制门极引脚、阳极引脚及阴极引脚。
其中，所形成的无需驱动电流的晶闸管如前（例如图5a至8b）所述，故在此不再予以详述；所述壳体的材质为塑料、陶瓷、或橡胶等等。
优选地，本领域技术人员应该理解，可采用与现有封装晶闸管相同或相似的方式来封装所形成的无需驱动电流的晶闸管，在此不再予以详述。
优选地，在所述壳体内还包括：第一导电层、第二导电层及绝缘层。
例如，如图9a所示，第二导电层与无需驱动电流的晶闸管的阴极电气连接，受控开关单元中的元器件安装在第二导电层上并且该元器件的一端与晶闸管连接（连接方式参照图5a至8b所示）；第一导电层与受控开关单元中的元器件的连接参照图5a至8b所示；绝缘层处于第一导电层及第二导电层之间，由此可直接由第一导电层引出整体器件的阴极至壳体外。
更为优选地，在所述壳体内还包括：将所述第一导电层、第二导电层、绝缘层及所述半导体层叠结构予以夹设的第三导电层及第四导电层。
例如，如图9b所示，第三导电层与第一导电层接触，第四导电层与无需驱动电流的晶闸管的阳极接触，则第三导电层与第四导电层将所述第一导电层、第二导电层、绝缘层及所述半导体层叠结构夹设，由此可直接由第三导电层引出阴极引脚至壳体外、由第四导电层引出阳极引脚至壳体外、由无需驱动电流的晶闸管的受控开关单元控制端引出控制门极引脚至壳体外。
更为优选地，所述壳体与所述第三导电层及第四导电层接触处均为导电材质、其余部分为陶瓷材质。
例如，如如图9c所示，与所述第三导电层接触的壳体下表面为金属材质、与所述第四导电层接触的壳体上表面也为金属材质、由此，可直接将壳体下表面作为阴极引脚、壳体上表面作为阳极引脚，再由无需驱动电流的晶闸管的受控开关单元控制端门极引出控制门极引脚至壳体外（图中未示出）。
更为优选地，所述壳体呈圆形。
需要说明的是，本领域技术人员应该理解，上述所示壳体仅仅只是列示，而非对本发明的限制，事实上，任何能将形成在半导体衬底表面的无需驱动电流的晶闸管封装的壳体均包含在本发明的范围内。
综上所述，本发明的晶闸管由于具有开口，故当晶闸管门极无注入电流时也能导通，有效降低了功耗；此外，本发明的无需驱动电流的晶闸管将晶闸管本体与受控开关单元相结合，由此，当受控开关单元在电压的驱动下导通时，晶闸管本体也能导通，而无需门极电流的驱动。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (18)
1.一种PNPN型晶闸管，其特征在于，所PNPN型晶闸管至少包括：
由P型、N型、P型及N型半导体层构成的层叠结构，其中，在与作为阴极的N型半导体层接触的P型半导体层中相对于该作为阴极的N型半导体层的区域具有第一开口。
2.根据权利要求1所述的PNPN型晶闸管，其特征在于：所述第一开口正对于作为阴极的N型半导体层。
3.一种NPNP型晶闸管，其特征在于，所NPNP型晶闸管至少包括：
由N型、P型、N型及P型半导体层构成的层叠结构，其中，在与作为阳极的P型半导体层接触的N型半导体层中相对于该作为阳极的P型半导体层的区域具有第二开口。
4.根据权利要求3所述的NPNP型晶闸管，其特征在于：所述第二开口正对于作为阳极的P型半导体层。
5.一种无需驱动电流的晶闸管，其特征在于，所述无需驱动电流的晶闸管至少包括：
晶闸管本体及受控开关单元；其中，当所述晶闸管本体为PNPN型时，所述受控开关单元连接所述PNPN型的晶闸管本体的门极及阴极；当所述晶闸管本体为NPNP型时，所述受控开关单元连接所述NPNP型的晶闸管本体的门极及阳极。
6.根据权利要求5所述的无需驱动电流的晶闸管，其特征在于：所述晶闸管本体包括：权利要求1至4中任一项所述的晶闸管。
7.根据权利要求5或6所述的无需驱动电流的晶闸管，其特征在于：所述受控开关单元包括作为受控开关的第一晶体管。
8.根据权利要求7所述的无需驱动电流的晶闸管，其特征在于：所述第一晶体管包括多个并联的子晶体管。
9.根据权利要求5或6所述的无需驱动电流的晶闸管，其特征在于：所述受控开关单元包括作为受控开关的第二晶体管及与所述第二晶体管连接且能使所述晶闸管本体在导通时门极处于浮空态的浮空器件。
10.根据权利要求9所述的无需驱动电流的晶闸管，其特征在于：所述浮空器件包括单个或多个并联二极管。
11.根据权利要求9所述的无需驱动电流的晶闸管，其特征在于：所述浮空器件包括单个或多个并联的电容。
12.根据权利要求9所述的无需驱动电流的晶闸管，其特征在于：所述浮空器件包括单个或多个并联的第三晶体管。
13.根据权利要求9所述的无需驱动电流的晶闸管，其特征在于：所述第二晶体管包括多个并联的子晶体管。
14.一种晶闸管封装件，其特征在于：所述晶闸管封装件至少包括：
形成在半导体衬底材料上的权利要求5至13中任一项所述的无需驱动电流的晶闸管；
将所形成的无需驱动电流的晶闸管予以封装的壳体及外露于所述壳体且与所述无需驱动电流的晶闸管连接的门极引脚、阴极引脚及阳极引脚。
15.根据权利要求14所述的晶闸管封装件，其特征在于，在所述壳体内还包括：与晶闸管本体的阴极电气连接的第二导电层、与所述无需驱动电流的晶闸管的阴极电气连接的第一导电层及隔离所述第一导电层与第二导电层的绝缘层。
16.根据权利要求15所述的晶闸管封装件，其特征在于，在所述壳体内还包括：将所述第一导电层、第二导电层、绝缘层及所述半导体层叠结构予以夹设的第三导电层及第四导电层。其中第四导电层和所述无需驱动电流的晶闸管的阳极电气连接，第三导电层和所述第二导电层电气连接。
17.根据权利要求16所述的晶闸管封装件，其特征在于：所述壳体与所述第三导电层及第四导电层接触处均为导电材质、其余部分为陶瓷材质。
18.根据权利要求14至17任一项所述的晶闸管封装件，其特征在于：所述壳体呈圆形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210286393.8A CN103594490A (zh) | 2012-08-13 | 2012-08-13 | 晶闸管及晶闸管封装件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210286393.8A CN103594490A (zh) | 2012-08-13 | 2012-08-13 | 晶闸管及晶闸管封装件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103594490A true CN103594490A (zh) | 2014-02-19 |
Family
ID=50084562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210286393.8A Pending CN103594490A (zh) | 2012-08-13 | 2012-08-13 | 晶闸管及晶闸管封装件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594490A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104270016A (zh) * | 2014-09-28 | 2015-01-07 | 国家电网公司 | 一种新型的晶闸管换流阀的阀塔 |
| CN104467457A (zh) * | 2014-09-28 | 2015-03-25 | 国家电网公司 | 一种高压晶闸管换流阀阀塔 |
| CN111742411A (zh) * | 2018-02-13 | 2020-10-02 | Abb电网瑞士股份公司 | 双向晶闸管器件 |
| CN113543398A (zh) * | 2021-09-14 | 2021-10-22 | 中国工程物理研究院流体物理研究所 | 一种提升高功率脉冲氙灯光源可靠性的装置及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4329772A (en) * | 1979-03-30 | 1982-05-18 | Hitachi, Ltd. | Method for manufacturing a semiconductor device utilizing selective epitaxial growth and post heat treating |
| JPH06252385A (ja) * | 1993-02-24 | 1994-09-09 | Matsushita Electric Works Ltd | 静電誘導サイリスタ |
| US5831289A (en) * | 1997-10-06 | 1998-11-03 | Northrop Grumman Corporation | Silicon carbide gate turn-off thyristor arrangement |
| US6521918B2 (en) * | 1998-09-10 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and driving method thereof |
| US7132698B2 (en) * | 2002-01-25 | 2006-11-07 | International Rectifier Corporation | Compression assembled electronic package having a plastic molded insulation ring |
-
2012
- 2012-08-13 CN CN201210286393.8A patent/CN103594490A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4329772A (en) * | 1979-03-30 | 1982-05-18 | Hitachi, Ltd. | Method for manufacturing a semiconductor device utilizing selective epitaxial growth and post heat treating |
| JPH06252385A (ja) * | 1993-02-24 | 1994-09-09 | Matsushita Electric Works Ltd | 静電誘導サイリスタ |
| US5831289A (en) * | 1997-10-06 | 1998-11-03 | Northrop Grumman Corporation | Silicon carbide gate turn-off thyristor arrangement |
| US6521918B2 (en) * | 1998-09-10 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and driving method thereof |
| US7132698B2 (en) * | 2002-01-25 | 2006-11-07 | International Rectifier Corporation | Compression assembled electronic package having a plastic molded insulation ring |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104270016A (zh) * | 2014-09-28 | 2015-01-07 | 国家电网公司 | 一种新型的晶闸管换流阀的阀塔 |
| CN104467457A (zh) * | 2014-09-28 | 2015-03-25 | 国家电网公司 | 一种高压晶闸管换流阀阀塔 |
| CN111742411A (zh) * | 2018-02-13 | 2020-10-02 | Abb电网瑞士股份公司 | 双向晶闸管器件 |
| CN111742411B (zh) * | 2018-02-13 | 2024-03-08 | 日立能源有限公司 | 双向晶闸管器件 |
| CN113543398A (zh) * | 2021-09-14 | 2021-10-22 | 中国工程物理研究院流体物理研究所 | 一种提升高功率脉冲氙灯光源可靠性的装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110797403B (zh) | 一种rc-igbt半导体装置 | |
| CN109427869B (zh) | 一种半导体器件 | |
| CN102779840B (zh) | 一种具有终端深能级杂质层的igbt | |
| US9299818B2 (en) | Insulating gate-type bipolar transistor | |
| JP2011204803A (ja) | 半導体装置 | |
| US11081574B2 (en) | IGBT power device | |
| US20150187678A1 (en) | Power semiconductor device | |
| CN109888007B (zh) | 具有二极管钳位载流子存储层的soi ligbt器件 | |
| CN103383957A (zh) | 一种逆导型igbt器件 | |
| Gejo et al. | High switching speed trench diode for 1200V RC-IGBT based on the concept of Schottky Controlled injection (SC) | |
| CN103594490A (zh) | 晶闸管及晶闸管封装件 | |
| CN115832039A (zh) | 一种逆导型igbt器件 | |
| CN111834449A (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN102044543A (zh) | 一种单片集成igbt和frd的半导体器件 | |
| CN109686788B (zh) | 一种具有载流子存储层的槽栅igbt器件 | |
| CN111403385B (zh) | 一种具有内嵌肖特基二极管的rc-ligbt器件 | |
| CN203179900U (zh) | 一种快恢复二极管frd芯片 | |
| CN109616518B (zh) | 一种mos栅控晶闸管 | |
| CN110504259B (zh) | 一种具有过流保护能力的横向igbt | |
| US9209287B2 (en) | Power semiconductor device | |
| US20150144993A1 (en) | Power semiconductor device | |
| JP2021128993A (ja) | 半導体装置およびスイッチングシステム | |
| US20150187918A1 (en) | Power semiconductor device | |
| US20150187869A1 (en) | Power semiconductor device | |
| CN104282744A (zh) | 一种igbt器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Bai Yuming Inventor before: Huang Qin |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: DING QIA TO: YANG ZHENGLIN |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| AD01 | Patent right deemed abandoned |
Effective date of abandoning: 20170510 |