CN103035707B - 一种超结垂直氮化镓基异质结场效应晶体管 - Google Patents

一种超结垂直氮化镓基异质结场效应晶体管 Download PDF

Info

Publication number
CN103035707B
CN103035707B CN201310000143.8A CN201310000143A CN103035707B CN 103035707 B CN103035707 B CN 103035707B CN 201310000143 A CN201310000143 A CN 201310000143A CN 103035707 B CN103035707 B CN 103035707B
Authority
CN
China
Prior art keywords
gan
cushions
gallium nitride
gan cushions
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310000143.8A
Other languages
English (en)
Other versions
CN103035707A (zh
Inventor
杜江锋
赵子奇
尹成功
罗杰
黄思霓
严慧
罗谦
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201310000143.8A priority Critical patent/CN103035707B/zh
Publication of CN103035707A publication Critical patent/CN103035707A/zh
Application granted granted Critical
Publication of CN103035707B publication Critical patent/CN103035707B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种超结垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极，n+‑GaN衬底，GaN沟道层，AlGaN势垒层，以及AlGaN势垒层上的源极和栅极组成，源极与漏极均为欧姆接触，栅极为肖特基接触，其还包括由p‑GaN缓冲层和n‑GaN缓冲层竖向排列形成的超结缓冲层，所述的超结缓冲层位于n+‑GaN衬底与GaN沟道层之间。本发明中，由p‑GaN缓冲层和n‑GaN缓冲层形成的超结结构可以在器件击穿时完全耗尽，器件整个缓冲层都可以承受耐压，从而大幅提升器件击穿电压。

Description

一种超结垂直氮化镓基异质结场效应晶体管
技术领域
本发明涉及半导体器件领域，具体是指一种超结垂直氮化镓基异质结场效应晶体管。
技术背景
氮化镓基异质结场效应晶体管(Heterojunction Fiele-Effect Transistor，HFET)不但具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓(GaN)材料可以与铝镓氮(AlGaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。
现有的高耐压GaN HFET结构主要为横向器件，器件基本结构如图1所示。器件主要包括衬底，氮化镓(GaN)缓冲层，铝镓氮(AlGaN)势垒层以及铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅极，其中源极和漏极与铝镓氮(AlGaN)势垒层形成欧姆接触，栅极与铝镓氮(AlGaN)势垒层形成肖特基接触。但是对于横向GaN HFET而言，在截止状态下，从源极注入的电子可以经过GaN缓冲层到达漏极，形成漏电通道，过大的缓冲层泄漏电流会导致器件提前击穿，无法充分发挥GaN材料的高耐压优势，从而限制GaN HFET在高压方面的应用。同时横向GaN HFET器件主要依靠栅极与漏极之间的有源区来承受耐压，要获得大的击穿电压，需设计很大的栅极与漏极间距，从而会增大芯片面积，不利于现代电力电子系统便携化、小型化的发展趋势。
与横向GaN HFET相比，垂直GaN HFET(Vertical Heterojunction Fiele-EffectTransistor，VHFET)结构可以有效地解决以上问题。现有技术GaN VHFET结构如图2所示，器件主要包括漏极、n+-GaN衬底、n-GaN缓冲层、P-GaN阻挡层、GaN沟道层、AlGaN势垒层和势垒层上形成的栅极和源极，其中漏极与n+-GaN衬底形成欧姆接触，源极与AlGaN势垒层形成欧姆接触，栅极与AlGaN势垒层形成肖特基接触。与横向GaN HFET相比，GaN VHFET存在以下优势：器件主要通过栅极与漏极之间的纵向间距，即n-GaN缓冲层来承受耐压，器件横向尺寸可以设计的非常小，有效节省芯片面积；同时p-GaN阻挡层与n-GaN缓冲层之间形成的p-n结可以有效阻挡从源极注入的电子，从而抑制器件缓冲层泄漏电流。除此之外，GaNVHFET结构还具有便于封装、低沟道温度等多方面优点。
对于GaN VHFET结构而言，器件主要依靠p-GaN阻挡层与n-GaN缓冲层之间形成的p-n结来承受耐压，器件击穿与n-GaN缓冲层掺杂浓度成反比关系，欲提升器件击穿电压，就必须降低n-GaN缓冲层内掺杂浓度，但是过低的n-GaN缓冲层掺杂浓度会增大器件导通电阻，从而影响器件性能。因此如何在不降低n-GaN缓冲层掺杂浓度的前提下提升器件击穿电压，成为GaN VHFET结构设计亟待解决的问题之一。
发明内容
针对现有GaN VHFET器件存在的技术问题，本发明提供了一种超结垂直氮化镓基异质结场效应晶体管(Super-Junction Vertical Heterojunction Fiele-EffectTransistor，SJ-VHFET)，通过在缓冲层中引入超结结构，来提升器件的击穿电压。
本发明的目的通过下述技术方案实现：一种超结垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极，n+-GaN衬底，GaN沟道层，AlGaN势垒层，以及AlGaN势垒层上的源极和栅极组成，源极与漏极均为欧姆接触，栅极为肖特基接触，其还包括由位于n+-GaN衬底与GaN沟道层之间，并由p-GaN缓冲层和n-GaN缓冲层排列形成的超结缓冲层。
所述的超结缓冲层由n-GaN缓冲层以及分别位于n-GaN缓冲层两边的p-GaN缓冲层组成。
所述栅极长度大于n-GaN缓冲层的长度Ln-buf，且部分覆盖n-GaN缓冲层两边的p-GaN缓冲层。
所述n-GaN缓冲层长度为0.2μm至50μm，掺杂浓度为1×1015cm-3至1×1018cm-3。
所述两边的p-GaN缓冲层长度相等，均为0.2μm至50μm。
所述两边的p-GaN掺杂浓度相等，均为1×1015cm-3至1×1021cm-3。
所述n-GaN缓冲层与两边的p-GaN缓冲层厚度相等，均为1μm至500μm。
与现有技术GaN VHFET相比，本发明所提出的GaN SJ-VHFET器件优势为：当器件承受耐压时，由于n-GaN缓冲层与p-GaN缓冲层之间形成超结结构，n-GaN缓冲层可以完全耗尽，器件击穿电压只与n-GaN缓冲层厚度有关，而与n-GaN缓冲层内掺杂浓度无关，无需降低n-GaN缓冲层内掺杂浓度来提升器件击穿电压，从而可以同时实现器件的高击穿电压与低导通电阻。
附图说明
图1是已有技术横向GaN HFET结构示意图。
图2是已有技术GaNVHFET结构。
图3是本发明提供的GaN SJ-VHFET结构示意图。
图4是本发明提供的GaN SJ-VHFET与已有技术GaN VHFET截止状态下漏极泄漏电流比较。
图5是本发明提供的GaN SJ-VHFET与已有技术GaN VHFET击穿时n-GaN缓冲层内A-A’截面处电场强度比较。
图6是本发明提供的GaN SJ-VHFET与已有技术GaN VHFET击穿电压与导通电阻随n-GaN缓冲层厚度变化比较。
其中，图中附图标记对应的零部件名称为：
301-源极，302-栅极，303-AlGaN势垒层，304-GaN沟道层，305-n+-GaN衬底，306-漏极，307-p-GaN缓冲层，308-n-GaN缓冲层。
具体实施方式
下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例
图1是已有技术横向GaN HFET结构示意图，从下至上主要包括衬底，氮化镓(GaN)缓冲层，氮化镓(GaN)沟道层，铝镓氮(AlGaN)势垒层以及铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅极，其中源极和漏极与铝镓氮(AlGaN)势垒层形成欧姆接触，栅极与铝镓氮(AlGaN)势垒层形成肖特基接触。
图2是已有技术GaN VHFET结构示意图，从下至上主要包括漏极，n+-GaN衬底，n-GaN缓冲层，p-GaN阻挡层，GaN沟道层，AlGaN势垒层以及AlGaN势垒层上形成的源极和栅极，其中源极和漏极均为欧姆接触，栅极为肖特基接触。
图3是本发明提供的GaN SJ-VHFET结构示意图，从下至上依次主要由漏极306，n+-GaN衬底305，GaN沟道层304，AlGaN势垒层303组成，在AlGaN势垒层303上形成有源极301和栅极302，源极301与漏极306均为欧姆接触，栅极302为肖特基接触，还包括位于n+-GaN衬底305与GaN沟道层304之间，由p-GaN缓冲层307和n-GaN缓冲层308排列形成的超结缓冲层。为了方便讨论，图中定义了一个二维坐标系。
所述栅极长度大于Ln-buf，其中Ln-buf为n-GaN缓冲层长度，且部分覆盖n-GaN缓冲层308两边的p-GaN缓冲层307。
所述n-GaN缓冲层长度为0.2μm至20μm，掺杂浓度为1×1015cm-3至1×1018cm-3。
所述两边的p-GaN缓冲层长度相等，均为0.2μm至50μm。
所述两边的p-GaN掺杂浓度相等，均为1×1015cm-3至1×1021cm-3。
所述n-GaN缓冲层与两边的p-GaN缓冲层厚度相等，均为1μm至500μm。
在本发明的GaN HFET中，最易于说明本发明意图的例子是图3所示的GaNSJ-VHFET与图2所示的已有技术GaN VHFET器件特性对比。器件结构参数由表1给出。
表1器件仿真结构参数
图4是本发明提供的GaN SJ-VHFET与已有技术GaN VHFET截止状态下漏极306泄漏电流比较。器件击穿电压定义为截止状态下漏极306电流达到1mA/mm时，漏极306所施加的偏置电压。其中实线为本发明提供的GaNSJ-VHFET漏极306泄漏电流，虚线为已有技术GaNVHFET漏极泄漏电流。从图中可以看出，与已有技术GaN VHFET相比，GaN SJ-VHFET结构有效降低了器件的泄漏电流，提升了器件的击穿电压，在器件其他参数完全相同的情况下，器件击穿电压从141V提升至192V，增大了约36％。
图5为本发明提供的GaN SJ-VHFET与已有技术GaN VHFET击穿时A-A’截面上n-GaN缓冲层内(如图2所示，x＝2μm)电场分布比较。从图中可以看出，由于超结结构的引入，使得器件n-GaN缓冲层在击穿时可以完全耗尽，从而可以获得比已有技术GaN VHFET更高的电场强度与击穿电压。
为进一步验证超结结构对器件击穿电压的影响，对不同缓冲层厚度的器件击穿特性进行了仿真，器件其他参数与表1一致，结果如图6所示。从图中可以看出，对于已有技术GaN VHFET，器件击穿电压很低，而且当缓冲层厚度大于6μm时，器件击穿电压达到饱和值315V，不再随着缓冲层厚度的继续增大而增大。仿真结果表明，当缓冲层厚度为6μm时，已有技术GaN VHFET器件击穿时n-GaN缓冲层内耗尽区宽度已达到极限，继续增大缓冲层厚度无法进一步提升器件击穿电压。而对于本发明提供的GaN SJ-VHFET结构，由于超结结构的引入，在任何缓冲层厚度情况下，器件击穿时n-GaN缓冲层都可以达到完全耗尽，器件击穿电压随着缓冲层厚度的增大而不断增大，当缓冲层厚度为15μm时，器件击穿电压达到4214V，远高于已有技术GaN VHFET的315V。
虽然上述实施例子是以氮化镓基异质结场效应晶体管(GaN HFET)为例进行说明的，但是所提出结构适用于各种其他半导体材料构成的多种结构晶体管。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本/发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (7)

1.一种超结垂直氮化镓基异质结场效应晶体管，从下至上依次主要由漏极（306），n+-GaN衬底（305），GaN沟道层（304），AlGaN势垒层（303），以及AlGaN势垒层（303）上的源极（301）和栅极（302）组成，源极（301）与漏极（306）均为欧姆接触，栅极（302）为肖特基接触，其特征在于：还包括位于n+-GaN衬底（305）与GaN沟道层（304）之间，并由p-GaN缓冲层（307）和n-GaN缓冲层（308）排列形成的超结缓冲层；所述的超结缓冲层由n-GaN缓冲层（308）以及分别位于n-GaN缓冲层（308）两边的p-GaN缓冲层（307）组成；所述n-GaN缓冲层（308）掺杂浓度为1×1016cm-3，p-GaN缓冲层（307）掺杂浓度为1×1017cm-3；所述AlGaN势垒层（303）厚度为15nm，且GaN沟道层（304）厚度为10nm。
2.根据权利要求1所述的一种超结垂直氮化镓基异质结场效应晶体管，其特征在于：所述栅极（302）长度大于n-GaN缓冲层（308）的长度Ln-buf，且部分覆盖n-GaN缓冲层（308）两边的p-GaN缓冲层（307）。
3.根据权利要求2所述的一种超结垂直氮化镓基异质结场效应晶体管，其特征在于：所述n-GaN缓冲层（308）长度为0.2μm至50μm。
4.根据权利要求2或3所述的一种超结垂直氮化镓基异质结场效应晶体管，其特征在于：所述n-GaN缓冲层（308）与两边的p-GaN缓冲层（307）长度相等，均为0.2μm至50μm。
5.根据权利要求4所述的一种超结垂直氮化镓基异质结场效应晶体管，其特征在于：所述n-GaN缓冲层（308）两边的p-GaN缓冲层（307）掺杂浓度相等。
6.根据权利要求5所述的一种超结垂直氮化镓基异质结场效应晶体管，其特征在于：所述n-GaN缓冲层（308）与两边的p-GaN缓冲层（307）厚度相等。
7.根据权利要求6所述的一种超结垂直氮化镓基异质结场效应晶体管，其特征在于：所述n-GaN缓冲层（308）与两边的p-GaN缓冲层（307）厚度均为1μm至500μm。
CN201310000143.8A 2013-01-04 2013-01-04 一种超结垂直氮化镓基异质结场效应晶体管 Expired - Fee Related CN103035707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310000143.8A CN103035707B (zh) 2013-01-04 2013-01-04 一种超结垂直氮化镓基异质结场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310000143.8A CN103035707B (zh) 2013-01-04 2013-01-04 一种超结垂直氮化镓基异质结场效应晶体管

Publications (2)

Publication Number Publication Date
CN103035707A CN103035707A (zh) 2013-04-10
CN103035707B true CN103035707B (zh) 2017-05-10

Family

ID=48022414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310000143.8A Expired - Fee Related CN103035707B (zh) 2013-01-04 2013-01-04 一种超结垂直氮化镓基异质结场效应晶体管

Country Status (1)

Country Link
CN (1) CN103035707B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783612A (zh) * 2016-12-15 2017-05-31 中国科学院微电子研究所 增强型GaN基功率晶体管器件及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218813A (ja) * 2007-03-06 2008-09-18 Toyota Central R&D Labs Inc 半導体装置とその製造方法
CN101388336A (zh) * 2007-09-13 2009-03-18 三洋电机株式会社 半导体晶片的制造方法
CN101414553A (zh) * 2007-09-27 2009-04-22 三洋电机株式会社 半导体晶片及其制造方法
CN102148163A (zh) * 2011-03-04 2011-08-10 电子科技大学 超结结构和超结半导体器件的制造方法
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN102832241A (zh) * 2012-09-14 2012-12-19 电子科技大学 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
WO2012177699A1 (en) * 2011-06-20 2012-12-27 The Regents Of The University Of California Current aperture vertical electron transistors

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5208463B2 (ja) * 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218813A (ja) * 2007-03-06 2008-09-18 Toyota Central R&D Labs Inc 半導体装置とその製造方法
CN101388336A (zh) * 2007-09-13 2009-03-18 三洋电机株式会社 半导体晶片的制造方法
CN101414553A (zh) * 2007-09-27 2009-04-22 三洋电机株式会社 半导体晶片及其制造方法
CN102148163A (zh) * 2011-03-04 2011-08-10 电子科技大学 超结结构和超结半导体器件的制造方法
WO2012177699A1 (en) * 2011-06-20 2012-12-27 The Regents Of The University Of California Current aperture vertical electron transistors
CN102820325A (zh) * 2012-09-05 2012-12-12 电子科技大学 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN102832241A (zh) * 2012-09-14 2012-12-19 电子科技大学 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管

Also Published As

Publication number Publication date
CN103035707A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103035706B (zh) 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管
JP7102048B2 (ja) チャネル領域拡張部を用いた炭化ケイ素金属酸化物半導体（ｍｏｓ）デバイスセルにおける電界シールド
CN102820325B (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN105845724B (zh) 一种积累型垂直hemt器件
CN104167442B (zh) 一种具有P型GaN岛的垂直氮化镓基异质结场效应晶体管
CN105140302B (zh) 电荷补偿耐压结构垂直氮化镓基异质结场效应管
CN106920844B (zh) 一种具有n型浮空埋层的resurf hemt器件
CN105261643B (zh) 一种高击穿电压氮化镓基高电子迁移率晶体管
CN103117303A (zh) 一种氮化物功率器件及其制造方法
CN106057868A (zh) 一种纵向超结增强型mis hemt器件
CN103474466A (zh) 一种高压器件及其制造方法
CN111969047B (zh) 一种具有复合背势垒层的氮化镓异质结场效应晶体管
CN103151392A (zh) 一种带有p型氮化镓埋层的垂直氮化镓基异质结场效应晶体管
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN102723363A (zh) 一种vdmos器件及其制作方法
CN104992971A (zh) 具有复合低k电流阻挡层的垂直氮化镓基异质结场效应管
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
CN103227199B (zh) 半导体电子器件
CN103579326A (zh) 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管
CN108878524A (zh) 一种氮化镓基高电子迁移率晶体管
CN104882475B (zh) 双沟道超结igbt
CN102263125A (zh) 一种横向扩散金属氧化物功率mos器件
CN104218088A (zh) 基于折叠漂移区的soi耐压结构及功率器件
CN104241351B (zh) 具有体内复合场板结构的氮化镓基异质结场效应管
CN104167444A (zh) 一种具有局部帽层的氮化镓基异质结场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170510

Termination date: 20200104

CF01 Termination of patent right due to non-payment of annual fee