CN104218088A - 基于折叠漂移区的soi耐压结构及功率器件 - Google Patents
基于折叠漂移区的soi耐压结构及功率器件 Download PDFInfo
- Publication number
- CN104218088A CN104218088A CN201410333042.7A CN201410333042A CN104218088A CN 104218088 A CN104218088 A CN 104218088A CN 201410333042 A CN201410333042 A CN 201410333042A CN 104218088 A CN104218088 A CN 104218088A
- Authority
- CN
- China
- Prior art keywords
- active layer
- media slot
- region
- layer
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 230000002035 prolonged effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 230000000903 blocking effect Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 description 22
- 239000000463 material Substances 0.000 description 19
- 108091006146 Channels Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000001976 improved effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种基于折叠漂移区的SOI耐压结构及功率器件，包括自下而上依次叠放的衬底层、介质埋层和有源层，所述有源层内还设有叉指介质槽；该叉指介质槽由至少一个从有源层表面向下延伸的下延介质槽和至少一个从介质埋层表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层的厚度，且下延介质槽和上延介质槽在有源层内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。本发明通过在功率器件半导体有源层和介质埋层之间设置有多个叉指介质槽来提高横向和纵向耐压，并使得器件的阻断特性获得显著改善。
Description
技术领域
本发明涉及半导体功率器件和功率集成技术领域，具体涉及一种用于功率器件或高压集成电路中，基于折叠漂移区的SOI(Silicon On Insulator，绝缘衬底上的硅)耐压结构及功率器件。
背景技术
SOI(Silicon On Insulator)功率器件具有高的工作速度和集成度、可靠的绝缘性能、强的抗辐照能力和大的安全工作区的优点，广泛用于电力电子、工业自动化、航空航天和武器装备等领域，是SOI功率集成电路的核心器件。
典型的常规n型SOI LDMOS(Lateral Double Diffused Metal OxideSemicondutor，横向双扩散金属氧化物半导体)器件的结构如图1所示，由源电极1，n+源区2，栅电极3，n型有源半导体层4，n+漏区5，漏电极6，p型沟道区7，p型衬底半导体层8和介质埋层9组成。器件的耐压由纵向耐压和横向耐压中的较小者决定，其中横向耐压由横向电场沿耐压长度进行电离积分计算得到，因而提高横向耐压的设计思路是：提高平坦化表面电场分布和增加漂移区长度。
首先，平坦化表面电场的方法包括：降低表面电场(RESURF)、横向变掺杂、场板和SJ(Super Junction，超结)结构等。其中陈星弼院士提出的SJ结构，其比导通电阻与耐压的1.3次方关系打破了常规器件中2.5次方的硅极限。P柱和N柱间的电荷平衡至关重要，导通电阻和耐压的矛盾关系随着N(P)柱深宽比的增加进一步改善，但是高深宽比SJ往往需要多次外延或深槽刻蚀等特殊工艺，存在工艺复杂、成本高昂和可靠性低的缺点。其次，在平坦化表面电场的基础上，随着功率器件有源层长度的增加，击穿电压增大。但是增加有源层长度会导致常规高压功率器件尺寸巨大，制造成本高昂，同时与半导体集成电路的等比例减小的发展趋势相悖，这严重束缚了分立器件和功率集成电路的发展及应用，因此减小高压功率器件表面长度就成为功率集成电路技术的关键。
通过改变体电场分布或者把横向耐压引入纵向，是减小器件表面长度、提高耐压的有效方法。在半导体表面插入介质槽，依靠其对载流子的阻挡作用把耐压引入纵向，提高横向耐压，如图2。在有源层4表面形成多个介质槽10，对载流子产生阻挡作用，促使漂移区电场重构，提高横向耐压。但是由于上述介质槽仅存在于上表面，载流子的阻挡效果不佳，导致有效横向耐压长度并没有明显增加，器件耐压改善有限。
通过在介质埋层产生界面电荷，增强介质埋层中的电场，导致体电场重新分布，从而提高器件耐压，如图3所示。在常规SOI功率器件的有源层4中，介质埋层9之上设置有至少一个界面岛型埋层11，有源层的导电类型与界面岛型埋层的导电类型相反。当正的高漏极电压添加到漏，同时源、栅和衬底接地时，介质埋层上界面将自适应地收集空穴，空穴浓度从源到漏线性增加。根据高斯定理，这些界面空穴能有效的增加介质埋层电场和提高耐压。
通过施加衬底偏压，使得有源层电场重新分布，可显著提高击穿电压。在常规SOI器件的衬底层背面制作衬底电极，衬底电场的调制作用使有源层的体内电场重新分布，漏极电场降低，源极电场增加，器件的击穿电压较常规LDMOS增加47.8％。把耐压引入纵向，通过衬底分压作用可以提高击穿特性，如图4所示。在常规SOI器件中加入部分SiO2介质埋层12，在沟道区下面有一个开窗口。反向偏置时，器件通过开窗口向衬底耗尽，部分电势由衬底承担，而且导通时产生的热量可以通过该开窗口由衬底向外散发，具有较好的热特性。有源层4为变化掺杂浓度分布，以改善表面电场分布。
通过在有源层表面刻蚀硅槽，形成横向折叠形貌，具有增加横向宽度和降低导通电阻的作用，如图5。通过刻蚀工艺，器件横向形成厚度不同的薄有源层13和厚有源层14。硅槽用半绝缘多晶硅填充，其电场调制作用改善有源层电场分布。正向导通时，电流流经厚度不同的有源层，硅槽侧面的电流等效于增加器件的宽度，因而导通和耐压特性获得较大的改善，接近于SJ器件的性能。
综上所述，目前把耐压引入纵向以减小器件长度的方法主要是在表面嵌入介质槽，通过其对载流子的阻挡作用改善耐压特性。但是由于表面介质槽阻挡效果不佳，有效横向耐压长度并没有明显增加，器件耐压未获得理想结果；在平坦化表面电场分布的技术中，器件的横向耐压长度并没有增加；而且在改善表面电场的SJ结构中，高深宽比SJ的制作工艺复杂、成本高昂，改进结构往往未能实现电荷的充分补偿，耐压和导通电阻改善有限。
发明内容
本发明针对现有SOI功率器件把横向耐压引入纵向的结构中存在的表面介质槽阻挡效果不佳、横向有效耐压长度并没有明显增加，而导致高压功率器件尺寸巨大、制造成本高昂的问题，提出一种基于折叠漂移区的SOI耐压结构及功率器件。
为解决上述问题，本发明是通过以下技术方案实现的：
一种基于折叠漂移区的SOI耐压结构，包括自下而上依次叠放的衬底层、介质埋层和有源层，所述有源层内还设有叉指介质槽；该叉指介质槽由至少一个从有源层表面向下延伸的下延介质槽和至少一个从介质埋层表面向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层的厚度，且下延介质槽和上延介质槽在有源层内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。
上述方案中，所述下延介质槽呈矩形、梯形和/或三角形；所述上延介质槽呈矩形、梯形和/或三角形。
上述方案中，所述下延介质槽和上延介质槽为一对一间隔设置。
上述方案中，所述介质埋层上开有用于散热的硅窗口。
根据上述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件(即基于折叠漂移区的SOI LDMOS器件)，包括自下而上依次叠放的衬底层、介质埋层和有源层；所述有源层内的两侧上边角处设置有源区、沟道区和漏区；源区和沟道区相贴，并同时设置在有源层的一侧上边角处；漏区则设置在有源层的另一侧上边角处；有源层的表面设有源电极、栅电极和漏电极；源电极覆于源区的正上方，栅电极同时覆于源区和沟道区的上方；漏电极覆于漏区的上方；其特征在于：所述有源层内还进一步设有叉指介质槽。
根据上述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件(即基于折叠漂移区的SOI IGBT器件)，包括自下而上依次叠放的衬底层、介质埋层和有源层；所述有源层内的两侧上边角处设置有阴极区、沟道区和阳极区；阴极区和沟道区相贴，并同时设置在有源层的一侧上边角处；阳极区则设置在有源层的另一侧上边角处；有源层的表面设有阴极、栅电极和阳极；阴极覆于阴极区的正上方，栅电极同时覆于阴极区和沟道区的上方；阳极覆于阳极区的上方；其特征在于：所述有源层内处还进一步设有叉指介质槽。
根据上述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件(即功率二极管器件)，包括自下而上依次叠放的衬底层、介质埋层和有源层；所述有源层内的两侧上边角处分别设置有阴极区和阳极区；有源层的表面设有阴极和阳极；阴极覆于阴极区的正上方；阳极覆于阳极区的上方；其特征在于：所述有源层内处还进一步设有叉指介质槽。
与现有技术相比，本发明的优点表现在：
1、成对的叉指介质槽可实现载流子的可靠阻挡，通过形成折叠型耐压路径，显著提高器件的有效横向耐压长度，能解决减小器件表面长度、提高耐压的技术难题；此外，在叉指介质槽的上下表面的拐角处，由于电荷的阻挡作用会产生高浓度界面电荷。根据高斯定理，界面电荷可以增强叉指介质槽和介质埋层中的电场强度，分别提高横向和纵向耐压。在以上两方面的综合作用下，器件的阻断特性获得显著改善。
2、可以通过在槽型介质埋层SOI衬底的基础上，结合硅片深槽刻蚀和介质填充形成，该工艺步骤完全与CMOS/SOI工艺兼容。
3、可以采用在硅片深槽刻蚀之后，加入离子角注入工艺。由于可以形成高深宽比的SJ结构，因此特别适合于高深宽比SJ的厚膜SOI器件的设计。
4、可以应用于高压功率器件或功率集成电路中，通过形成折叠型漂移区和界面电荷的介质场增强作用，其耐压比常规SOI器件的耐压大大提高。
5、能够适用于所有主流的SOI横向功率器件，尤其适合于高深宽比SJ的厚膜SOI结构的制造。
附图说明
图1是现有常规n型SOI LDMOS的结构示意图。
图2是现有表面介质槽SOI高压器件结构示意图。
图3是现有埋层电荷岛SOI高压器件结构示意图。
图4是现有变掺杂部分SOI高压器件结构示意图。
图5是现有横向折叠的硅基功率器件结构示意图。
图6是基于折叠漂移区的SOI耐压结构示意图。
图7是基于折叠漂移区的SOI LDMOS功率器件结构示意图。
图8a是折叠漂移区SOI LDMOS阻断耐压达到击穿状态时的二维等势线分布图。
图8b是器件达到击穿状态时的表面空穴分布图。
图8c是器件达到击穿状态时的介质埋层表面空穴分布图。
图9a是器件达到击穿状态时的表面电场分布图。
图9b是器件达到击穿状态时的电势分布图。
图9c是不同叉指介质槽高度，击穿电压与有源层掺杂浓度Nd的关系图。
图10是基于折叠漂移区的横向绝缘栅双极型功率晶体管结构示意图。
图11是基于折叠漂移区的部分SOI耐压结构示意图。
图12是基于折叠漂移区的SOI功率二极管器件结构示意图。
图中标记：1、源电极，2、n+源区(阳极区)，3、栅电极，4、n型有源层，5、n+漏区，6、漏电极，7、p型沟道区，8、p型衬底层，9、介质埋层，10、表面介质槽，11、介质埋层电荷岛，12、部分介质埋层(开有硅窗口)，13、薄有源层，14、厚有源层，15、叉指介质槽，16、阴极，17、阳极，18、p+阳极区。
具体实施方式
实施例1：
一种基于折叠漂移区的SOI耐压结构，如图6所示，该耐压结构至少包括衬底层8、介质埋层9和有源层4，且衬底层8、介质埋层9和有源层4自下而上依次叠放。在本发明中，所述有源层4的材质可以为Si，SiC，GaAs，SiGe，GaN或其他半导体材料。所述介质埋层9的材质可以是SiO2或低k材料，其中低k材料(低介电常数)可以是碳掺杂氧化物或SiOF，但不限于所列举的材料。上述结构为现有技术已有的功率器件的基本结构。
为了提高SOI器件的耐压，所述有源层4内还设有叉指介质槽15。该叉指介质槽15由至少一个从有源层4表面向下延伸的下延介质槽和至少一个从介质埋层9表面向上延伸的上延介质槽构成。其中下延介质槽和上延介质槽的高度均小于有源层4的厚度，且下延介质槽和上延介质槽在有源层4内相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。
从下延介质槽和上延介质槽的材料选择上：所述叉指介质槽15由介质材料制成即可，但既不要叉指介质槽15与介质埋层9的材料完全相同，也不要求下延介质槽和上延介质槽的材料完全相同，也不要求每个下延介质槽的材料均完全相同，也不要求每个上延介质槽的材料均完全相同。也就是说，叉指介质槽15的材质可以和介质埋层9的材料一样或不一样，任意若干个下延介质槽和/或上延介质槽相互之间可以是同种半导体介质材料或不同种介质材料。在本发明优选实施例中，所述每个上延介质槽、每个上延介质槽均由同一种材料制成，其该材料与介质埋层9的材料相一致。
在下延介质槽和上延介质槽的交错方式选择上：所述下延介质槽和上延介质槽所选用的交错方式可以为多种方式：如可以让所有下延介质槽并排后同时处于有源层4的一侧，并让所有上延介质槽并排后同时处于有源层4的另一侧，即所有下延介质槽与所有上延介质槽相互间形成整体交错方式，此种方式的横向耐压长度较短；如可以让若干个下延介质槽并排形成多组下延介质槽组，并让若干个上延介质槽并排形成多组上延介质槽组，多组下延介质槽组和多组上延介质槽组相互间形成成组交错方式，此种方式的横向耐压长度适中；如可以让多个下延介质槽组和多个上延介质槽组相互间形成单独交错方式，此种方式的横向耐压长度较长。在本发明优选实施例中，选用横向耐压长度较长的交错方式，即让多个下延介质槽组和多个上延介质槽组相互间形成单独交错，此时下延介质槽和上延介质槽为一对一间隔设置，除了位于两端的下延介质槽组和/或上延介质槽之外，每个下延介质槽组的两侧均为一个上延介质槽，每个上延介质槽组的两侧均为一个下延介质槽。
在下延介质槽和上延介质槽的数量选择上：根据交错方式的不同，下延介质槽和上延介质槽的数量也会发生相应的变化，如采用整体交错方式和成组交错方式时，下延介质槽和上延介质槽的数量可以任意选定，但在采用单独交错方式时，既可以让下延介质槽的个数比上延介质槽的个数多一个，这样叉指介质槽15形状整体呈倒梯形的；也可以让下延介质槽的个数比上延介质槽的个数少一个，这样叉指介质槽15整体呈正梯形；也可以让下延介质槽的个数与上延介质槽的个数相等，这样叉指介质槽15整体呈平行四边形。为了更为显著地提高横向耐压长度，在本发明优选实施例中，所述下延介质槽的个数与上延介质槽的个数相等，每个下延介质槽和每个上延介质槽形成一对叉指结构。
在每个下延介质槽和上延介质槽的形状选择上：每个下延介质槽的形状均不相同，每个上延介质槽的形状均不相同；所有下延介质槽的形状为一种形状，所有上延介质槽为另一种形状；所有下延介质槽和所有上延介质槽的形状均相同。在具体的形状上，所述下延介质槽呈矩形、梯形和/或三角形；所述上延介质槽呈矩形、梯形和/或三角形。而为了能够产生高浓度的界面电荷，以分别提高横向和纵向耐压，在本发明优选实施例中，所有下延介质槽和所有上延介质槽的形状均相同，且均为矩形。
实施例2：
另一种基于折叠漂移区的SOI耐压结构，如图11所示，该耐压结构的组成、叉指介质槽15的结构、叉指介质槽15的材料选择、下延介质槽和上延介质槽的交错方式、下延介质槽和上延介质槽和数量选择与实施例1大体相同，其不同之处是，实施例1的介质埋层9为一完整的横向延伸结构，并完全将衬底层8和有源层4纵向间隔开。但在本实施例2中，所述介质埋层9上开有用于散热的硅窗口，即只是在衬底层8与有源层4之间设有部分介质埋层12。
实施例3：
一种基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，即基于折叠漂移区的SOI LDMOS(横向双扩散金属氧化物半导体)器件，如图7所示，包括自下而上依次叠放的衬底层8、介质埋层9和有源层4。所述有源层4内的两侧上边角处设置有源区2、沟道区7和漏区5。源区2和沟道区7相贴，并同时设置在有源层4的一侧上边角处。漏区5则设置在有源层4的另一侧上边角处。有源层4的表面设有源电极1、栅电极3和漏电极6。源电极1覆于源区2的正上方，栅电极3同时覆于源区2和沟道区7的上方。漏电极6覆于漏区5的上方。所述有源层4内还进一步设有叉指介质槽15。该叉指介质槽15与实施例1的叉指介质槽15的结构大体相同，其该叉指介质槽15的材料选择、下延介质槽和上延介质槽的交错方式、下延介质槽和上延介质槽和数量选择也与实施例大体一致。
在器件阻断耐压状态时，提高横向耐压存在两种机理：
一、器件施加反向偏置下，漏电极6接高电位，源电极1和栅电极3及衬底8接地。有源层4完全耗尽，等势线分布如图8a。在叉指介质槽15的上下表面拐角处积累高浓度的界面电荷，有源层4上表面空穴浓度分布如图8b，介质埋层9上表面空穴浓度分布如图8c。根据高斯定理，界面电荷会增加介质层中的电场强度，使得由介质层承担电压的比例大幅增加，从而提高器件的耐压，电势分布如图9b。界面电荷密度随着叉指介质槽15高度的增加而提高，器件阻断特性进一步改善，击穿电压与叉指介质槽15高度的关系如图9c。
二、有源层4嵌入叉指介质槽15，横向耐压路径发生折叠，可对载流子进行可靠的阻挡，有效横向耐压长度显著增加，从而实现较小器件表面长度下，增加有效横向耐压长度的目的，其中有效横向耐压路径如图7中的虚线所示，表面电场分布如图9a。随着叉指介质槽15宽度和间距的减小，有效横向耐压长度进步一步增加，从而击穿电压增大。
其中图8a-c和图9a-c的仿真参数：折叠漂移区SOI LDMOS：有源层4掺杂浓度Nd和厚度td分别为4.3×1015cm-3和5um，介质埋层9厚度tox为1um，叉指介质槽15高度H、间距D和宽度W分别为4um，1um和1um，p型衬底层8掺杂浓度为5×1014cm-3，击穿电压为605V；常规SOI LDMOS：击穿电压为200V，有源层4掺杂浓度和厚度分别为3×1015cm-3和5um。
根据半导体器件耐压理论，击穿电压由电场沿长度进行电离积分计算得到。在本发明中，其中耐压机理一用于改善电场分布，耐压机理二用于增加有效耐压长度。通过这两种机理的共同作用，器件的整体耐压得以提高。在图8a-c和图9a-c的器件参数下，耐压由常规SOI LDMOS的200V提高至折叠漂移区SOI LDMOS的605V。
实施例4：
一种基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，即基于折叠漂移区的SOI IGBT(绝缘栅双极型晶体管)器件，如图10所示，包括自下而上依次叠放的衬底层8、介质埋层9和有源层4；所述有源层4内的两侧上边角处设置有阴极区2、沟道区7和阳极区18；阴极区2和沟道区7相贴，并同时设置在有源层4的一侧上边角处；阳极区18则设置在有源层4的另一侧上边角处；有源层4的表面设有阴极16、栅电极3和阳极17；阴极16覆于阴极区2的正上方，栅电极3同时覆于阴极区2和沟道区7的上方；阳极17覆于阳极区18的上方；所述有源层4内处还进一步设有叉指介质槽15。该叉指介质槽15与实施例1的叉指介质槽15的结构大体相同，其该叉指介质槽15的材料选择、下延介质槽和上延介质槽的交错方式、下延介质槽和上延介质槽和数量选择也与实施例大体一致。
实施例5：
一种基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，即功率二极管器件，如图12所示，包括自下而上依次叠放的衬底层8、介质埋层9和有源层4；所述有源层4内的两侧上边角处分别设置有阴极区2和阳极区18；有源层4的表面设有阴极16和阳极17；阴极16覆于阴极区2的正上方；阳极17覆于阳极区18的上方；所述有源层4内处还进一步设有叉指介质槽15。该叉指介质槽15与实施例1的叉指介质槽15的结构大体相同，其该叉指介质槽15的材料选择、下延介质槽和上延介质槽的交错方式、下延介质槽和上延介质槽和数量选择也与实施例大体一致。
本发明不仅限于上述实施例，如不仅可以将所设计的基于折叠漂移区的SOI耐压结构应用于二级管和三级管器件中，可以将其运用在功率集成电路中，只要该功率器件或电路还有具有能够容置该耐压结构的衬底层8、介质埋层9和有源层4的晶体结构即可。
Claims (7)
1.基于折叠漂移区的SOI耐压结构，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)，其特征在于：所述有源层(4)内还设有叉指介质槽(15)；该叉指介质槽(15)由至少一个从有源层(4)表面向下延伸的下延介质槽和至少一个从介质埋层表面(9)向上延伸的上延介质槽构成；其中下延介质槽和上延介质槽的高度均小于有源层(4)的厚度，且下延介质槽和上延介质槽在有源层内(4)相互交错设置，每2个相邻的下延介质槽和/或上延介质槽之间存在间隙。
2.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述下延介质槽呈矩形、梯形和/或三角形；所述上延介质槽呈矩形、梯形和/或三角形。
3.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述下延介质槽和上延介质槽为一对一间隔设置。
4.根据权利要求1所述基于折叠漂移区的SOI耐压结构，其特征在于：所述介质埋层(9)上开有用于散热的硅窗口。
5.根据权利要求1～4中任意一项所述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)；所述有源层(4)内的两侧上边角处设置有源区(2)、沟道区(7)和漏区(5)；源区(2)和沟道区(7)相贴，并同时设置在有源层(4)的一侧上边角处；漏区(5)则设置在有源层(4)的另一侧上边角处；有源层(4)的表面设有源电极(1)、栅电极(3)和漏电极(6)；源电极(1)覆于源区(2)的正上方，栅电极(3)同时覆于源区(2)和沟道区(7)的上方；漏电极(6)覆于漏区(5)的上方；其特征在于：所述有源层(4)内还进一步设有叉指介质槽(15)。
6.根据权利要求1～4中任意一项所述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)；所述有源层(4)内的两侧上边角处设置有阴极区(2)、沟道区(7)和阳极区(18)；阴极区(2)和沟道区(7)相贴，并同时设置在有源层(4)的一侧上边角处；阳极区(18)则设置在有源层(4)的另一侧上边角处；有源层(4)的表面设有阴极(16)、栅电极(3)和阳极(17)；阴极(16)覆于阴极区(2)的正上方，栅电极(2)同时覆于阴极区(2)和沟道区(7)的上方；阳极(17)覆于阳极区(18)的上方；其特征在于：所述有源层内处还进一步设有叉指介质槽(15)。
7.根据权利要求1～4中任意一项所述基于折叠漂移区的SOI耐压结构所设计的基于折叠漂移区的SOI功率器件，包括自下而上依次叠放的衬底层(8)、介质埋层(9)和有源层(4)；所述有源层(4)内的两侧上边角处分别设置有阴极区(2)和阳极区(18)；有源层(4)的表面设有阴极(16)和阳极(17)；阴极(16)覆于阴极区(2)的正上方；阳极(17)覆于阳极区(18)的上方；其特征在于：所述有源层(4)内处还进一步设有叉指介质槽(15)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410333042.7A CN104218088B (zh) | 2014-07-14 | 2014-07-14 | 基于折叠漂移区的soi耐压结构及功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410333042.7A CN104218088B (zh) | 2014-07-14 | 2014-07-14 | 基于折叠漂移区的soi耐压结构及功率器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104218088A true CN104218088A (zh) | 2014-12-17 |
| CN104218088B CN104218088B (zh) | 2017-09-29 |
Family
ID=52099402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410333042.7A Active CN104218088B (zh) | 2014-07-14 | 2014-07-14 | 基于折叠漂移区的soi耐压结构及功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104218088B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231870A (zh) * | 2018-01-05 | 2018-06-29 | 桂林电子科技大学 | 具有界面电荷槽高压互连结构的功率器件 |
| CN108231902A (zh) * | 2018-01-05 | 2018-06-29 | 桂林电子科技大学 | 具有串联槽栅结构的多叠层功率器件 |
| CN108807503A (zh) * | 2018-07-05 | 2018-11-13 | 长沙理工大学 | 一种具有变k埋层的高耐压低比导横向部分超结功率器件 |
| CN114639737A (zh) * | 2022-05-17 | 2022-06-17 | 广州粤芯半导体技术有限公司 | Ldmos器件及其制作方法 |
| CN117317024A (zh) * | 2023-11-27 | 2023-12-29 | 北京智芯微电子科技有限公司 | 高开关特性半导体器件、工艺、芯片及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251740B1 (en) * | 1998-12-23 | 2001-06-26 | Lsi Logic Corporation | Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit |
| JP2006157557A (ja) * | 2004-11-30 | 2006-06-15 | Samsung Yokohama Research Institute Co Ltd | 弾性表面波装置 |
| US8188511B2 (en) * | 2007-06-07 | 2012-05-29 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| CN102832195A (zh) * | 2012-08-27 | 2012-12-19 | 集美大学 | 三维电容结构 |
| CN103545350A (zh) * | 2013-10-30 | 2014-01-29 | 电子科技大学 | 一种横向高压器件漂移区的制造方法 |
| CN203941904U (zh) * | 2014-07-14 | 2014-11-12 | 桂林电子科技大学 | 基于折叠漂移区的soi耐压结构及功率器件 |
-
2014
- 2014-07-14 CN CN201410333042.7A patent/CN104218088B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251740B1 (en) * | 1998-12-23 | 2001-06-26 | Lsi Logic Corporation | Method of forming and electrically connecting a vertical interdigitated metal-insulator-metal capacitor extending between interconnect layers in an integrated circuit |
| JP2006157557A (ja) * | 2004-11-30 | 2006-06-15 | Samsung Yokohama Research Institute Co Ltd | 弾性表面波装置 |
| US8188511B2 (en) * | 2007-06-07 | 2012-05-29 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| CN102832195A (zh) * | 2012-08-27 | 2012-12-19 | 集美大学 | 三维电容结构 |
| CN103545350A (zh) * | 2013-10-30 | 2014-01-29 | 电子科技大学 | 一种横向高压器件漂移区的制造方法 |
| CN203941904U (zh) * | 2014-07-14 | 2014-11-12 | 桂林电子科技大学 | 基于折叠漂移区的soi耐压结构及功率器件 |
Non-Patent Citations (3)
| Title |
|---|
| 李琦: "薄漂移区横向高压器件耐压模型及新结构", 《中国博士学位论文全文数据库 信息科技辑》 * |
| 罗小蓉: "基于介质电场增强理论的SOI横向高压器件与耐压模型", 《中国博士学位论文全文数据库 信息科技辑》 * |
| 胡夏融: "高压SOI器件耐压模型与槽型新结构", 《中国博士学位论文全文数据库 信息科技辑》 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231870A (zh) * | 2018-01-05 | 2018-06-29 | 桂林电子科技大学 | 具有界面电荷槽高压互连结构的功率器件 |
| CN108231902A (zh) * | 2018-01-05 | 2018-06-29 | 桂林电子科技大学 | 具有串联槽栅结构的多叠层功率器件 |
| CN108231870B (zh) * | 2018-01-05 | 2021-03-30 | 桂林电子科技大学 | 具有界面电荷槽高压互连结构的功率器件 |
| CN108807503A (zh) * | 2018-07-05 | 2018-11-13 | 长沙理工大学 | 一种具有变k埋层的高耐压低比导横向部分超结功率器件 |
| CN114639737A (zh) * | 2022-05-17 | 2022-06-17 | 广州粤芯半导体技术有限公司 | Ldmos器件及其制作方法 |
| CN117317024A (zh) * | 2023-11-27 | 2023-12-29 | 北京智芯微电子科技有限公司 | 高开关特性半导体器件、工艺、芯片及电子设备 |
| CN117317024B (zh) * | 2023-11-27 | 2024-03-29 | 北京智芯微电子科技有限公司 | 高开关特性半导体器件、工艺、芯片及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104218088B (zh) | 2017-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8232593B2 (en) | Power semiconductor device | |
| JP5865618B2 (ja) | 半導体装置 | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| CN102779836B (zh) | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 | |
| US20140077293A1 (en) | Semiconductor device | |
| CN104299995A (zh) | 半导体装置 | |
| CN103219386B (zh) | 一种具有高k绝缘区的横向功率器件 | |
| CN102723355B (zh) | 槽栅半导体功率器件 | |
| CN103715238A (zh) | 一种超低比导通电阻的横向高压器件 | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2005531153A (ja) | ラテラル半導体デバイス | |
| CN104218088A (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
| CN104733532A (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| JP2010016309A (ja) | 半導体装置 | |
| CN106876455A (zh) | 一种低关断损耗双槽栅soi‑ligbt器件结构 | |
| CN107275388B (zh) | 一种横向高压器件 | |
| KR101201382B1 (ko) | 감소된 셀 피치를 가지는 전력 반도체 소자 | |
| US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN105870189A (zh) | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 | |
| Lee et al. | Shielding region effects on a trench gate IGBT | |
| CN203941904U (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN204102902U (zh) | 线性间距分布固定电荷岛soi耐压结构及功率器件 | |
| CN107452806B (zh) | 一种具有复合介质层纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |