KR101201382B1 - 감소된 셀 피치를 가지는 전력 반도체 소자 - Google Patents
감소된 셀 피치를 가지는 전력 반도체 소자 Download PDFInfo
- Publication number
- KR101201382B1 KR101201382B1 KR1020100121772A KR20100121772A KR101201382B1 KR 101201382 B1 KR101201382 B1 KR 101201382B1 KR 1020100121772 A KR1020100121772 A KR 1020100121772A KR 20100121772 A KR20100121772 A KR 20100121772A KR 101201382 B1 KR101201382 B1 KR 101201382B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- power semiconductor
- type
- trench
- region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 230000003247 decreasing effect Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims description 14
- 230000001413 cellular effect Effects 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 description 28
- 239000000945 filler Substances 0.000 description 18
- 230000005684 electric field Effects 0.000 description 16
- 239000002184 metal Substances 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
감소된 셀 피치를 가지는 전력 반도체 소자가 개시된다. 전력 반도체 소자는, 복수의 트렌치 게이트 및 복수의 제1 도전형 웰을 포함하는 상부 구조물; 및 제1 도전형 필러(pillar)와 제2 도전형 필러가 주기적으로 배열되는 수퍼정션(super junction) 구조를 가지도록 상기 상부 구조물의 하부에 형성되는 하부 구조물을 포함하되, 상기 트렌치 게이트의 배열 간격이 상기 수퍼정션 구조의 한 주기의 폭 길이보다 좁을 수 있다. 본 발명에 의해, 수퍼정션 구조의 하부 구조보다 셀 피치가 작은 상부 모스(MOS) 구조를 적용하여 소자의 밀도를 높이고 채널의 저항을 최소화할 수 있다.
Description
본 발명은 전력 반도체 소자에 관한 것으로, 특히 감소된 셀 피치를 가지는 전력 반도체 소자에 관한 것이다.
전력전자분야에서 반도체 소자는 중요한 요소로서, 반도체 소자는 자동차 응용분야뿐 아니라 다양한 산업 분야의 다양한 요구(예를 들어, 높은 절연 전압, 낮은 도통 손실, 스위칭 속도, 낮은 스위칭 손실 등)에 충족되도록 개발되고 있다. 예를 들어, 절연게이트 바이폴라 트랜지스터(IGBT), 전력용 금속-산화물-반도체 전계효과트랜지스터(전력용 MOSFET) 및 여러 형태의 사이리스터를 포함하는 반도체 소자는 이와 같은 요구에 따라 계속적으로 발달하고 있다.
고전압, 대전류 분야에 사용되는 전력 반도체 소자의 순방향 특성과 항복 전압 특성은 일반적으로 반비례 관계를 가진다. 반도체 소자에 역방향 전압이 인가되는 경우, 항복 현상이 전계가 임계치에 도달하는 시점에서 발생하는 충돌 이온화(impact ionization)에 의해 야기되므로 국부적인 전계의 집중을 최대한 완화하여 임계 전계에 도달하지 않도록 함으로써 항복 전압을 높일 수 있다. 즉, 넓은 구간으로 전계가 최대한 확장될 수 있도록 드리프트 영역의 농도를 낮추고, 전계가 확장될 수 있는 충분한 거리를 확보함으로써 높은 항복 전압을 얻을 수 있다. 그러나 항복 전압을 높이기 위해 확보된 낮은 농도의 긴 드리프트 영역은 순방향 저항을 증가시키는 원인이 된다.
전력 반도체 소자의 순방향 특성과 항복 전압 사이의 상충관계(trade-off)를 개선하기 위해 수퍼정션(super junction) 구조가 널리 이용되고 있다.
수퍼정션 구조가 이용되는 경우, P 도전형 필러와 N 도전형 필러의 PN 접합 피치를 감소시키는 방법을 이용하여 반도체 소자의 순방향 특성을 향상시킬 수 있으나, PN 접합 피치가 감소될수록 공정 조건 및 설계의 변화에 민감해지는 단점이 있다. 또한, 셀 피치를 감소시키기 위해서는 에피 성장 횟수를 증가시키거나 추가적인 공정이 필요하므로 공정 비용 상승 및 공정의 복잡성으로 인해 소자 특성의 열화 및 수율 저하가 우려되며, JFET 효과의 증가에 의해 소자 특성이 열화되는 등의 문제점도 예상된다.
따라서, 소자의 밀도를 높이고 채널의 저항을 최소화함으로써 전력용 반도체 소자의 순방향 특성을 개선할 수 있는 새로운 구조가 요구된다.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다.
본 발명은 수퍼정션 구조인 하부 필러(pillar) 구조보다 셀 피치가 작은 상부 모스(MOS) 구조를 적용하여 소자의 밀도를 높이고 채널의 저항을 최소화하여 전력용 소자의 순방향 특성을 개선할 수 있는 전력 반도체 소자를 제공하기 위한 것이다.
본 발명은 수퍼정션 구조의 필러(pillar)간 피치보다 작은 게이트 구조를 적용함으로써 상부 구조와 하부 구조간에 정확한 정렬 여부에 관계없이 안정적인 소자 특성을 제공할 수 있는 전력 반도체 소자를 제공하기 위한 것이다.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 전력 반도체 소자에 있어서, 복수의 트렌치 게이트 및 복수의 제1 도전형 웰을 포함하는 상부 구조물; 및 제1 도전형 필러(pillar)와 제2 도전형 필러가 주기적으로 배열되는 수퍼정션(super junction) 구조를 가지도록 상기 상부 구조물의 하부에 형성되는 하부 구조물을 포함하되, 상기 트렌치 게이트의 배열 간격이 상기 수퍼정션 구조의 한 주기의 폭 길이보다 좁은 것을 특징으로 하는 전력 반도체 소자가 제공된다.
상기 제2 도전형 필러와 상기 트렌치 게이트가 접촉되되, 상기 반도체 소자의 수직 단면 구조에서 트렌치 게이트의 측벽(side wall)에 의해 형성되는 통전(通電)을 위한 채널이 적어도 3개 이상 형성되도록 상호 접촉될 수 있다.
상기 전력 반도체 소자는 600V급 이상의 고전압 소자일 수 있고, 상기 트렌치 게이트의 깊이(depth)는 2um 이하일 수 있다.
상기 상부 구조물 및 상기 하부 구조물은 각각 셀룰러(cellular) 형상 및 스트라이프(stripe) 형상 중 어느 하나로 레이아웃(lay-out)될 수 있다. 상기 하부 구조물이 셀룰러 형상으로 레이아웃 되는 경우, 상기 하부 구조물은 종방향 또는 횡방향의 셀룰러 형상일 수 있다.
상기 전력 반도체 소자는 전력용 MOSFET 및 IGBT 중 하나 이상일 수 있다.
상기 제1 도전형은 P형 또는 N형 중 어느 하나이고, 상기 제2 도전형은 P형 또는 N형 중 다른 하나일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따르면, 수퍼정션 구조의 하부 구조보다 셀 피치가 작은 상부 모스(MOS) 구조를 적용하여 소자의 밀도를 높이고 채널의 저항을 최소화하여 전력용 소자의 순방향 특성을 개선할 수 있는 효과가 있다.
또한, 수퍼정션 구조의 필러(pillar)간 피치보다 작은 게이트 구조를 적용함으로써 상부 구조와 하부 구조간에 정확한 정렬 여부에 관계없이 안정적인 소자 특성을 제공할 수 있는 효과도 있다.
도 1은 종래기술에 따른 수평형 게이트를 구비한 전력 반도체 소자를 나타낸 도면.
도 2는 종래기술에 따른 수퍼정션 구조가 적용된 전력 반도체 소자를 나타낸 도면.
도 3은 종래기술에 따른 트렌치 구조가 적용된 전력 반도체 소자를 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 감소된 셀 피치를 가지는 전력 반도체 소자를 나타낸 도면.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 전력 반도체 소자의 시뮬레이션 결과를 나타낸 그래프.
도 6a 내지 도 6d는 본 발명의 실시예들에 따른 반도체 소자의 구조를 각각 예시한 도면.
도 2는 종래기술에 따른 수퍼정션 구조가 적용된 전력 반도체 소자를 나타낸 도면.
도 3은 종래기술에 따른 트렌치 구조가 적용된 전력 반도체 소자를 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 감소된 셀 피치를 가지는 전력 반도체 소자를 나타낸 도면.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 전력 반도체 소자의 시뮬레이션 결과를 나타낸 그래프.
도 6a 내지 도 6d는 본 발명의 실시예들에 따른 반도체 소자의 구조를 각각 예시한 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
층, 영역 또는 기판과 같은 요소가 다른 요소 "위(on)"에 존재하는 것으로 또는 "위로(onto)" 확장되는 것으로 기술되는 경우, 그 요소는 다른 요소의 직접 위에 있거나 직접 위로 확장될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소 "바로 위(directly on)"에 있거나 "바로 위로(directly onto)" 확장된다고 언급되는 경우, 다른 중간 요소들은 존재하지 않는다. 또한, 하나의 요소가 다른 요소에 "연결(connected)"되거나 "결합(coupled)"된다고 기술되는 경우, 그 요소는 다른 요소에 직접 연결되거나 직접 결합될 수 있고, 또는 중간의 개입 요소가 존재할 수도 있다. 반면에, 하나의 요소가 다른 요소에 "직접 연결(directly connected)"되거나 "직접 결합(directly coupled)"된다고 기술되는 경우에는 다른 중간 요소가 존재하지 않는다.
"아래의(below)" 또는 "위의(above)" 또는 "상부의(upper)" 또는 "하부의(lower)" 또는 "수평의(horizontal)" 또는 "측면의(lateral)" 또는 "수직의(vertical)"와 같은 상대적인 용어들은 여기에서 도면에 도시된 바와 같이 하나의 요소, 층 또는 영역의 다른 요소, 층 또는 영역에 대한 관계를 기술하는데 사용될 수 있다. 이들 용어들은 도면에 묘사된 방향(orientation)에 부가하여 장치의 다른 방향을 포괄하기 위한 의도를 갖는 것으로 이해되어야 한다.
이하, 본 발명의 실시예에 대해 관련 도면들을 참조하여 상세히 설명하기로 한다. 다만, 이하에서는 절연게이트 바이폴라 트랜지스터(IGBT)를 중심으로 설명하지만, 본 발명의 기술적 사상이 전력용 MOSFET 등 여러 형태의 반도체 소자에 동일 또는 유사하게 적용 및 확장될 수 있음은 당연하다.
도 1은 종래기술에 따른 수평형 게이트를 구비한 전력 반도체 소자를 나타낸 도면이다.
도 1을 참조하면, 수평형 게이트를 구비한 전력 반도체 소자는 N형 반도체 기판(10)의 상부에 형성된 드리프트 영역의 상부에 P형 웰(20)이 형성되고, P형 웰(20) 내에 고농도의 불순물 영역인 복수의 N형 웰(40)이 형성된다. P형 웰(20) 내부에는 고농도의 P형 이온 영역(30)이 더 형성될 수 있다. 인접된 P형 웰(20) 상부에는 게이트 산화막(51)이 형성되고, 게이트 산화막(51) 상부에는 게이트 폴리 전극(52)이 형성되며, 게이트 산화막(51) 및 게이트 폴리 전극(52)이 내부에 포함되도록 층간 절연막이 형성되고, 그 상부에 액티브 셀들이 내부에 포함되며 소스 영역인 N형 웰(40)들과 전기적으로 연결되도록 소스 금속 전극(70)이 형성된다. 또한 N형 반도체 기판(10)의 하부에는 드레인 금속 전극(80)이 형성된다.
도 1에 도시된 바와 같이, 전력 반도체 소자는 채널 저항, P형 웰(20)과 P형 웰(20) 사이의 영역에서 나타나는 JFET 효과에 의한 저항, 접촉(Contact) 저항, N 도전형 드리프트 영역의 저항 등을 포함하는 저항 성분을 가진다. 이 중, 액티브 셀간 간격에 의해 존재하는 JFET 영역에서의 JFET 효과에 의한 저항, 드리프트 영역의 저항 및 채널 저항이 큰 비중을 차지한다.
다만, 저항의 비율은 반도체 소자의 항복 전압에 따라 달라지며, 예를 들어 고전압 분야에 이용되는 반도체 소자일수록 높은 항복 전압을 가지기 위해 낮은 농도의 긴 드리프트 영역을 적용하므로 드리프트 저항의 비중이 증가하게 되고, 600V급 소자의 경우에는 드리프트 영역의 저항의 크기가 전체 소자 저항의 90% 이상을 차지한다. 따라서 고전압 분야에 적용되는 반도체 소자에서는 소자의 특성 개선을 위해 항복 전압을 유지하면서 드리프트 영역의 저항을 감소시키기 위해 드리프트의 농도를 높이거나 길이를 감소시키는 등의 방법이 이용되고 있다.
도 2는 종래기술에 따른 수퍼정션 구조가 적용된 전력 반도체 소자를 나타낸 도면이다. 수퍼정션(super junction) 구조는 전력 반도체 소자의 순방향 특성과 항복 전압 사이의 상충관계(trade-off)를 개선할 수 있는 효과적인 방법으로 알려져 있다.
도 2에 도시된 바와 같이, 수퍼정션 구조가 적용된 전력 반도체 소자는 액티브 셀 영역의 하부에는 수직 방향으로 연장된 P 도전형 불순물 영역(즉, P형 필러)(55)와 N 도전형 불순물 영역(즉, N형 필러)(56)이 수평방향으로 서로 교번하는 수퍼정션 구조가 형성된다.
반도체 소자의 턴-온 동작시, N형 필러(56)는 소스 금속 전극(70)으로부터 게이트 스택의 하부에 형성된 채널을 통하여 드레인 금속 전극(80)으로 흐르는 전하에 대한 도전 경로를 제공한다. 즉, 소스 영역인 N형 웰(40)로부터 전자가 P형 웰(20)에 형성된 채널을 통해 주입되어, 드리프트 영역을 지나 드레인 금속 전극(80)으로 이동함으로써 전류의 흐름이 형성된다.
앞서 설명한 도 1의 수평형 게이트를 구비한 전력 반도체 소자의 경우, 반도체 소자에 역방향 전압이 인가되는 경우, 드리프트 영역과 P형 웰(20) 영역 사이에 역방향 전압이 인가되고 N 도전형 영역인 드리프트 영역을 통해 P형 웰(20)과 드리프트 영역 사이의 접합면을 따라 공핍 영역이 생성되고 이를 따라 수직한 방향으로 전계가 확장된다, 이때 PN 접합에서 최대값을 갖는 삼각형 형상의 수직 방향 전계는 PN 접합에서의 전계가 임계치에 도달했을 때 항복 현상이 발생되고, 이에 의해 항복 전압이 결정된다.
그러나, 도 2에 도시된 바와 같이, 수퍼정션 구조가 적용된 전력 반도체 소자인 경우에는 역방향 전압의 인가시 소자의 수직 방향으로 형성된 P형 필러(55)와 N형 필러(56)간의 접합면(즉, PN 접합면)에 수평한 방향의 사각형 형상으로 전계가 확장된다. 따라서, 드리프트 영역이 완전히 공핍 영역으로 전환될 수 있도록 드리프트 영역 내의 P형 필러(55) 및 N형 필러(56)의 전하량을 조절하면 일반적인 전력 반도체 소자보다 높은 도핑 (doping) 농도를 사용하여 동일한 항복 전압을 얻을 수 있다. 따라서, 일반적인 금속 산화막 반도체 전계효과 트랜지스터(MOS field-effect transistor, MOSFET)의 온-저항과 항복 전압의 상관 관계가 Ron ∝ BV2 .5의 관계식에 따르는 반면, 수퍼정션 구조가 적용된 MOSFET은 Ron ∝ BV 에 따르므로 매우 개선된 순방향 특성을 가진다.
드리프트 영역의 N형 필러(56)과 P형 필러(55)가 완전히 공핍 영역으로 전환되는 경우를 가정할 때, 수퍼정션 구조가 적용된 전력 반도체 소자의 온-저항은 항복 전압과 셀 피치(Cell pitch)에 선형적으로 비례하므로 항복 전압을 유지하면서 셀 피치를 감소시켜 순방향 소자 특성을 개선할 수도 있다. 이는, 셀 피치가 감소되면, 각 PN 접합 사이의 거리가 감소되고 공핍 영역이 만나는 길이가 짧아지므로 드리프트 영역의 농도를 증가(즉, 드리프트 영역의 저항 감소)시킬 수 있고, 또한 집적도의 증가에 의한 효과까지 얻을 수 있어 칩의 저항을 효과적으로 줄일 수 있다.
이러한 장점 때문에, 드리프트 영역 내의 P형 필러(55)와 N형 필러(56)의 피치를 줄이기 위한 다양한 시도들이 이루어 졌다.
그러나, 수퍼정션 구조에서 P형 필러(55)와 N형 필러(56)의 피치가 작아지는 경우, 필연적으로 각 P형 필러(55)와 N형 필러(56)의 농도가 높아지기 때문에 각 영역의 형성 공정에서의 공정 변수에 따라 전하의 불균형이 발생할 수 있는 가능성이 커지며, 이는 반도체 소자 특성의 열화 및 수율의 하락 등의 원인이 된다.
또한, P형 필러(55)와 N형 필러(56)의 피치가 작은 경우, PN 접합 사이의 거리가 좁아지기 때문에 순방향 동작 시에도 P 영역에 의해서 발생하는 JFET 영역이 좁은 N 영역을 통해 흐르는 전류의 흐름을 방해하는 문제점을 야기시킨다.
도 3은 종래기술에 따른 트렌치 구조가 적용된 전력 반도체 소자를 나타낸 도면이다. 트렌치 구조는 온-저항을 줄이기 위해 P 도전형 필러 및 N 도전형 필러 영역의 피치를 감소시킴에 따라 소자의 상부에서 채널을 형성하는 구조 역시 감소시켜 높은 집적도를 실현할 수 있는 구조이다.
도 3을 참조하면, 트렌치 구조가 적용된 전력 반도체 소자는 N형 반도체 기판(110)의 상부에 P형 웰(120)이 형성되고, P형 웰(120) 내에 고농도의 불순물 영역인 복수의 N형 웰(130) 및 고농도의 P형 이온 영역(140)이 각각 형성된다. N 도전형의 드리프트 영역(150)에서, P형 웰(120)에 접촉되도록 P형 웰(120)의 하부에 P형 필러(155)가 형성되어 수퍼정션 구조를 형성한다.
트렌치 구조(160)는 드리프트 영역(150)을 통해 하부 방향으로 연장되어 형성된다. 예를 들어 트렌치 구조(160)는 수평 방향으로 연장되는 P형 웰(120)을 관통하여 드리프트 영역(150)에 이르러 종단되도록 형성될 수 있다.
트렌치 구조(160)는 게이트 폴리 전극(165)을 포함하며, 게이트 폴리 전극(165)은 인접한 실리콘 영역으로부터 게이트 유전체(170)에 의해 절연되고, 게이트 폴리 전극(165) 상부의 유전체 돔(dome)(180)은 소스 금속 전극(190)을 게이트 폴리 전극(165)으로부터 절연시킨다.
N형 반도체 기판(110) 하부에는 드레인 금속 전극(195)이 형성된다.
도 3에 도시된 바와 같이, 트렌치 구조가 적용되는 경우 수평형 반도체 소자에 비해 셀 피치가 감소될 수 있어 집적도 향상에 따른 순방향 특성 개선이 가능하다.
이때, 반도체 소자 상부의 채널 영역을 형성하는 트렌치 구조와 하부의 드리프트 영역의 수퍼정션 구조는 정확히 정렬되어 전류가 채널과 드리프트 영역을 통해 흘러갈 수 있도록 해야 한다. 만일 정확히 정렬되지 않는 경우 전류의 흐름이 P 도전형 영역에 의해 방해되어 소자의 특성이 급격이 저하되는 원인이 되지만, 반도체 소자의 셀 피치가 감소될수록 상부의 트렌치 구조와 하부의 수퍼정션 구조간의 정확한 정렬이 쉽지 않은 문제점이 있다. 따라서, 상부의 트렌치 구조와 하부의 수퍼정션 구조간의 정확한 정렬을 쉽게 하거나 정확한 정렬이 되지 않더라도 반도체 소자의 특성이 열화되지 않는 방안이 요구된다.
도 4는 본 발명의 일 실시예에 따른 감소된 셀 피치를 가지는 전력 반도체 소자를 나타낸 도면이고, 도 5a 및 도 5b는 본 발명의 일 실시예에 따른 전력 반도체 소자의 시뮬레이션 결과를 나타낸 그래프이다.
도 4에 도시된 전력 반도체 소자의 구조는 앞서 도 3을 참조하여 설명한 트렌치 구조를 가지는 전력 반도체 소자의 구조와 유사하며, 상부 구조인 트렌치 구조(160)의 피치만이 상이하다. 즉, 매우 좁은 셀 피치를 가지는 소자를 상부 게이트 구조물로 적용함으로써, 하나의 수퍼정션 구조 내의 하나의 N 필러에 둘 이상의 게이트 구조(160)가 접촉될 수 있다.
따라서, 도 3을 참조하여 설명한 반도체 소자에서는 상부 구조와 하부 구조간에 정확히 정렬되지 못하는 경우, P 도전형 영역에 의해 전류의 흐름이 방해되어 순방향 특성이 저하되는 문제점이 있었으나, 본 실시예에 따른 반도체 소자의 경우에는 채널을 형성하기 위한 상부 구조물이 수퍼정션 구조의 피치보다 작은 공간을 필요로 하기 때문에 다소 부정확하게 상부 구조와 하부 구조가 정렬될지라도 반도체 소자의 순방향 특성이 저하되는 문제점이 발생하지 않는다.
그리고, 일반적으로 트렌치 게이트가 적용되는 수퍼정션 구조의 반도체 소자에서는 각 트렌치 구조(160)가 각 수퍼정션 구조의 피치에 해당하는 간격으로 정렬되고, 정렬된 트렌치 구조(160) 사이의 거리가 멀어질수록 항복 전압이 작아진다. 그러나, 본 실시예에서의 반도체 소자는 하부 구조의 N형 필러의 정렬 간격에 관계없이 상부 구조가 형성되고 트렌치 구조(160)간의 거리가 짧으므로 트렌치 구조(160)간의 거리에 의해 항복 전압이 낮아지는 현상이 발생되지 않는다.
또한, 일반적으로 U자형으로 형성되는 트렌치 구조(160)의 양 측벽(즉, 왼쪽의 제1 측벽과 오른쪽의 제2 측벽)에서 개별적으로 채널이 형성됨을 고려할 때, 본 실시예에 따른 전력 반도체 소자는 하나의 N 필러에 대해 최소 3개의 채널이 형성될 수 있으므로, 보다 높은 밀도의 전류가 게이트를 통해 하부의 드리프트 영역으로 흐를 수 있고, 따라서 채널 저항이 감소되어 전제 온-저항 감소에 효과적인 특징을 가진다. 아울러, 본 실시예에 따른 트렌치 구조(160)는 그 깊이가 짧아 채널의 길이가 짧아지며, 따라서 채널 저항이 추가적으로 감소되어 반도체 소자의 순방향 특성을 추가적으로 개선할 수 있다.
600V 이상의 일반적인 MOSFET의 전체 온-저항의 크기에서 드리프트 저항의 비중이 약 90% 정도로 매우 크지만, 수퍼정션 구조가 적용되면 드리프트 영역의 높은 농도로 인해 저항이 획기적으로 감소되어 전체 저항에서 차지하는 비중이 작아진다. 따라서, 드리프트 저항의 비중이 감소된 만큼 다른 저항 요소들의 비율이 증가하게 되고, 드리프트 저항 다음으로 높은 비율을 차지하는 채널 저항을 감소시켜 순방향 동작 특성을 보다 개선할 수 있다.
도 5a 및 5b에는 본 실시예에 따른 전력 반도체 소자의 시뮬레이션 결과가 도시되어 있다. 참고로, 도 5a의 (a)는 전계 분포(electric field distribution)에 관한 그래프이고, (b)는 전위(potential) 특성에 관한 그래프이며, (c)는 충돌 이온화(impact ionization)에 관한 그래프이다. 또한, 도 5b는 도 5(a)의 A-A’에 따른 전계 분포에 대한 그래프이다.
도 5a의 (a)에 도시된 바와 같이 드리프트 영역 내의 전계가 수직 방향으로 고르게 분포되고, 도 5a의 (c)에 도시된 바와 같이 충돌 이온화가 드리프트 영역에서 국부적으로 발생하지 않고 고르게 발생함을 알 수 있다.
또한, 항복 현상이 발생할 때까지 각 전압 레벨에서 도 5a의 A-A’에 따른 전계 분포가 도시된 도 5b를 참조할 때, 전계가 수직한 방향으로 직사각형 형태를 이루므로 전하 균형에 의해 높은 항복 전압을 얻을 수 있음을 확인할 수 있다.
본 실시예에 따른 전력 반도체 소자는 비교적 얕은 깊이(depth)인 2um의 트렌치 구조를 적용하였을 때 도 5b에 도시된 바와 같이 전계가 수직한 방향으로 일정하게 분포함으로써 약 695V의 높은 항복 전압을 가지는 것으로 실험되었다. 참고로, 2um의 트렌치 구조의 깊이는 일반적으로 200V미만급의 반도체 소자에 적용되고 있다.
그러나, 종래 기술에 따른 트렌치 구조가 적용된 600V급 MOSFET 구조에서는 트렌치의 깊이가 2um 이하로 감소되는 경우, 트렌치 하단부와 P형 웰에서 전계 집중이 심화되어 항복 전압이 600V 미만으로 낮아지기 때문에 현실적으로 적용되기는 쉽지 않다. 참고로, 종래 기술에 따른 트렌치 구조가 적용된 MOSFET에 대한 시뮬레이션 결과, 트렌치의 깊이가 3um 일 때 항복 전압이 660V이었으나, 2um의 트렌치가 적용된 경우에는 항복 전압이 590V로 감소하였고, 1.5um의 트렌치가 적용된 경우에는 항복 전압이 460V로 급격히 감소되는 결과를 실험적으로 확인하였다.
그러나, 본 실시예에 따른 600V급 전력 반도체 소자의 구조에서는 2um의 트렌치가 적용된 경우 항복 전압이 약 695V로 확인되었으며, 1.5um의 트렌치가 적용된 경우에도 항복 전압이 703V로 오히려 증가하는 결과가 실험적으로 확인되었다. 따라서 본 실시예의 전력 반도체 소자의 구조와 같이 셀 피치가 작고 채널 저항이 작은 트렌치 구조물들을 상부 게이트 구조로 적용하는 경우 항복 전압의 강하없이 반도체 소자의 순방향 특성이 개선될 수 있는 특징이 있다.
도 6a 내지 도 6d는 본 발명의 실시예들에 따른 반도체 소자의 구조를 각각 예시한 도면이다.
도 6a 내지 도 6d에 예시된 바와 같이, 반도체 소자를 구성하는 상부 구조(즉, 트렌치 구조물을 포함하는 상측의 형성 구조)과 하부 구조(즉, 수퍼정션 구조)의 배열 방식은 다양할 수 있다.
도 6a 및 도 6b는 상부 구조와 하부 구조가 각각 스트라이프(stripe) 형상으로 레이아웃(lay-out)되는 경우를 예시한다. 즉, 스트라이프 형상으로 형성되는 상부 구조와 하부 구조는 도 6a와 같이 평행한 방향으로 형성되거나, 도 6b와 같이 평행하지 않은 방향으로 각각 형성될 수 있다. 상부 구조와 하부 구조가 평행하지 않은 방향으로 각각 형성되는 경우로서, 도 6b에는 각각의 방향이 상호간에 이루는 각이 90도인 경우로서 수직 조건을 만족하는 경우가 도시되었으나, 그 각이 이에 제한되지 않음은 당연하다.
도 6c는 상부 구조는 스트라이프 형상으로 레이아웃되고, 하부 구조는 셀룰러(cellular) 형상으로 레이아웃되는 경우를 예시한다. 도 6c에는 하부 구조에서 P형 필러의 단면이 육각형 형상인 경우가 예시되었으나, 단면 형상은 원형, 사각형 등으로 다양할 수 있을 것이다. 또한, 도 6c에는 셀룰러 형상의 P형 필러가 종방향으로 형성되는 경우가 예시되었으나, 셀룰러 형상의 P형 필러는 횡방향(예를 들어, 상부 구조의 형성 방향과 평행하거나 평행하지 않은 방향)으로 형성될 수도 있음은 당연하다.
도 6d는 셀룰러 형상으로 레이아웃되는 상부 구조의 평면도 및 평면도의 B-B’의 개략적인 단면도가 도시되어 있다. 도 6에는 셀룰러 형상의 셀 트렌치가 육각형 형상인 경우가 예시되었으나, 셀 트렌치의 형상은 사각형, 링형 등으로 다양할 수 있음은 당연하다. 셀룰러 형상의 상부 구조의 평면 구조 및 단면 구조는 당업자에게 자명한 사항이므로 이에 대한 참조부호의 기재 및 구체적인 설명은 생략한다.
도 6d에는 하부 구조의 형상이 별도로 도시되지 않았으나, 도 6a 내지 도 6c를 참조하여 설명한 바와 같이 스트라이프 형상 또는 셀룰러 형상으로 레이아웃될 수 있다.
이와 같이, 본 실시예에 따른 반도체 소자를 구성하는 상부 구조(즉, 트렌치 구조물을 포함하는 상측의 형성 구조)과 하부 구조(즉, 수퍼정션 구조)의 배열 방식은 각각 스트라이프 형상 또는 셀룰러 형상의 조합으로 다양할 수 있다.
상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 110 : N형 반도체 기판 20, 120 : P형 웰
30, 140 : P형 이온 영역 40, 130 : N형 웰
51 : 게이트 산화막 52, 165 : 게이트 폴리 전극
55, 155 : P형 필러 56 : N형 필러
70, 190 : 소스 금속 전극 80, 195 : 드레인 금속 전극
160 : 트렌치 구조 170 : 게이트 유전체
180 : 유전체 돔
30, 140 : P형 이온 영역 40, 130 : N형 웰
51 : 게이트 산화막 52, 165 : 게이트 폴리 전극
55, 155 : P형 필러 56 : N형 필러
70, 190 : 소스 금속 전극 80, 195 : 드레인 금속 전극
160 : 트렌치 구조 170 : 게이트 유전체
180 : 유전체 돔
Claims (7)
- 전력 반도체 소자에 있어서,
복수의 트렌치 게이트 및 복수의 제1 도전형 웰을 포함하는 상부 구조물; 및
제1 도전형 필러(pillar)와 제2 도전형 필러가 주기적으로 배열되는 수퍼정션(super junction) 구조를 가지도록 상기 상부 구조물의 하부에 형성되는 하부 구조물을 포함하되,
상기 트렌치 게이트의 배열 간격이 상기 수퍼 정션 구조의 한주기의 폭 길이보다 좁게 지정되어, 하나 이상의 제2 도전형 필러에서 상호 접촉되도록 형성된 각 트렌치 게이트의 각 측벽(side wall)에 의해 개별 형성되는 통전(通電) 채널이 3개 이상 만들어지는 것을 특징으로 하는 전력 반도체 소자.
- 삭제
- 제1항에 있어서,
상기 트렌치 게이트의 깊이(depth)는 2um 이하인 것을 특징으로 하는 전력 반도체 소자.
- 제1항에 있어서,
상기 상부 구조물 및 상기 하부 구조물은 각각 셀룰러(cellular) 형상 및 스트라이프(stripe) 형상 중 어느 하나로 레이아웃(lay-out)되는 것을 특징으로 하는 전력 반도체 소자.
- 제4항에 있어서,
상기 하부 구조물이 셀룰러 형상으로 레이아웃 되는 경우, 상기 하부 구조물은 종방향 또는 횡방향의 셀룰러 형상인 것을 특징으로 하는 전력 반도체 소자.
- 제1항에 있어서,
상기 전력 반도체 소자는 전력용 MOSFET 및 IGBT 중 하나 이상인 것을 특징으로 하는 전력 반도체 소자.
- 제1항에 있어서,
상기 제1 도전형은 P형 또는 N형 중 어느 하나이고, 상기 제2 도전형은 P형 또는 N형 중 다른 하나인 것을 특징으로 하는 전력 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100121772A KR101201382B1 (ko) | 2010-12-02 | 2010-12-02 | 감소된 셀 피치를 가지는 전력 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100121772A KR101201382B1 (ko) | 2010-12-02 | 2010-12-02 | 감소된 셀 피치를 가지는 전력 반도체 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120060324A KR20120060324A (ko) | 2012-06-12 |
| KR101201382B1 true KR101201382B1 (ko) | 2012-11-14 |
Family
ID=46611247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100121772A KR101201382B1 (ko) | 2010-12-02 | 2010-12-02 | 감소된 셀 피치를 가지는 전력 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101201382B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105914149A (zh) * | 2016-06-24 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结功率器件的制造方法 |
| KR20220011702A (ko) * | 2019-09-03 | 2022-01-28 | 차이나 리소시즈 마이크로일렉트로닉스 (총칭) 컴퍼니 리미티드 | 자체 균형 초접합 구조 및 그 제조 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101361037B1 (ko) * | 2012-09-20 | 2014-02-24 | 메이플세미컨덕터(주) | Ｓｊ―ｍｏｓｆｅｔ의 제조 방법 및 그에 의해 제조된 ｓｊ―ｍｏｓｆｅｔ |
| KR20160005928A (ko) | 2014-07-08 | 2016-01-18 | 삼성전기주식회사 | 전력 반도체 소자 |
| KR101602411B1 (ko) * | 2014-07-29 | 2016-03-11 | 메이플세미컨덕터(주) | 게이트 패드 영역에 액티브셀 배치 구조를 가지는 전력 반도체 장치 |
| JP2021007129A (ja) * | 2019-06-28 | 2021-01-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070108512A1 (en) | 2005-10-25 | 2007-05-17 | Stefan Sedlmaier | Power Semiconductor Component With Charge Compensation Structure And Method For The Fabrication Thereof |
| JP2007180116A (ja) | 2005-12-27 | 2007-07-12 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| JP2010098123A (ja) * | 2008-10-16 | 2010-04-30 | Toshiba Corp | 半導体装置 |
-
2010
- 2010-12-02 KR KR1020100121772A patent/KR101201382B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US20070108512A1 (en) | 2005-10-25 | 2007-05-17 | Stefan Sedlmaier | Power Semiconductor Component With Charge Compensation Structure And Method For The Fabrication Thereof |
| JP2007180116A (ja) | 2005-12-27 | 2007-07-12 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JP2010098123A (ja) * | 2008-10-16 | 2010-04-30 | Toshiba Corp | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105914149A (zh) * | 2016-06-24 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结功率器件的制造方法 |
| CN105914149B (zh) * | 2016-06-24 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 沟槽栅超结功率器件的制造方法 |
| KR20220011702A (ko) * | 2019-09-03 | 2022-01-28 | 차이나 리소시즈 마이크로일렉트로닉스 (총칭) 컴퍼니 리미티드 | 자체 균형 초접합 구조 및 그 제조 방법 |
| KR102608860B1 (ko) * | 2019-09-03 | 2023-11-30 | 차이나 리소시즈 마이크로일렉트로닉스 (총칭) 컴퍼니 리미티드 | 자체 균형 초접합 구조 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120060324A (ko) | 2012-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157983B2 (en) | Vertical power MOS-gated device with high dopant concentration N-well below P-well and with floating P-islands | |
| US9947779B2 (en) | Power MOSFET having lateral channel, vertical current path, and P-region under gate for increasing breakdown voltage | |
| US9461127B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
| US8957502B2 (en) | Semiconductor device | |
| US7800175B2 (en) | Vertical power semiconductor device with high breakdown voltage corresponding to edge termination and device regions | |
| KR101201382B1 (ko) | 감소된 셀 피치를 가지는 전력 반도체 소자 | |
| US9013005B2 (en) | Semiconductor device and method for manufacturing same | |
| US10692999B2 (en) | High voltage MOSFET devices and methods of making the devices | |
| US20170018642A1 (en) | Semiconductor device | |
| JP2010016309A (ja) | 半導体装置 | |
| WO2018034818A1 (en) | Power mosfet having planar channel, vertical current path, and top drain electrode | |
| US10096704B2 (en) | Semiconductor device having a non-depletable doping region | |
| KR101127501B1 (ko) | 트렌치 게이트 구조를 가지는 전력 반도체 소자 | |
| US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
| US20220173227A1 (en) | Finfet power semiconductor devices | |
| JP2009111237A (ja) | 半導体素子 | |
| KR101574319B1 (ko) | 주입 효과를 이용한 전력 반도체 소자 | |
| EP3223316A1 (en) | Wide bandgap power semiconductor device and method for manufacturing such a device | |
| CN115425083B (zh) | 具有屏蔽栅沟槽结构的超级结半导体功率器件 | |
| US20240136436A1 (en) | silicon carbide semiconductor device | |
| KR102078295B1 (ko) | 이너 웰을 가진 슈퍼 정션 트랜지스터 | |
| KR101744296B1 (ko) | 수평형 초접합 전력 반도체 소자 | |
| US9502498B2 (en) | Power semiconductor device | |
| KR20120110794A (ko) | 트렌치 게이트 구조를 가지는 전력 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151008 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20171106 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20181018 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20191105 Year of fee payment: 8 |