CN104733532A - 横向双扩散金属氧化物半导体场效应管 - Google Patents
横向双扩散金属氧化物半导体场效应管 Download PDFInfo
- Publication number
- CN104733532A CN104733532A CN201510112143.6A CN201510112143A CN104733532A CN 104733532 A CN104733532 A CN 104733532A CN 201510112143 A CN201510112143 A CN 201510112143A CN 104733532 A CN104733532 A CN 104733532A
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- post
- drift region
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 14
- 238000009826 distribution Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000009825 accumulation Methods 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种在横向双扩散金属氧化物半导体场效应管(LDMOS)在漂移区上基区与漏区之间注入N柱和P柱相间排列形成的超结(Super Junction)，一方面降低了漂移区的导通电阻；另一方面消除了衬底辅助耗尽效应，使得器件具有很高的击穿电压。在器件漂移区上方，隔开一层薄SiO2层，从栅极到漏极淀积一层具有高阻、低电子迁移率的SIPOS覆盖层作为电阻场板。SIPOS覆盖层既优化了漂移区表面电场的分布，使得器件的击穿电压增加；又由于在漂移区表面产生了电荷积累，使得器件的导通电阻降低。
Description
技术领域
本发明涉及半导体器件领域，特别是涉及一种横向双扩散金属氧化物半导体场效应管。
背景技术
横向高压功率半导体器件LDMOS(Lateral Double-diffused MOSFET)是指的具有横向沟道结构的高压功率MOS器件。由于这类器件的漏极、源极和栅极都在芯片的表面，易于通过内部连接与低压信号电路集成，故在高压集成电路(HVIC)和功率集成电路(PIC)中作为技术的关键。但在功率MOS器件设计中，导通电阻(Ron)随着击穿电压(BV)以2.5次方的速度增加，使得功率MOS的高压应用受到很大的限制。由于LDMOS工作时的电流在漂移区的表面，所以将LDMOS的表面做成超结Super Junction形成SJ-LDMOS结构，能够缓解导通电阻(Ron)随击穿电压(BV)快速增加的矛盾。由于SJ-LDMOS受纵向电场的影响而使横向电场分布不均匀，在满足RESURF(ReducedSurface Field)条件时，表面电场分布中会出现分别位于栅边缘和漏极末端有两个明显的电场峰，如何进一步降低这两个电场峰并同时提高中间分布较低的电场值以提高SJ-LDMOS的单位耐压量，就成为优化SJ-LDMOS击穿电压与比导通电阻矛盾的有效途径。
发明内容
本发明提出了一种横向双扩散金属氧化物半导体场效应管，旨在有效优化SJ-LDMOS击穿电压与比导通电阻的矛盾。
本发明的技术方案如下：
一种横向双扩散金属氧化物半导体场效应管，包括：
半导体材料的衬底；
在所述衬底上外延形成的漂移区；
在所述漂移区上两端分别形成的基区和漏区；
在所述基区上利用双扩散技术形成的沟道和与基区短接的源区；
在沟道表面形成的栅绝缘层；
分别在沟道栅绝缘层、源区、漏区上形成的栅极、源极和漏极；
其特殊之处在于：
还包括在漂移区上基区与漏区之间注入N柱和P柱相间排列形成的超结(Super Junction)；
在超结表面形成的漂移区绝缘层；以及
在超结上方隔着漂移区绝缘层从栅极至漏极之间淀积的半绝缘多晶硅(SIPOS)覆盖层，作为电阻场板。
基于上述基本方案，本发明还进一步做如下优化限定和改进：
形成超结所注入N柱和P柱的深度1～2μm。
形成超结所注入N柱和P柱的掺杂浓度5～6×1016m3。
形成超结所注入N柱的宽度为1～2μm、P柱的宽度1～2μm，N柱和P柱的宽度相等。
半绝缘多晶硅(SIPOS)覆盖层的厚度0.5～1μm。
SIPOS薄膜覆盖层具有均匀的方块电阻，最好在1010Ω/□左右。
漂移区绝缘层的厚度0.04～0.1μm。
本发明技术方案的有益效果如下：
在LDMOS漂移区的表面注入N柱和P柱形成Super Junction，电流在LDMOS漂移区的表面流通，N柱和P柱(超结)的重掺杂将有效地降低漂移区的导通电阻；并且由于超结在LDMOS漂移区的表面，会消除衬底辅助耗尽效应使得电荷能够完全补偿，保证了器件的高击穿电压。
在超结上方隔着绝缘层从栅极至漏极之间淀积一层半绝缘多晶硅(SIPOS)覆盖层形成电阻场板，一方面通过调节使SIPOS具有均匀的方块电阻(1010Ω/□左右，这个□单位表示方块的意思)，根据电流连续性原理，电场沿器件横向分布均匀，而SIPOS与漂移区表面只隔一层很薄的绝缘层，因此沿漂移区表面的电场受到电阻场板上均匀电场的调制后也是均匀的，从而提高了器件击穿电压；另一方面在器件正向导通时由于电阻场板的电场调制效应，在漂移区表面产生电荷积累，从而使得导通电阻进一步降低；并且SIPOS也是一种很好的具有钝化作用的表面覆盖层。
附图说明
图1为本发明实施例的结构示意图(正视图)；
图2为本发明实施例的三维剖视示意图(为了便于标注，对超结、漂移区绝缘层以及SIPOS覆盖层等作了部分立体断面)；
附图标号说明：
1-源区；2-栅极；3-(N柱与P柱相间的)超结；4-漂移区绝缘层；5-SIPOS覆盖层；6-漏极；7-漏区；8-漂移区；9-衬底；10-基区；11-源区；12-沟道；44-漂移区绝缘层的厚度；55-SIPOS薄膜覆盖层的厚度。
具体实施方式
如图1所示，本发明横向双扩散金属氧化物半导体场效应管的结构包括：
半导体材料的衬底9；
位于衬底的外延表面的漂移区8；
分别位于漂移区8上两端的基区10和漏区7，漏区上面为漏极6.
位于基区表面的源区11和沟道12。
源区表面形成源极1，沟道上面为栅绝缘层位于栅极2下方。
沟道与漏区之间漂移区表面形成N柱和P柱相间排列的超结3。
超结3上方为漂移区绝缘层4。
在漂移区绝缘层4上面从栅极至漏极覆盖一层SIPOS薄膜，即SIPOS覆盖层5。
图2中，55和44表示SIPOS薄膜覆盖层的厚度(0.5～1μm)和漂移区绝缘层的厚度(0.04～0.1μm)。
由于Super Junction形成在LDMOS漂移区的表面，一方面降低了漂移区的导通电阻；另一方面也消除了衬底辅助耗尽效应，使得器件具有很高的击穿电压。为了进一步提高器件的击穿减压，降低导通电阻。漂移区绝缘层4上面在漂移区表面从源极到漏极覆盖一层高电阻、低电子迁移率并且电阻率均匀的SIPOS。由于SIPOS的电阻率的是均匀，则由电流的连续性原理知，SIPOS上的电场在平行方向也是均匀的，在隔着一层很薄的漂移区绝缘层的情况下，SIPOS上的均匀电场调制超结3上的表面电场，使得超结3表面的电场分布更加均匀，因而提高了器件的击穿电压。又由于SIPOS覆盖层的存在，在器件正向导通时，在超结3表面感应出电荷产生电荷积累，从而降低了器件的的导通电阻。
以N沟道LDMOS为例，具体可以通过以下步骤进行制备：
1)半绝缘材料(包括Si、SiC和GaAs等)的衬底上外延N型的缓冲层。
2)在缓冲层上一端形成P型基区，并在P型基区上利用双扩散技术形成N型沟道和P型与N型短接的源区。
3)在缓冲层另一端形成N型重掺杂漏区。
4)通过离子注入技术，从在缓冲层表面从沟道到漏区N柱与P柱相间排列的超结。
5)相应的，在沟道和超结上面分别形成栅氧化层和漂移区氧化层(如薄SiO2层)。
6)并在漂移区氧化层上方淀积高电阻、低电子迁移率并且电阻率均匀的SIPOS薄膜层。
7)在栅氧化层上方淀积多晶硅作为栅极，在漏区上淀积金属形成漏极分别与SIPOS薄膜层相接；在源区上方形成源极。
当然，本发明中的LDMOS也可以为P型沟道，其结构与N沟道LDMOS等同，在此不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。
Claims (7)
1.一种横向双扩散金属氧化物半导体场效应管，包括：
半导体材料的衬底；
在所述衬底上外延形成的漂移区；
在所述漂移区上两端分别形成的基区和漏区；
在所述基区上利用双扩散技术形成的沟道和与基区短接的源区；
在沟道表面形成的栅绝缘层；
分别在沟道栅绝缘层、源区、漏区上形成的栅极、源极和漏极；
其特征在于：
还包括在漂移区上基区与漏区之间注入N柱和P柱相间排列形成的超结(Super Junction)；
在超结表面形成的漂移区绝缘层；以及
在超结上方隔着漂移区绝缘层从栅极至漏极之间淀积的半绝缘多晶硅(SIPOS)覆盖层，作为电阻场板。
2.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于：形成超结所注入N柱和P柱的深度1～2μm。
3.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于：形成超结所注入N柱和P柱的掺杂浓度5～6×1016m3。
4.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于：形成超结所注入N柱的宽度为1～2μm、P柱的宽度1～2μm，N柱和P柱的宽度相等。
5.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于：所述半绝缘多晶硅(SIPOS)覆盖层的厚度0.5～1μm。
6.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于：所述半绝缘多晶硅(SIPOS)覆盖层具有均匀的方块电阻。
7.根据权利要求1所述的横向双扩散金属氧化物半导体场效应管，其特征在于：所述漂移区绝缘层的厚度0.04～0.1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510112143.6A CN104733532A (zh) | 2015-03-13 | 2015-03-13 | 横向双扩散金属氧化物半导体场效应管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510112143.6A CN104733532A (zh) | 2015-03-13 | 2015-03-13 | 横向双扩散金属氧化物半导体场效应管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104733532A true CN104733532A (zh) | 2015-06-24 |
Family
ID=53457238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510112143.6A Pending CN104733532A (zh) | 2015-03-13 | 2015-03-13 | 横向双扩散金属氧化物半导体场效应管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104733532A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172618A (zh) * | 2017-12-26 | 2018-06-15 | 西安电子科技大学 | 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN110212032A (zh) * | 2019-05-31 | 2019-09-06 | 西安电子科技大学 | 一种栅控双极-场效应复合元素半导体基横向双扩散金属氧化物半导体晶体管 |
| CN111477681A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子科技大学 | 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法 |
| CN111477680A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子科技大学 | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN113097310A (zh) * | 2021-04-02 | 2021-07-09 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
| CN114512535A (zh) * | 2022-04-18 | 2022-05-17 | 泰科天润半导体科技（北京）有限公司 | 一种双通道SiC横向LDMOS功率器件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11288949A (ja) * | 1998-02-24 | 1999-10-19 | Samsung Electronics Co Ltd | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 |
| TW439145B (en) * | 1997-09-09 | 2001-06-07 | Fairchild Kr Semiconductor Ltd | Method of fabricating power semiconductor device using semi-insulating polycrystalline silicon (SIPOS) film |
| US20050017300A1 (en) * | 2003-07-11 | 2005-01-27 | Salama C. Andre T. | Super junction / resurf ldmost (sjr-LDMOST) |
| CN101930999A (zh) * | 2009-06-17 | 2010-12-29 | 英飞凌科技奥地利有限公司 | 具有非晶沟道控制层的半导体部件 |
| CN103165678A (zh) * | 2013-03-12 | 2013-06-19 | 电子科技大学 | 一种超结ldmos器件 |
-
2015
- 2015-03-13 CN CN201510112143.6A patent/CN104733532A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW439145B (en) * | 1997-09-09 | 2001-06-07 | Fairchild Kr Semiconductor Ltd | Method of fabricating power semiconductor device using semi-insulating polycrystalline silicon (SIPOS) film |
| JPH11288949A (ja) * | 1998-02-24 | 1999-10-19 | Samsung Electronics Co Ltd | 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法 |
| US20050017300A1 (en) * | 2003-07-11 | 2005-01-27 | Salama C. Andre T. | Super junction / resurf ldmost (sjr-LDMOST) |
| CN101930999A (zh) * | 2009-06-17 | 2010-12-29 | 英飞凌科技奥地利有限公司 | 具有非晶沟道控制层的半导体部件 |
| CN103165678A (zh) * | 2013-03-12 | 2013-06-19 | 电子科技大学 | 一种超结ldmos器件 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172618A (zh) * | 2017-12-26 | 2018-06-15 | 西安电子科技大学 | 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法 |
| CN110212032A (zh) * | 2019-05-31 | 2019-09-06 | 西安电子科技大学 | 一种栅控双极-场效应复合元素半导体基横向双扩散金属氧化物半导体晶体管 |
| CN111477681A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子科技大学 | 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法 |
| CN111477680A (zh) * | 2020-04-23 | 2020-07-31 | 西安电子科技大学 | 双通道均匀电场调制横向双扩散金属氧化物宽带隙半导体场效应管及制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN113097310A (zh) * | 2021-04-02 | 2021-07-09 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
| CN114512535A (zh) * | 2022-04-18 | 2022-05-17 | 泰科天润半导体科技（北京）有限公司 | 一种双通道SiC横向LDMOS功率器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9184248B2 (en) | Vertical power MOSFET having planar channel and its method of fabrication | |
| US9761702B2 (en) | Power MOSFET having planar channel, vertical current path, and top drain electrode | |
| CN104733532A (zh) | 横向双扩散金属氧化物半导体场效应管 | |
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| CN101300679B (zh) | 制造半导体器件的方法 | |
| US7535057B2 (en) | DMOS transistor with a poly-filled deep trench for improved performance | |
| CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
| US9620583B2 (en) | Power semiconductor device with source trench and termination trench implants | |
| CN103165678B (zh) | 一种超结ldmos器件 | |
| Wang et al. | An L-shaped trench SOI-LDMOS with vertical and lateral dielectric field enhancement | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| US9502402B2 (en) | Semiconductor device | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN106531802A (zh) | 低比导的新型高压sj功率器件 | |
| US10068972B2 (en) | Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage | |
| JP2020098883A (ja) | 半導体装置 | |
| CN104218088A (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
| CN105870189A (zh) | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 | |
| CN110021655B (zh) | 一种具有阶梯n型重掺杂埋层的半超结横向双扩散金属氧化物半导体场效应管 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
| US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
| CN203941904U (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
| CN110212017B (zh) | 一种具有阻性场板的超结带槽横向耐压区 | |
| CN108231870B (zh) | 具有界面电荷槽高压互连结构的功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150624 |