CN111969047B - 一种具有复合背势垒层的氮化镓异质结场效应晶体管 - Google Patents

一种具有复合背势垒层的氮化镓异质结场效应晶体管 Download PDF

Info

Publication number
CN111969047B
CN111969047B CN202010876214.0A CN202010876214A CN111969047B CN 111969047 B CN111969047 B CN 111969047B CN 202010876214 A CN202010876214 A CN 202010876214A CN 111969047 B CN111969047 B CN 111969047B
Authority
CN
China
Prior art keywords
gallium nitride
barrier layer
layer
algan
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010876214.0A
Other languages
English (en)
Other versions
CN111969047A (zh
Inventor
杜江锋
刘勇
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010876214.0A priority Critical patent/CN111969047B/zh
Publication of CN111969047A publication Critical patent/CN111969047A/zh
Application granted granted Critical
Publication of CN111969047B publication Critical patent/CN111969047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提出了一种具有复合背势垒层的氮化镓异质结场效应晶体管，从下至上依次包括：衬底、氮化镓缓冲层、氮化镓沟道层、铝镓氮势垒层，铝镓氮势垒层上方设有源极、漏极、p型掺杂氮化镓层、栅极，器件上表面源极与栅极之间、以及栅极与漏极之间都覆盖有一层钝化层；在氮化镓缓冲层与衬底之间设有一层由第一铝镓氮区域和第二铝镓氮区域横向排列而成的复合背势垒层且这两个铝镓氮区域存在铝组分差异，通过在氮化镓缓冲层与衬底之间引入第一铝镓氮区域与第二铝镓氮区组成的复合结构，可以有效降低缓冲层的泄漏电流和改善沟道与缓冲层的电场分布，从而提高器件的击穿电压。

Description

一种具有复合背势垒层的氮化镓异质结场效应晶体管
技术领域
本发明属于微电子领域，涉及一种半导体晶体管，具体是指一种具有复合背势垒层的氮化镓异质结场效应晶体管，其可以有效的提高器件的击穿电压。
技术背景
氮化镓基异质结场效应晶体管(GaN HFET)具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时GaN材料可以与铝镓氮(AlGaN)等材料形成的异质结结构可以形成具有高浓度和高迁移率的二维电子气异质结沟道。氮化镓基异质结场效应晶体管特别适用于高压、大功率应用，氮化镓基功率器件正逐渐成为高压功率开关模块的首要选择。
目前常见的GaN HFET为横向器件，其结构如图1所示为常规的增强型GaN HFET结构示意图。该结构主要包括衬底、氮化镓(GaN)缓冲层，氮化镓(GaN)沟道层，铝镓氮(AlGaN)势垒，p型掺杂氮化镓层以及铝镓氮(AlGaN)势垒层上形成的源极、漏极和栅极，其中源极和漏极与铝镓氮(AlGaN)势垒层形成欧姆接触，栅极与p型掺杂氮化镓层形成欧姆接触。
对于常规GaN HFET而言，当器件承受耐压时栅极和漏极之间沟道二维电子气分布均匀且不能够完全耗尽。因此沟道电场主要集中在栅极边缘或漏极边缘，导致器件在较低的漏极电压下击穿。此外，氮化镓(GaN)缓冲层对于氮化镓(GaN)沟道层的二维电子气没有限制作用，导致器件在承受耐压时缓冲层提供了漏电通道。这样沟道二维电子气更难被耗尽，从而更加降低了器件的击穿电压。
铝镓氮(AlGaN)背势垒层可以为二维电子提供背势垒，从而提高二维电子气的限域性。铝镓氮(AlGaN)背势垒层通过抑制缓冲层漏电和改善缓冲层及沟道层的电场分布，从而显著提高器件的击穿电压。如图1所示结构器件的栅漏距为6μm时器件的击穿电压为525V，而在氮化镓缓冲层下方加入一层铝镓氮(AlGaN)背势垒层时器件的击穿电压可以提升到940V。
单一铝镓氮(AlGaN)背势垒层可以有效地提高器件的击穿电压，但是单一铝镓氮(AlGaN)背势垒层对沟道和缓冲层的电场调制效果有限，栅极和漏极边缘依然存较大的电场尖峰。具有铝镓氮(AlGaN)背势垒层的GaN HFET平均击穿电场强度依然远低于GaN材料的临界击穿电场强度3MV/cm。
综上所述，针对目前电力电子器件应用领域，需要找到一种高耐压、高阈值电压、低导通电阻的GaN基HFET实现方式。提出一种新的氮化镓器件结构解决上述问题就显得尤为重要。
发明内容
本发明的目的是通过引入复合背势垒层结构，调制沟道电场使其分布更加均匀，同时避免器件饱和输出电流的退化和导通电阻的增加，从而提高器件的击穿电压和优值，本发明提出了一种具有复合背势垒层的氮化镓异质结场效应晶体管。
本发明解决其技术问题所采用的的技术方案是：
一种具有复合背势垒层的氮化镓异质结场效应晶体管，从下至上依次包括：衬底101、氮化镓缓冲层104、氮化镓沟道层105、铝镓氮势垒层106，铝镓氮势垒层106上方设有源极107、漏极111、p型掺杂氮化镓层109、栅极110，其中源极107与漏极111均与铝镓氮势垒层106形成欧姆接触，栅极110与p型掺杂氮化镓层109形成欧姆接触，器件上表面源极107与栅极110之间、以及栅极110与漏极111之间都覆盖有一层氮化硅钝化层108；在所述的氮化镓缓冲层104与衬底101之间还设有一层由第一铝镓氮区域102和第二铝镓氮区域103横向排列而成的复合背势垒层，第一铝镓氮区域102和第二铝镓氮区域103的铝组分不同。
作为优选方式：第一铝镓氮区域102与第二铝镓氮区域103的接触界面的位置在源极107左侧与漏极111右侧之间任意设置。
作为优选方式：第一铝镓氮区域102与第二铝镓氮区域103的铝组分均大于0。作为优选方式：第一铝镓氮区域102与第二铝镓氮区域103的高度均大于0且二者高度不同。
作为优选方式：第一铝镓氮区域102和第二铝镓氮区域103组成的复合结构沿源极107至漏极111方向重复排列。
由于第一铝镓氮区域102的铝组分不同于第二铝镓氮区域103的铝组分，器件在承受耐压时第一铝镓氮区域102与第二铝镓氮区域103界面处电场发生突变。而根据电场连续性原理第一铝镓氮区域102与第二铝镓氮区域103的接触界面处会产生一个电场尖峰。该电厂尖峰能有效调制缓冲层和沟道的电场分布，并且使沟道层和缓冲层的电场分布更加均匀，从而有效提高了器件的击穿电压。
为了更好地实现本发明，第一铝镓氮区域102和第二铝镓氮区域103的接触界面应尽量靠近漏极边缘。
为了更好地实现本发明，第一铝镓氮区域102和第二铝镓氮区域103的Al组分差异应大于0.05小于0.3。
本发明的有益效果是：
1).由于Al组分差异第一铝镓氮区域102和第二铝镓氮区域103的接触界面会存在电场强度的突变，在二维电子气沟道层会引入额外的电场尖峰，从而有效的调制栅极与漏极之间沟道层内的电场分布，提高击穿电压；
2).由于更靠近漏极的第二铝镓氮区域103的铝组分较低，漏极附近的电场集中效应被削弱，避免了器件在漏极提前击穿。
3).由于背势垒层没有与沟道层直接接触，器件的二维电子气浓度受复合背势垒层的影响较小，从而使具有复合背势垒层的器件与常规结构器件相比导通电阻和饱和输出电流没有退化。
附图说明
图1是普通氮化镓基异质结场效应晶体管(GaN HFET)结构示意图，该器件从下至上主要包括衬底101，氮化镓缓冲层104，氮化镓沟道层105，铝镓氮势垒层106以及铝镓氮势垒层上形成的源极107、漏极111、p型掺杂氮化镓层109和栅极110以及氮化硅钝化层108，其中源极和漏极分别与铝镓氮势垒层形成欧姆接触，栅极与p型掺杂氮化镓层形成欧姆接触。
图2是普通铝镓氮背势垒层的氮化镓基异质结场效应晶体管(GaN HFET)结构示意图，该器件从下至上主要包括衬底101，铝镓氮背势垒层112，氮化镓缓冲层104，氮化镓沟道层105，铝镓氮势垒层106以及铝镓氮势垒层上形成的源极107、漏极111、p型掺杂氮化镓层109和栅极110以及氮化硅钝化层108，其中源极和漏极分别与铝镓氮势垒层形成欧姆接触，栅极与p型掺杂氮化镓层形成欧姆接触。
图3是本发明实施例1提供的具有复合背势垒层的GaN HFET一种结构示意图。
图4是本发明实施例2提供的具有复合背势垒层的GaN HFET一种结构示意图。
图5是本发明提供的实施例1与普通GaN HFET和普通铝镓氮背势垒层GaN HFET的击穿特性对比。
图6是本发明提供的实施例1与普通GaN HFET和普通AlGaN背势垒层GaN HFET击穿时沟道电场分布对比。
其中，101为衬底、102为第一铝镓氮区域，103为第二铝镓氮区域、104为氮化镓缓冲层、105为氮化镓沟道层、106为铝镓氮势垒层，107为源极、108为氮化硅钝化层、109为p型掺杂氮化镓层、110为栅极、111为漏极。
具体实施案例
下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式不限于此实施例。
实施例1
如图3所示，一种具有复合背势垒层的氮化镓异质结场效应晶体管，从下至上依次包括：衬底101、氮化镓缓冲层104、氮化镓沟道层105、铝镓氮势垒层106，铝镓氮势垒层106上方设有源极107、漏极111、p型掺杂氮化镓层109、栅极110，其中源极107与漏极111均与铝镓氮势垒层106形成欧姆接触，栅极110与p型氮化镓层109形成欧姆接触，器件上表面源极107与栅极110之间、以及栅极110与漏极111之间都覆盖有一层氮化硅钝化层108；在所述的氮化镓缓冲层104与衬底101之间还设有一层由第一铝镓氮区域102和第二铝镓氮区域103横向排列而成的复合背势垒层，第一铝镓氮区域102和第二铝镓氮区域103的铝组分不同。
优选的，第一铝镓氮区域102与第二铝镓氮区域103的接触界面的位置在源极107左侧与漏极111右侧之间任意设置。
优选的，第一铝镓氮区域102与第二铝镓氮区域103的铝组分均大于0。
为了更好地实现本发明，第一铝镓氮区域102和第二铝镓氮区域103的接触界面应尽量靠近漏极边缘。
为了更好地实现本发明，第一铝镓氮区域102和第二铝镓氮区域103的Al组分差异应大于0.05小于0.3。
实施例1的具体参数与仿真结果与常规结构器件对比如表1所示。
表1器件仿真参数与结果对比
Figure BDA0002652717300000041
Figure BDA0002652717300000051
表1所示实施例1中器件结构的导通电阻与常规器件相同均为0.4mΩ·cm2，说明本发明专利器件结构不会导致导通电阻的退化。图5、图6所示为本实施例1的仿真结果，该结果充分体现了本发明的提升击穿电压的优点。从仿真结果图5可以看出，普通GaN HFET器件击穿电压为525V，带有Al0.1Ga0.9N背势垒层的GaN HFET器件击穿电压为615V，带有Al0.25Ga0.75N背势垒层的GaN HFET器件击穿电压为941V，而本发明的实施例1器件击穿电压值提升至1226V。图6的击穿时沟道电场强度分布对比可以看出实施例1可以显著降低漏极附近的电场尖峰，同时使沟道层的电场分布更加均匀。
实施例2
如图4所示，本实施例和实施例1的区别在于：第一铝镓氮区域102和第二铝镓氮区域103组成的复合结构沿栅极至漏极方向重复排列。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单的修改、等同变化，均落入本发明的保护范围之内。

Claims (5)

1.一种具有复合背势垒层的氮化镓异质结场效应晶体管，其特征在于：从下至上依次包括：衬底(101)、氮化镓缓冲层(104)、氮化镓沟道层(105)、铝镓氮势垒层(106)，铝镓氮势垒层(106)上方设有源极(107)、漏极(111)、p型掺杂氮化镓层(109)、栅极(110)，其中源极(107)与漏极(111)均与铝镓氮势垒层(106)形成欧姆接触，栅极(110)与p型掺杂氮化镓层(109)形成欧姆接触，器件上表面源极(107)与栅极(110)之间、以及栅极(110)与漏极(111)之间都覆盖有一层氮化硅钝化层(108)；在所述的氮化镓缓冲层(104)与衬底(101)之间还设有一层由第一铝镓氮区域(102)和第二铝镓氮区域(103)横向排列而成的复合背势垒层，第一铝镓氮区域(102)与第二铝镓氮区域(103)的铝组分不同。
2.根据权利要求1所述的一种具有复合背势垒层的氮化镓异质结场效应晶体管，其特征在于：第一铝镓氮区域(102)与第二铝镓氮区域(103)的接触界面的位置在源极(107)左侧与漏极(111)右侧之间任意设置。
3.根据权利要求1所述的一种具有复合背势垒层的氮化镓异质结场效应晶体管，其特征在于：第一铝镓氮区域(102)与第二铝镓氮区域(103)的铝组分均大于0。
4.根据权利要求1所述的一种具有复合背势垒层的氮化镓异质结场效应晶体管，其特征在于：第一铝镓氮区域(102)与第二铝镓氮区域(103)的高度均大于0且二者高度不同。
5.根据权利要求1所述的一种具有复合背势垒层的氮化镓异质结场效应晶体管，其特征在于：第一铝镓氮区域(102)与第二铝镓氮区域(103)组成的复合结构沿源极至漏极方向重复排列。
CN202010876214.0A 2020-08-27 2020-08-27 一种具有复合背势垒层的氮化镓异质结场效应晶体管 Active CN111969047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010876214.0A CN111969047B (zh) 2020-08-27 2020-08-27 一种具有复合背势垒层的氮化镓异质结场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010876214.0A CN111969047B (zh) 2020-08-27 2020-08-27 一种具有复合背势垒层的氮化镓异质结场效应晶体管

Publications (2)

Publication Number Publication Date
CN111969047A CN111969047A (zh) 2020-11-20
CN111969047B true CN111969047B (zh) 2022-05-24

Family

ID=73391026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010876214.0A Active CN111969047B (zh) 2020-08-27 2020-08-27 一种具有复合背势垒层的氮化镓异质结场效应晶体管

Country Status (1)

Country Link
CN (1) CN111969047B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466927B (zh) * 2020-11-26 2021-11-02 东南大学 一种以雪崩抗冲击的异质结半导体器件
CN113078204B (zh) * 2021-03-25 2022-05-17 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN114843267B (zh) * 2022-06-08 2024-04-19 东南大学 一种增强型N沟道和P沟道GaN器件集成结构

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832241A (zh) * 2012-09-14 2012-12-19 电子科技大学 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
CN103594509A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN104201202A (zh) * 2014-09-17 2014-12-10 电子科技大学 一种具有复合势垒层的氮化镓基异质结场效应管
CN104269433A (zh) * 2014-09-05 2015-01-07 电子科技大学 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN104409496A (zh) * 2014-11-24 2015-03-11 电子科技大学 一种具有局部背势垒的氮化镓基功率异质结场效应晶体管
CN105679859A (zh) * 2016-04-20 2016-06-15 杭州电子科技大学 一种基于双异质结hemt的高增益x射线探测器
CN206301803U (zh) * 2016-12-28 2017-07-04 成都海威华芯科技有限公司 一种双异质结结构的背势垒GaN HEMT结构
US9780181B1 (en) * 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
CN107482059A (zh) * 2017-08-02 2017-12-15 电子科技大学 一种GaN异质结纵向逆导场效应管
CN109638074A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
CN110880534A (zh) * 2019-11-29 2020-03-13 电子科技大学 一种具有复合缓冲层的氮化镓异质结场效应晶体管
US10749009B1 (en) * 2019-05-16 2020-08-18 Qorvo Us, Inc. Process of fabricating high efficiency, high linearity N-polar gallium-nitride (GaN) transistors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
DE102017210711A1 (de) * 2016-06-27 2017-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832241A (zh) * 2012-09-14 2012-12-19 电子科技大学 一种具有横向p-n结复合缓冲层结构的氮化镓基异质结场效应晶体管
CN103594509A (zh) * 2013-11-26 2014-02-19 电子科技大学 一种氮化镓高电子迁移率晶体管及其制备方法
CN104269433A (zh) * 2014-09-05 2015-01-07 电子科技大学 具有复合沟道层的氮化镓基增强型异质结场效应晶体管
CN104201202A (zh) * 2014-09-17 2014-12-10 电子科技大学 一种具有复合势垒层的氮化镓基异质结场效应管
CN104409496A (zh) * 2014-11-24 2015-03-11 电子科技大学 一种具有局部背势垒的氮化镓基功率异质结场效应晶体管
CN105679859A (zh) * 2016-04-20 2016-06-15 杭州电子科技大学 一种基于双异质结hemt的高增益x射线探测器
US9780181B1 (en) * 2016-12-07 2017-10-03 Mitsubishi Electric Research Laboratories, Inc. Semiconductor device with multi-function P-type diamond gate
CN206301803U (zh) * 2016-12-28 2017-07-04 成都海威华芯科技有限公司 一种双异质结结构的背势垒GaN HEMT结构
CN107482059A (zh) * 2017-08-02 2017-12-15 电子科技大学 一种GaN异质结纵向逆导场效应管
CN109638074A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
US10749009B1 (en) * 2019-05-16 2020-08-18 Qorvo Us, Inc. Process of fabricating high efficiency, high linearity N-polar gallium-nitride (GaN) transistors
CN110880534A (zh) * 2019-11-29 2020-03-13 电子科技大学 一种具有复合缓冲层的氮化镓异质结场效应晶体管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Simulation design of a high‑breakdown‑voltage p‑GaN‑gate GaN HEMT with a hybrid AlGaN buffer layer for power electronics applications";Yong Liu，Qi Yu，Jiangfeng Du;《Journal of Computational Electronics》;20200713;第2020年卷(第19期);第1527–1537页 *
"Theoretical Study of InAlN/GaN High Electron Mobility Transistor (HEMT) with a Polarization-Graded AlGaN Back-Barrier Layer";Yan Gu，Dongmei Chang等;《Electronics 2019》;20190810;第1-10页 *

Also Published As

Publication number Publication date
CN111969047A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
CN111969047B (zh) 一种具有复合背势垒层的氮化镓异质结场效应晶体管
CN102820325B (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
CN104201202B (zh) 一种具有复合势垒层的氮化镓基异质结场效应管
CN111739934B (zh) 一种具有结型场板的氮化镓高电子迁移率晶体管
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
CN112802906B (zh) 带浮栅的分离栅平面型mosfet器件
CN106298911A (zh) 一种双结型栅氮化镓异质结场效应管
CN108198857A (zh) 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构
CN110880534B (zh) 一种具有复合缓冲层的氮化镓异质结场效应晶体管
CN104167444A (zh) 一种具有局部帽层的氮化镓基异质结场效应晶体管
CN114864687B (zh) 一种集成自反馈栅控制结构的氮化镓功率半导体器件
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
CN116110942A (zh) 一种具有p型掺杂结构的半导体异质结场效应管
CN115548106A (zh) 一种具有P型栅的增强型GaN器件
CN115172451A (zh) 一种基于PP异质结的结型栅增强型GaN器件
Bai et al. A novel trench-gated vertical GaN transistor with dual-current-aperture by electric-field engineering for high breakdown voltage
CN212085010U (zh) 半导体结构
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN113380877A (zh) 一种双结型场板的功率器件
CN114520262A (zh) 一种增强型MIS-GaN器件
CN113782588A (zh) 一种具有栅极高耐压低漏电的氮化镓功率器件
CN113594243A (zh) 一种渐变极化掺杂的增强型GaN纵向场效应晶体管
CN114068677B (zh) 一种AlGaN沟槽的增强型高压GaN基垂直HFET装置
KR102654457B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant