CN106057868A - 一种纵向超结增强型mis hemt器件 - Google Patents
一种纵向超结增强型mis hemt器件 Download PDFInfo
- Publication number
- CN106057868A CN106057868A CN201610644519.2A CN201610644519A CN106057868A CN 106057868 A CN106057868 A CN 106057868A CN 201610644519 A CN201610644519 A CN 201610644519A CN 106057868 A CN106057868 A CN 106057868A
- Authority
- CN
- China
- Prior art keywords
- insulated gate
- barrier layer
- longitudinal
- cushion
- superjunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000005684 electric field Effects 0.000 abstract description 10
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 206010030113 Oedema Diseases 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000035935 pregnancy Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于半导体技术领域，涉及一种纵向超结增强型MIS HEMT器件。本发明采用超结缓冲层，N型半导体缓冲层和P型半导体缓冲层互相补偿耗尽，达到电荷平衡而提高掺杂浓度。正向导通时，由于超结缓冲层掺杂浓度高，器件的导通电阻明显降低；反向阻断状态下，缓冲层内纵向电场均匀分布，实现高的关态击穿电压。同时，本发明采用与槽栅侧壁接触的P型掺杂阻挡层夹断2DEG与缓冲层的纵向导电沟道，由绝缘栅电极上施加的电压对导电沟道进行控制，从而实现增强型。本发明所公布的器件制备工艺与传统工艺兼容。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种纵向超结增强型MIS HEMT(HighElectron Mobility Transistor，高电子迁移率晶体管)器件。
背景技术
基于GaN材料的高电子迁移率晶体管(HEMT)，由于高电子饱和速度、高密度二维电子气(2DEG)以及较高临界击穿电场，使得其在大电流、低功耗、高频和高压开关应用领域具有巨大的应用前景。
横向GaN HEMT因高密度二维电子气(2DEG)使其在高频和低功耗应用领域倍受青睐，其器件基本结构如图1所示。但是横向GaN HEMT存在以下缺点：1、截止状态下易在栅极靠近漏端一侧形成电场峰值，导致器件提前击穿，限制耐压的提高；2、截止状态下存在缓冲层泄露电流，过大的缓冲层泄漏电流会导致器件提前击穿，限制了GaN HEMT在高压方面的应用；3、横向GaN HEMT器件主要通过栅极与漏极之间的有源区来承受耐压，因此高压GaNHEMT需要较大的栅漏间距，造成器件占用过大的芯片面积，不利于小型化的发展趋势。
为了克服横向GaN HEMT器件以上缺点，业内研究者展开了对纵向GaN HEMT结构的研究。文献(Masakazu KANECHIKA,et.al.A Vertical Insulated Gate AlGaN/GaNHeterojunction Field-Effect Transistor,Japanese Journal of Applied Physics,VOL.46,NO.21,pp.L503-L505,May 2007)提出纵向GaN HEMT结构，如图2所示，它有效地改善了上述横向GaN HEMT所存在的问题。与横向GaN HEMT相比，纵向GaN HEMT存在以下优势：1、器件主要通过栅极与漏极之间的纵向间距来承受耐压，故可减小表面尺寸，节省芯片面积；2、P型阻挡层与N型半导体缓冲层之间形成的PN结可以有效阻挡从源极注入的电子，从而抑制器件缓冲层泄漏电流；3、由于器件表面的栅极和源极均为低电压，器件栅极附近不会形成高场区域，因此可以从根本上避免横向GaN HEMT由于栅极电场集中效应而导致的提前击穿。
对于常规纵向GaN HEMT而言，纵向器件无法完全利用2DEG来实现导通，导通电流需要流经缓冲层，这使得导通电阻远高于横向器件；且随着击穿电压的提高，需降低缓冲层掺杂浓度并增加其厚度，这使得导通电阻急剧增加，并制约了器件的正向电流能力，因此常规纵向GaN HEMT器件存在击穿电压与导通电阻这一矛盾关系。
发明内容
本发明所要解决的，就是针对上述问题，提出纵向超结增强型MIS HEMT器件，在达到提高器件击穿电压的同时降低器件的导通电阻，缓解或解决耐压与导通电阻的矛盾关系。
本发明的技术方案是：如图3所示，
一种纵向超结增强型MIS HEMT器件，包括从下至上依次层叠设置的漏电极1、衬底2、缓冲层3、阻挡层4、沟道层5和势垒层6，所述势垒层6上表面两端设置有源电极7；所述势垒层6中部设置有绝缘栅极结构；所述源电极7与绝缘栅极结构之间的势垒层6上表面具有介质钝化层10；其特征在于，所述衬底2、沟道层5为N型掺杂，且所述阻挡层4为P型掺杂；所述绝缘栅极结构沿垂直方向向下延伸，依次贯穿势垒层6、沟道层5和阻挡层4并延伸入缓冲层3中；所述绝缘栅极结构由绝缘栅介质8和被绝缘栅介质8包围栅电极9构成；所述缓冲层3为由多个P型半导体缓冲层31及N型半导体缓冲层32沿横向方向交替排列形成的超结缓冲层，且存在一个或多个N型半导体缓冲层32与绝缘栅介质8接触；所述源电极1和漏电极7为欧姆接触。
进一步的，所述绝缘栅极结构的横向宽度从下至上逐渐增加。
进一步的，绝缘栅介质8垂直向下延伸部分的厚度从上至下逐渐增加。
进一步的，所述绝缘栅介质8由不同介电常数的第一绝缘栅介质81和第二绝缘栅介质82构成，第一绝缘栅介质81位于第二绝缘栅介质82上方，所述栅电极9由第一栅电极91和第二栅电极92构成，且分别第一栅电极91被第一绝缘栅介质81，第二栅电极92被第二绝缘栅介质82包围，形成分裂栅。
进一步的，所述缓冲层3与衬底2之间存在N型辅助层11。
进一步的，所述绝缘栅介质8采用的材料为Al2O3、HfO2、SiO2中的一种或几种的组合。
进一步的，所述衬底2、缓冲层3、阻挡层4、沟道层5和势垒层6材料为GaN、AlN、AlGaN、InGaN、InAlN中的一种或几种的组合，且沟道层5和势垒层6形成异质结。
本发明的有益效果为：
1、为充分利用GaN材料的高临界击穿电场特性，本发明中采用超结缓冲层，阻断状态时，N型缓冲层和P型缓冲层互相补偿耗尽，达到电荷平衡，缓冲层内纵向电场均匀分布，器件可以实现高的关态击穿电压；
2、由于缓冲层内P区和N区相互耗尽，缓冲层可以采用高掺杂的N区，从而使器件的导 通电阻明显降低；
3、通常由于极化产生的2DEG使得AlGaN/GaN材料体系是常开型沟道，本发明中采用P型掺杂的阻挡层夹断2DEG与缓冲层的纵向导电沟道，由绝缘栅电极上施加的电压对导电沟道进行控制，从而实现增强型。
附图说明
图1是常规横向HEMT器件结构。
图2是常规纵向HEMT器件结构。
图3是本发明提出的纵向超结增强型MIS HEMT器件结构。
图4是本发明提出的绝缘栅极结构横向宽度从下至上逐渐增加的纵向超结增强型MISHEMT器件结构。
图5是本发明提出的绝缘栅介质厚度从上至下逐渐增加的纵向超结增强型MISHEMT器件结构。
图6是本发明提出的具有分裂绝缘栅极结构的纵向超结增强型MIS HEMT器件结构。
图7是本发明提出的具有辅助层的纵向超结增强型MIS HEMT器件结构。
图8是本发明提出的纵向超结增强型MIS HEMT器件结构与传统纵向HEMT结构的反向耐压电场分布比较图。
图9是本发明提出的纵向超结增强型MIS HEMT器件结构与传统纵向HEMT结构的输出曲线比较图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
图3示出了一种纵向超结增强型MIS HEMT器件的全元胞结构示意图。本例器件包括从下至上依次层叠设置的漏电极1、衬底2、缓冲层3、阻挡层4、沟道层5和势垒层6，所述势垒层6上表面两端设置有源电极7；所述势垒层6中部设置有绝缘栅极结构；所述源电极7与绝缘栅极结构之间的势垒层6上表面具有介质钝化层10；其特征在于，所述衬底2、沟道层5为N型掺杂，且所述阻挡层4为P型掺杂；所述绝缘栅极结构沿垂直方向向下延伸，依 次贯穿势垒层6、沟道层5和阻挡层4并延伸入缓冲层3中；所述绝缘栅极结构由绝缘栅介质8和被绝缘栅介质8包围栅电极9构成；所述缓冲层3为由多个P型半导体缓冲层31及N型半导体缓冲层32沿横向方向交替排列形成的超结缓冲层，且存在一个或多个N型半导体缓冲层32与绝缘栅介质8接触；所述源电极1和漏电极7为欧姆接触。
本例提供的纵向超结增强型MIS HEMT器件缓解了传统纵向GaN HEMT器件耐压与导通电阻的矛盾关系。反向阻断状态下，N型缓冲层和P型缓冲层互相补偿耗尽，达到电荷平衡并提高缓冲层浓度，缓冲层内纵向电场均匀分布，器件可以实现高的关态击穿电压；同时，由于缓冲层内P区和N区相互耗尽，缓冲层可以采用高掺杂的N区，器件的导通电阻明显降低，从而保证了器件具有很好的正向电流驱动能力。
实施例2
与实施例1相比，本例器件的绝缘栅极结构的横向宽度从下至上逐渐增加，其他结构与实施例1相同，如图4所示。绝缘栅极结构的横向宽度从下至上逐渐增加，可以有效缓解曲率效应，避免电场集中导致器件提前击穿，提升器件击穿电压。
实施例3
与实施例1相比，本例器件的绝缘栅介质8垂直向下延伸部分的厚度从上至下逐渐增加，其他结构与实施例1相同，如图5所示。绝缘栅介质厚度从上至下逐渐增加可以有效地减小栅电容，提高器件的动态性能，但栅的积累效果会受到削弱。
实施例4
与实施例1相比，本例器件的绝缘栅极结构为分裂绝缘栅极结构，且第一栅电极91和第二栅电极92被不同介电常数的绝缘栅介质包围，其他结构与实施例1相同，如图6所示。采用分裂绝缘栅电极结构，可以有效地降低栅电容，从而提高器件的动态性能；绝缘栅介质82可以采用高K介质材料，提升分裂绝缘栅极结构底部的电子积累层浓度，从而降低器件的导通电阻。
实施例5
与实施例1相比，本例器件的缓冲层3与衬底2存在辅助层11，形成半超结，其他结构与实施例1相同，如图7所示。辅助层的引入意味着P型半导体缓冲层31的深度大大减小，从而降低了工艺制造难度和成本，并且可以通过调节底部辅助层的厚度和掺杂浓度来优化半超结MIS HEMT的性能，器件的反向恢复特性也可以得到改善。
本发明的上述几种实施例所描述的纵向超结增强型MIS HEMT器件，可以采用GaN、AlN、AlGaN、InGaN、InAlN中的一种或几种的组合作为衬底2、缓冲层3、阻挡层4、沟道层5和势垒层6的材料；对于钝化层10，业界常用的材料为SiNx，也可采用Al2O3，AlN等介质材料，绝缘栅介质8可采用与钝化层相同的材料；源电极7、漏电极1一般采用金属合金，常用的有Ti/Al/Ni/Au或Mo/Al/Mo/Au等；栅电极9一般采用功函数较大的金属合金，例如Ni/Au或Ti/Au等。
图8、图9分别是本发明提出的纵向超结增强型MIS HEMT器件结构与传统纵向MISHEMT结构的反向耐压时电场分布比较图和输出曲线比较图。采用Sentaurus TCAD软件进行仿真，两种结构在器件纵向尺寸均为16μm，横向尺寸均为6μm，缓冲层厚度均为15μm的条件下，本发明所提出的结构的击穿电压从传统纵向MIS HEMT的623V提高到2796V，击穿电压提高349％；本发明提出的结构的导通电阻从传统纵向MIS HEMT的2.27mΩ·cm2降低至1.12mΩ·cm2，导通电阻降低103％。
Claims (7)
1.一种纵向超结增强型MIS HEMT器件，包括从下至上依次层叠设置的漏电极(1)、衬底(2)、缓冲层(3)、阻挡层(4)、沟道层(5)和势垒层(6)，所述势垒层(6)上表面两端设置有源电极(7)；所述势垒层(6)中部设置有绝缘栅极结构；所述源电极(7)与绝缘栅极结构之间的势垒层(6)上表面具有介质钝化层(10)；其特征在于，所述衬底(2)、沟道层(5)为N型掺杂，且所述阻挡层(4)为P型掺杂；所述绝缘栅极结构沿垂直方向向下延伸，依次贯穿势垒层(6)、沟道层(5)和阻挡层(4)并延伸入缓冲层(3)中；所述绝缘栅极结构由绝缘栅介质(8)和被绝缘栅介质(8)包围栅电极(9)构成；所述缓冲层(3)为由多个P型半导体缓冲层(31)及N型半导体缓冲层(32)沿横向方向交替排列形成的超结缓冲层，且存在一个或多个N型半导体缓冲层(32)与绝缘栅介质(8)接触；所述源电极(1)和漏电极(7)为欧姆接触。
2.根据权利要求1所述的一种纵向超结增强型MIS HEMT器件，其特征在于，所述绝缘栅极结构的横向宽度从下至上逐渐增加。
3.根据权利要求1所述的一种纵向超结增强型MIS HEMT器件，其特征在于，所述绝缘栅介质(8)垂直向下延伸部分的厚度从上至下逐渐增加。
4.根据权利要求1所述的一种纵向超结增强型MIS HEMT器件，其特征在于，所述绝缘栅介质(8)由具有不同介电常数的第一绝缘栅介质(81)和第二绝缘栅介质(82)构成，第一绝缘栅介质(81)位于第二绝缘栅介质(82)上方，所述栅电极(9)由第一栅电极(91)和第二栅电极(92)构成，且分别第一栅电极(91)被第一绝缘栅介质(81)，第二栅电极(92)被第二绝缘栅介质(82)包围，形成分裂栅。
5.根据权利要求1-4任意一项所述的一种纵向超结增强型MIS HEMT器件，其特征在于，所述缓冲层(3)与衬底(2)之间具有N型辅助层(11)。
6.根据权利要求5任意一项所述的一种纵向超结增强型MIS HEMT器件，所述绝缘栅介质(8)采用的材料为Al2O3、HfO2、SiO2中的一种或几种的组合。
7.根据权利要求6任意一项所述的一种纵向超结增强型MIS HEMT器件，其特征在于，所述衬底(2)、缓冲层(3)、阻挡层(4)、沟道层(5)和势垒层(6)采用的材料为GaN、AlN、AlGaN、InGaN、InAlN中的一种或几种的组合，且沟道层(5)和势垒层(6)形成异质结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610644519.2A CN106057868A (zh) | 2016-08-09 | 2016-08-09 | 一种纵向超结增强型mis hemt器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610644519.2A CN106057868A (zh) | 2016-08-09 | 2016-08-09 | 一种纵向超结增强型mis hemt器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106057868A true CN106057868A (zh) | 2016-10-26 |
Family
ID=57481211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610644519.2A Pending CN106057868A (zh) | 2016-08-09 | 2016-08-09 | 一种纵向超结增强型mis hemt器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106057868A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018121600A1 (zh) * | 2016-12-28 | 2018-07-05 | 苏州东微半导体有限公司 | 超级结功率晶体管及其制备方法 |
| CN108511513A (zh) * | 2018-02-09 | 2018-09-07 | 海迪科（南通）光电科技有限公司 | 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法 |
| CN109192777A (zh) * | 2018-07-26 | 2019-01-11 | 东南大学 | 一种深槽半超结构功率器件及制造方法 |
| CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN112993007A (zh) * | 2019-12-13 | 2021-06-18 | 南通尚阳通集成电路有限公司 | 超结结构及超结器件 |
| CN113594243A (zh) * | 2021-07-21 | 2021-11-02 | 电子科技大学 | 一种渐变极化掺杂的增强型GaN纵向场效应晶体管 |
| CN113964189A (zh) * | 2021-12-23 | 2022-01-21 | 杭州芯迈半导体技术有限公司 | 低导通电阻的超结vdmos结构 |
| CN117650175A (zh) * | 2024-01-30 | 2024-03-05 | 深圳市冠禹半导体有限公司 | 一种垂直型GaN HEMT半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218813A (ja) * | 2007-03-06 | 2008-09-18 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| US20110303975A1 (en) * | 2005-06-10 | 2011-12-15 | Hamza Yilmaz | Field effect transistor with self-aligned source and heavy body regions |
| CN103730490A (zh) * | 2012-10-16 | 2014-04-16 | 浙江大学苏州工业技术研究院 | 一种具有垂直导电沟道的半导体装置及其制备方法 |
| CN105140302A (zh) * | 2015-07-14 | 2015-12-09 | 电子科技大学 | 电荷补偿耐压结构垂直氮化镓基异质结场效应管 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
-
2016
- 2016-08-09 CN CN201610644519.2A patent/CN106057868A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110303975A1 (en) * | 2005-06-10 | 2011-12-15 | Hamza Yilmaz | Field effect transistor with self-aligned source and heavy body regions |
| JP2008218813A (ja) * | 2007-03-06 | 2008-09-18 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| CN103730490A (zh) * | 2012-10-16 | 2014-04-16 | 浙江大学苏州工业技术研究院 | 一种具有垂直导电沟道的半导体装置及其制备方法 |
| CN105140302A (zh) * | 2015-07-14 | 2015-12-09 | 电子科技大学 | 电荷补偿耐压结构垂直氮化镓基异质结场效应管 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018121600A1 (zh) * | 2016-12-28 | 2018-07-05 | 苏州东微半导体有限公司 | 超级结功率晶体管及其制备方法 |
| CN108511513A (zh) * | 2018-02-09 | 2018-09-07 | 海迪科（南通）光电科技有限公司 | 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法 |
| CN108511513B (zh) * | 2018-02-09 | 2019-12-10 | 海迪科（南通）光电科技有限公司 | 一种具有垂直结构的AlGaN\GaN功率器件及其制备方法 |
| CN109192777A (zh) * | 2018-07-26 | 2019-01-11 | 东南大学 | 一种深槽半超结构功率器件及制造方法 |
| CN109192777B (zh) * | 2018-07-26 | 2021-07-20 | 东南大学 | 一种深槽半超结结构功率器件及制造方法 |
| CN112993007A (zh) * | 2019-12-13 | 2021-06-18 | 南通尚阳通集成电路有限公司 | 超结结构及超结器件 |
| CN112201685A (zh) * | 2020-09-08 | 2021-01-08 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN112201685B (zh) * | 2020-09-08 | 2022-02-11 | 浙江大学 | 一种超级结器件及电介质组合终端 |
| CN113594243A (zh) * | 2021-07-21 | 2021-11-02 | 电子科技大学 | 一种渐变极化掺杂的增强型GaN纵向场效应晶体管 |
| CN113964189A (zh) * | 2021-12-23 | 2022-01-21 | 杭州芯迈半导体技术有限公司 | 低导通电阻的超结vdmos结构 |
| CN117650175A (zh) * | 2024-01-30 | 2024-03-05 | 深圳市冠禹半导体有限公司 | 一种垂直型GaN HEMT半导体器件及其制造方法 |
| CN117650175B (zh) * | 2024-01-30 | 2024-04-09 | 深圳市冠禹半导体有限公司 | 一种垂直型GaN HEMT半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105140270B (zh) | 一种增强型hemt器件 | |
| CN106057868A (zh) | 一种纵向超结增强型mis hemt器件 | |
| US10304931B2 (en) | Polarization-doped enhancement mode HEMT | |
| CN105845724B (zh) | 一种积累型垂直hemt器件 | |
| CN105097911B (zh) | 一种具有结型半导体层的hemt器件 | |
| CN104201201B (zh) | 一种用于GaN基HEMT器件的自适应偏置场板 | |
| CN106920844B (zh) | 一种具有n型浮空埋层的resurf hemt器件 | |
| CN104538440B (zh) | 一种缓冲层荷电resurf hemt器件 | |
| CN107359196A (zh) | 半导体装置 | |
| US8264015B2 (en) | Semiconductor device wherein a first insulated gate field effect transistor is connected in series with a second field effect transistor | |
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN112802906B (zh) | 带浮栅的分离栅平面型mosfet器件 | |
| CN107482059A (zh) | 一种GaN异质结纵向逆导场效应管 | |
| CN112382661B (zh) | 一种耐高击穿电压的GaN HEMT器件 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN105140302A (zh) | 电荷补偿耐压结构垂直氮化镓基异质结场效应管 | |
| CN103094350A (zh) | 一种高压ldmos器件 | |
| CN103579326A (zh) | 一种具有纵向复合缓冲层的氮化镓基高电子迁移率晶体管 | |
| CN107393954B (zh) | 一种GaN异质结纵向场效应管 | |
| CN106252404B (zh) | 一种具有高k介质槽的纵向增强型mis hemt器件 | |
| CN114068677B (zh) | 一种AlGaN沟槽的增强型高压GaN基垂直HFET装置 | |
| CN103035707B (zh) | 一种超结垂直氮化镓基异质结场效应晶体管 | |
| CN115117154B (zh) | 一种具有高续流能力的鳍式氮化镓器件 | |
| CN220984533U (zh) | 一种高耐压、增强型MIS结构P-GaN栅的垂直HEMT器件 | |
| CN219513114U (zh) | 一种4H-SiC基超结功率场效应晶体管元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161026 |
|
| WD01 | Invention patent application deemed withdrawn after publication |