CN112201685B - 一种超级结器件及电介质组合终端 - Google Patents
一种超级结器件及电介质组合终端 Download PDFInfo
- Publication number
- CN112201685B CN112201685B CN202010934164.7A CN202010934164A CN112201685B CN 112201685 B CN112201685 B CN 112201685B CN 202010934164 A CN202010934164 A CN 202010934164A CN 112201685 B CN112201685 B CN 112201685B
- Authority
- CN
- China
- Prior art keywords
- region
- dielectric
- terminal
- super
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000007943 implant Substances 0.000 claims abstract description 36
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 30
- 238000009826 distribution Methods 0.000 abstract description 14
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000002513 implantation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
公开了一种超级结器件及电介质组合终端，该超级结器件包括形成于漂移区内的有源区和终端、位于有源区内的多个超级结、位于终端内的宽槽、位于宽槽内的多层电介质组合、位于宽槽靠近有源区方向侧壁上的侧壁注入区以及位于宽槽底部并与下注入区接触的终端底部注入区。该终端包括的宽槽和位于宽槽靠近有源区方向侧壁上的侧壁注入区，该侧壁注入区可以包括具有相同掺杂类型的下注入区和上注入区。该终端包括的多层电介质组合中，每层电介质按照电介质常数从高到低，而从左至右，从上至下地排布。本发明的结构优化了终端与有源区交界处的净负电荷量的空间分布，以及宽槽内部电介质中的电介质常数分布，实现了更好的电场分布，提高了器件终端的耐压。
Description
技术领域
本发明涉及一种半导体器件，尤其涉及一种超级结器件及电介质组合终端。
背景技术
近年来国际上对节能减排越来越重视，这对大型电力电子设备的损耗控制和效率提升提出了更高的要求。作为电力电子设备的重要组成部分，半导体功率器件受到了业界的广泛关注。
击穿电压和比导通电阻是半导体功率器件的重要性能指标。随着器件技术的进步，功率器件逐渐接近了其性能极限。为了进一步提升器件性能，提升击穿电压，降低比导通电阻，超级结结构被提出并广泛应用于功率器件之中。目前，主流的超级结技术采用的是多次外延生长和沟槽刻蚀加外延回填两种技术路线。
然而，这两种技术都涉及到复杂且昂贵的外延再生长技术。而且这一工艺在下一代宽禁带半导体(如碳化硅和氮化镓)中，难度和成本更是被抬升到了新的高度。为了降低超级结器件的制造成本和难度，一种沟槽刻蚀加离子注入的技术路线被提了出来。该技术省去了外延再生长工艺，让超级结技术在功率器件，特别是宽禁带半导体功率器件中的应用前景更加广阔。
有源区以外的终端保护结构是功率器件实现接近其半导体材料理想击穿电压的保障。因此，每一种功率器件都需要适合的终端保护结构来保障其耐压能力。业界提出了多种的超级结终端结构，如US10586846B2和US20150035048A1。这两种终端用不同的手段改变终端区的元胞尺寸，以此来改善终端区的电场分布，提升终端耐压。然而对基于这一新技术路线的超级结器件来说，这两种终端都难以适用。因为该新技术路线在刻蚀出的沟槽之中填充的是电介质，这会导致电势线无法穿过终端区的第一个沟槽，而使终端区的元胞尺寸变化设计都派不上用场而归于徒劳，如说明书附图1所示。该图为对碳化硅超级结PN管的有限元数值仿真电学结果，其中，横坐标为器件的横向尺寸(单位为微米)纵坐标为器件的纵向尺寸(单位为微米)，电介质二氧化硅(SiO2)区域、P型柱体及其之间的N型区域构成了超级结结构，虚线以左为器件有源区，虚线以右为终端，虚线框中的一系列线条为器件阻断时的等位线分布。从该图可以发现，在器件阻断时，等位线从有源区均匀进入终端区以后全部限制在终端的第一个沟槽60内部，无法穿过。由此可见，现有的超级结技术无法为基于“沟槽刻蚀加离子注入”这一新型技术路线的超级结器件提供终端区的耐压保障。
因此，一种适用于沟槽刻蚀加离子注入技术路线的超级结终端保护结构是迫切需要的。
发明内容
为了解决背景技术中提出的问题，本专利提出了一种超级结器件及电介质组合终端。
根据本发明实施例的一种半导体器件的电介质组合终端，包括：位于所述终端内的宽槽；以及电介质组合，位于所述宽槽内部，所述电介质组合包括：第一电介质层，位于宽槽左上部或左部或上部；以及第二电介质层，位于宽槽右下部或右部或下部，其中所述第一电介质层的电介质常数大于所述第二电介质层的电介质常数。
根据本发明实施例的一种超级结器件，包括漂移区，形成于漂移区内的有源区和终端，所述超级结器件包括：位于有源区内的多个超级结；位于终端内的宽槽；位于宽槽内的多层电介质组合；终端侧壁注入区，位于所述宽槽靠近有源区方向的侧壁上；以及终端底部注入区，具有第一掺杂类型，位于所述宽槽底部并与所述下注入区接触。
本发明提出的一种半导体器件的电介质组合终端及一种超级结器件，基于超级结原理，并利用不同电介质在界面处的电场强度关系，抑制了终端区的电场尖峰，优化了电场分布，提高了终端的耐压。
附图说明
图1为现有的超级结肖特基二极管的截面示意图；
图2为根据本发明一实施例的超级结肖特基二极管100的截面图；
图3为根据常规超级结肖特基二极管的仿真截面图；
图4为根据本发明如图1所示实施例的超级结肖特基二极管100的仿真截面图；
图5为沿图3、图4中A-A’切线的电场强度分布图；
图6为沿图3、图4中B-B’切线的电场强度分布图；
图7为根据本发明另一实施例的超级结肖特基二极管200的截面图；
图8为根据本发明另一实施例的超级结肖特基二极管300的截面图；
图9为根据本发明另一实施例的肖特基二极管400的截面图。
具体实施方式
下面将结合附图详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了便于对本发明的透彻理解，阐述了大量特定细节。然而，本领域普通技术人员可以理解，这些特定细节并非为实施本发明所必需。此外，在一些实施例中，为了避免混淆本发明，未对公知的结构、材料或方法做具体描述。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图均是为了说明的目的，其中相同的附图标记指示相同的元件。应当理解，在说明书或权利要求书中出现的“左”、“右”、“内”、“外”、“前”、“后”、“上”、“下”、“顶部”、“底部”、“之上”、“之下”或类似的描述，均仅是为了说明的目的，而非用于描述固定的相对位置。应当理解，以上术语在适当的情况下是可以互换的，从而使得相应的实施例可以在其它方向上正常工作。
超级结技术是通过交替排列的N型和P型掺杂区域，使相邻区域互相补偿，实现电荷平衡，从而逼近零掺杂的电荷分布的技术，可以表现为多种类型；具体实施方式也有杂质扩散、重复进行外延生长与离子注入等。
图2为根据本发明一实施例的超级结肖特基二极管100的截面图。所述超级结肖特基二极管100包括有源区10、终端20、阴极1、阳极2、衬底3和具有第一掺杂类型(例如N型)的漂移区4，所述有源区10和所述终端20形成于所述漂移区4内，所述漂移区4位于所述衬底3上方，所述衬底3可以为4H-碳化硅或6H-碳化硅或者其他合适的半导体材料，所述阴极1和阳极2可以为镍、钛、钨或其它金属。
所述终端20包括：宽槽71、终端侧壁注入区51，终端底部注入区52，所述宽槽71填充有电介质组合60，在一个实施例中，所述终端20仅包括一个宽槽71，所述终端侧壁注入区51位于所述宽槽71靠近有源区20方向的侧壁上，所述终端侧壁注入区51具有第二掺杂类型(例如P型)。在一个实施例中，所述电介质组合60包括多个具有不同电介质常数的电介质(例如第一电介质层61、第二电介质层62、第三电介质层63)，在其他实施例中，可以包含2层及以下的电介质层，也可以包含4层及以上的电介质层。在一个实施例中，所述第一电介质层61位于沟槽左上角，所述第二电介质层62位于所述第一电介质层61的右下方，所述第三电介质层63位于所述第二电介质层62的右下方。所述第一电介质层61的电介质常数为ε1、第二电介质层62的电介质常数为ε2、第三电介质层63的电介质常数为ε3，其中，ε1>ε3>ε3。
在一个实施例中，所述终端20还包括位于宽槽71的底部并与所述终端侧壁注入区51接触的终端底部注入区52，在一个实施例中，所述终端底部注入区52的宽度L1大于或等于所述宽槽71的底部与所述漂移区4底部之间的距离L2。在一个实施例中，所述终端底部注入区52具有与所述终端侧壁注入区51相同的掺杂类型和掺杂浓度，所述终端底部注入区52与所述终端侧壁注入区51可以在同一制作工艺步骤中形成。在一个实施例中，在器件阻断时，部分未能从宽槽71的终端侧壁注入区51直接穿进沟槽71内电介质组合60的等位线就会从宽槽71的底部穿过，所述宽槽71的底部与所述漂移区4底部之间的距离L2越长，需要从宽槽71的底部穿过的等位线就越多，因此宽槽71的底部需要用到的负电荷量就越多，通过设置所述终端底部注入区52的宽度L1大于所述宽槽71的底部与所述漂移区4底部之间的距离L2，可以引入负电荷并提供足够量的负电荷用以缓解这部分等位线的集聚，进而抑制宽槽71的底部的电场尖峰，从而提高终端20的耐压。在一个实施例中，所述超级结40之间具有第一宽度W12，所述有源区10边缘靠近终端20的超级结与所述宽槽的左侧壁之间具有第二宽度W22，当在器件的同一深度处(例如漂移区顶部)设置所述第二宽度W22小于或等于所述第一宽度W21，可以减小所述金属层边缘22下方的正电荷量，增加净电荷量，缓解所述金属层边缘22下方的电场尖峰，提高终端20的耐压。在一个实施例中，所述阴极1包括第一金属化层，所述第一金属化层位于所述衬底3的下方并与衬底3形成欧姆接触。在一个实施例中，所述阳极2覆盖于有源区10表面并与所述区域41形成肖特基接触，包括靠近终端20处的金属层边缘22，所述金属层边缘22可以位于所述有源区10与所述终端20的交界处1020(即可以在界面1020附近截止)，也可以延伸至所述终端20的侧壁上方，在一个实施例中，所述金属层边缘22通常会有较高的电场，可以设置所述金属层边缘22位于所述终端侧壁注入区51上方且与所述终端侧壁注入区51接触(即在终端侧壁注入区51上方截止)，可以避免高电场直接和所述区域401接触，进而减小超级结肖特基二极管100的漏电流。
所述有源区10包括多个超级结40，所述超级结包括：填充有第二电介质6(例如聚酰亚胺、苯并环丁烯等)的沟槽阵列5，和具有第二掺杂类型的沟槽注入区5，所述沟槽阵列5的两侧与底部均被所述沟槽注入区5包围，在一个实施例中，所述沟槽阵列4中的单个沟槽的宽度小于所述宽槽71的宽度，所述沟槽注入区5可以与所述终端侧壁注入区51或所述终端底部注入区52在同一制作工艺步骤中形成，所述沟槽注入区5的宽度可以与所述终端底部注入区52的厚度或者所述终端侧壁注入区51的宽度相同。所述有源区10边缘靠近终端20的超级结与所述侧壁注入区51之间的区域401的掺杂类型和浓度可以与所述漂移区4相同，在一个实施例中，所述漂移区4包括所述区域401。在一个实施例中，当所述超级结肖特基二极管100承受反向耐压时，第一电介质层61和所述第二电介质层62在两者水平界面处的垂直电场强度E11和E21的关系为：E11＝E21×ε2/ε1。第一电介质层62和所述第二电介质层63在两者水平界面处的垂直电场强度E22和E31的关系为：E22＝E31×ε3/ε2。相似地，第一电介质层61和所述第二电介质层62在两者垂直界面处的水平电场强度E12和E22的关系为：E12＝E23×ε2/ε1。第一电介质层62和所述第二电介质层63在两者垂直界面处的水平电场强度E24和E32的关系为：E24＝E32×ε3/ε2。由于ε1>ε3>ε3，所以E11<E21，E22<E31，E12<E23,E24<E32。可以看到，通过电介质组合60中不同电介质常数的电介质层的有序组合，可以将调节所述电介质组合60内部的电场分布，缓解左上角的电场尖峰，抬高终端区底部和外侧的电场强度，使整体电场分布均匀。
通过仿真可以看到本发明的作用。下图3和图4分别是未采用多层电介质和采用了所述多层电介质组合(第一层为二氧化钛(TiO2)，电介质常数为80；第二层为二氧化铪(HfO2)，电介质常数为22；第三层为SiO2，电介质常数为3.8)的仿真结果及等位线分布。可以看到图4中所示器件的等位线分布更加均匀，其中横纵坐标的单位是微米。在A-A’和B-B’处做切线观察电场分布，并分别展示于图5和图6。可以更加清楚地看到，采用本发明的器件电场最高尖峰明显更低，分布相对均匀。综上所述，采用本发明，可以降低所述宽槽71内部的电场尖峰，提升器件耐压能力。
图7为根据本发明另一实施例的超级结肖特基二极管200的截面图。如图7所示实施例的超级结肖特基二极管200和如图2所示实施例的超级结肖特基二极管100的区别在于所述电介质组合60包括多层电介质(例如第一电介质层64，第二电介质层65)，在其他实施例中，所述电介质组合60可以包含2层及以上的电介质。其中，所述第一电介质层64位于宽槽71的左部、第二电介质层65的左侧，所述第二电介质层65位于宽槽71的右部、第一电介质层64的右侧。所述第一电介质层64的电介质常数ε4大于第二电介质层65的电介质常数ε5。在阻断电压时，第一电介质层64和第二电介质层65在界面处的电场E4和E5的关系为：E4＝E5×ε5/ε4。这样电介质组合60就可以把第一电介质层64中较高的电场尖峰抑制下来，并让第二电介质层65可以承担更多的电场，优化电场分布，提升器件耐压能力。
图8为根据本发明另一实施例的超级结肖特基二极管300的截面图。如图8所示实施例中所述超级结肖特基二极管300和如图7所示实施例的超级结肖特基二极管200的区别在于终端20中的上注入区551和下注入区552。所述上注入区551的宽度大于所述下注入区552的宽度，所述宽度可以是平均宽度，也可以是某一位置上的宽度。在一个实施例中，所述上注入区551的掺杂浓度高于或等于所述下注入区552的掺杂浓度，在另一个实施例中，所述上注入区551的掺杂浓度自所述上注入区551的底部至顶部递增，所述递增可以是分区域突变递增，也可以是随着与顶部的距离减小而渐变递增。在其它具体上实施例中，所述上注入区551的左侧边缘与所述下注入区552的左侧边缘对齐或不对齐，所述上注入区551的右侧边缘与所述下注入区552的右侧边缘对齐或不对齐。
在图8所示实施例中，当所述超级结肖特基二极管100承受反向耐压时，金属层边缘22附近的电场以柱面结的方式分布，电场强度反比于到金属层边缘22的距离，当所述上注入区551的P型掺杂浓度高于所述侧壁注入区51的掺杂浓度时或者上注入区551的宽度大于所述侧壁注入区51的宽度时，金属边缘22下方的净负电荷量增加，增加的净负电荷量可以缓解金属层边缘22下方的电场尖峰。又由于电介质组合60中，第一电介质层64的电介质常数ε4大于第二电介质层65的电介质常数ε5，第一电介质层64内部的电场尖峰也被抑制。考虑以上两方面的提升左右，本实施例的器件耐压能力会进一步提升。
图9为根据本发明另一实施例的肖特基二极管400的截面图。如图5所示实施例中所述肖特基二极管400和如图2所示实施例的超级结肖特基二极管100的区别在于所述有源区10的结构。如图5所示实施例中所述肖特基二极管400的有源区10包含阴极1、阳极2、衬底3和具有第一掺杂类型(例如N型)的漂移区4，但是不包含超级结40。
如图2、图7至图9实施例中，所述器件不限于碳化硅器件，所述终端20也不限于仅作为图示包括超级结的有源区10的终端，在其它实施例中，当所述有源区10不包括超级结41时，所述终端20仍然适用。另外，在其它实施例中，可以将图2至图9各实施例中的结构两两结合或多个结合使用。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其他等效范围内的全部变化和改型都应为随附权利要求所涵盖。
Claims (10)
1.一种半导体器件的电介质组合终端，包括：
位于有源区内的多个超级结；
位于所述终端内的宽槽，所述多个超级结之间具有第一宽度，所述有源区边缘靠近终端的超级结与所述宽槽的左侧壁之间具有第二宽度，在器件的同一深度处设置所述第二宽度小于或等于所述第一宽度；以及
电介质组合，位于所述宽槽内部，所述电介质组合包括：
第一电介质层，位于宽槽左上部或左部；以及
第二电介质层，位于第一电介质层的右下部或右部，其中所述第一电介质层的电介质常数大于所述第二电介质层的电介质常数。
2.如权利要求1所述的电介质组合终端，所述电介质组合包括3层或3层以上的电介质，且电介质常数从左上部往右下部逐层减小，或者电介质常数从左部往右部逐层减小。
3.如权利要求1所述的电介质组合终端，所述半导体器件还包括终端底部注入区，具有第一掺杂类型，位于所述宽槽底部。
4.如权利要求3所述的电介质组合终端，其中所述终端底部注入区的宽度等于或大于所述宽槽底部与漂移区底部之间的距离。
5.如权利要求1所述的电介质组合终端，还包括侧壁注入区，其中所述侧壁注入区包括：
上注入区，具有第一掺杂类型，位于所述侧壁注入区上部；
下注入区，具有第一掺杂类型，位于所述侧壁注入区下部；其中
所述上注入区的掺杂浓度大于所述下注入区的掺杂浓度，或者所述上注入区的宽度大于所述下注入区的宽度。
6.如权利要求1所述的电介质组合终端，其中所述终端的侧壁与所述宽槽底部之间的夹角小于或等于90度。
7.一种超级结器件，包括漂移区，形成于漂移区内的有源区和终端，所述超级结器件包括：
位于有源区内的多个超级结；
位于终端内的宽槽；
位于宽槽内的多层电介质组合；
终端侧壁注入区，位于所述宽槽靠近有源区方向的侧壁上；以及
终端底部注入区，具有第一掺杂类型，位于所述宽槽底部并与所述终端侧壁注入区接触。
8.如权利要求7所述的超级结器件，所述多层电介质组合包括：
第一电介质层，位于所述宽槽左上部或左部；以及
第二电介质层，位于所述宽槽右下部或右部，其中所述第一电介质层的电介质常数大于所述第二电介质层的电介质常数。
9.如权利要求7所述的超级结器件，其中在所述超级结器件的第一深度处，所述各个超级结之间具有第一宽度，所述有源区边缘靠近终端的超级结与所述侧壁之间具有第二宽度，所述第二宽度等于或小于所述第一宽度。
10.如权利要求7所述的超级结器件，其中所述终端底部注入区的宽度等于或大于所述宽槽底部与所述漂移区底部之间的间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010934164.7A CN112201685B (zh) | 2020-09-08 | 2020-09-08 | 一种超级结器件及电介质组合终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010934164.7A CN112201685B (zh) | 2020-09-08 | 2020-09-08 | 一种超级结器件及电介质组合终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112201685A CN112201685A (zh) | 2021-01-08 |
| CN112201685B true CN112201685B (zh) | 2022-02-11 |
Family
ID=74005470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010934164.7A Active CN112201685B (zh) | 2020-09-08 | 2020-09-08 | 一种超级结器件及电介质组合终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112201685B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116544268B (zh) * | 2023-07-06 | 2023-09-26 | 通威微电子有限公司 | 一种半导体器件结构及其制作方法 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1663198A (zh) * | 2002-06-24 | 2005-08-31 | 诺基亚公司 | 借助于蜂窝网络的终端特设连网 |
| CN1744243A (zh) * | 2004-08-30 | 2006-03-08 | Tdk株式会社 | 积层陶瓷电容器 |
| CN1855616A (zh) * | 1998-04-28 | 2006-11-01 | 新日本无线株式会社 | 耿氏二极管制造方法以及耿氏振荡器 |
| CN101135791A (zh) * | 2006-08-31 | 2008-03-05 | 株式会社半导体能源研究所 | 液晶显示装置 |
| CN201956355U (zh) * | 2010-12-31 | 2011-08-31 | 上海集成电路研发中心有限公司 | 高压半导体终端器件 |
| CN104009072A (zh) * | 2013-02-25 | 2014-08-27 | 中国科学院微电子研究所 | 一种绝缘栅双极型晶体管及其制作方法 |
| CN104332498A (zh) * | 2014-09-01 | 2015-02-04 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
| CN104362172A (zh) * | 2014-10-15 | 2015-02-18 | 杰华特微电子（杭州）有限公司 | 具有终端环的半导体芯片结构及其制造方法 |
| CN105633128A (zh) * | 2016-02-23 | 2016-06-01 | 中航（重庆）微电子有限公司 | 带有超级结结构设计的半导体器件 |
| CN106057868A (zh) * | 2016-08-09 | 2016-10-26 | 电子科技大学 | 一种纵向超结增强型mis hemt器件 |
| CN106098751A (zh) * | 2016-07-14 | 2016-11-09 | 电子科技大学 | 一种功率半导体器件终端结构 |
| CN106601811A (zh) * | 2015-10-19 | 2017-04-26 | 大中积体电路股份有限公司 | 沟槽式功率晶体管 |
| CN106611741A (zh) * | 2015-10-23 | 2017-05-03 | 亚德诺半导体集团 | 电介质堆叠，隔离设备并形成隔离设备的方法 |
| CN107134492A (zh) * | 2016-02-26 | 2017-09-05 | 苏州东微半导体有限公司 | 超级结功率器件及其制造方法 |
| CN107195693A (zh) * | 2017-05-12 | 2017-09-22 | 广微集成技术（深圳）有限公司 | 半导体器件及制造方法 |
| CN108807555A (zh) * | 2018-08-08 | 2018-11-13 | 电子科技大学 | 一种肖特基二极管器件 |
| CN109641907A (zh) * | 2016-02-12 | 2019-04-16 | 电容器科学股份公司 | sharp-聚合物和电容器 |
| CN111370479A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
| CN111755497A (zh) * | 2018-06-14 | 2020-10-09 | 北京世纪金光半导体有限公司 | 一种jte和掩埋flr复合终端结构功率器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466072B1 (ko) * | 2002-05-24 | 2005-01-13 | 삼성전기주식회사 | 적층 세라믹 콘덴서용 유전체 조성물 및 이를 이용한 적층세라믹 콘덴서 |
| JP4620437B2 (ja) * | 2004-12-02 | 2011-01-26 | 三菱電機株式会社 | 半導体装置 |
| JP4900332B2 (ja) * | 2005-09-13 | 2012-03-21 | ソニー株式会社 | 液晶表示装置の製造方法 |
| JP2010040973A (ja) * | 2008-08-08 | 2010-02-18 | Sony Corp | 半導体装置およびその製造方法 |
| JP2011165924A (ja) * | 2010-02-10 | 2011-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| US8933502B2 (en) * | 2011-11-21 | 2015-01-13 | Sandisk Technologies Inc. | 3D non-volatile memory with metal silicide interconnect |
| US9112022B2 (en) * | 2013-07-31 | 2015-08-18 | Infineon Technologies Austria Ag | Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area |
| CN106356401B (zh) * | 2016-11-21 | 2019-11-29 | 电子科技大学 | 一种功率半导体器件的场限环终端结构 |
| US10002920B1 (en) * | 2016-12-14 | 2018-06-19 | General Electric Company | System and method for edge termination of super-junction (SJ) devices |
| US10475808B2 (en) * | 2017-08-30 | 2019-11-12 | Macronix International Co., Ltd. | Three dimensional memory device and method for fabricating the same |
-
2020
- 2020-09-08 CN CN202010934164.7A patent/CN112201685B/zh active Active
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855616A (zh) * | 1998-04-28 | 2006-11-01 | 新日本无线株式会社 | 耿氏二极管制造方法以及耿氏振荡器 |
| CN1663198A (zh) * | 2002-06-24 | 2005-08-31 | 诺基亚公司 | 借助于蜂窝网络的终端特设连网 |
| CN1744243A (zh) * | 2004-08-30 | 2006-03-08 | Tdk株式会社 | 积层陶瓷电容器 |
| CN101135791A (zh) * | 2006-08-31 | 2008-03-05 | 株式会社半导体能源研究所 | 液晶显示装置 |
| CN201956355U (zh) * | 2010-12-31 | 2011-08-31 | 上海集成电路研发中心有限公司 | 高压半导体终端器件 |
| CN104009072A (zh) * | 2013-02-25 | 2014-08-27 | 中国科学院微电子研究所 | 一种绝缘栅双极型晶体管及其制作方法 |
| CN104332498A (zh) * | 2014-09-01 | 2015-02-04 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
| CN104362172A (zh) * | 2014-10-15 | 2015-02-18 | 杰华特微电子（杭州）有限公司 | 具有终端环的半导体芯片结构及其制造方法 |
| CN106601811A (zh) * | 2015-10-19 | 2017-04-26 | 大中积体电路股份有限公司 | 沟槽式功率晶体管 |
| CN106611741A (zh) * | 2015-10-23 | 2017-05-03 | 亚德诺半导体集团 | 电介质堆叠，隔离设备并形成隔离设备的方法 |
| CN109641907A (zh) * | 2016-02-12 | 2019-04-16 | 电容器科学股份公司 | sharp-聚合物和电容器 |
| CN105633128A (zh) * | 2016-02-23 | 2016-06-01 | 中航（重庆）微电子有限公司 | 带有超级结结构设计的半导体器件 |
| CN107134492A (zh) * | 2016-02-26 | 2017-09-05 | 苏州东微半导体有限公司 | 超级结功率器件及其制造方法 |
| CN106098751A (zh) * | 2016-07-14 | 2016-11-09 | 电子科技大学 | 一种功率半导体器件终端结构 |
| CN106057868A (zh) * | 2016-08-09 | 2016-10-26 | 电子科技大学 | 一种纵向超结增强型mis hemt器件 |
| CN107195693A (zh) * | 2017-05-12 | 2017-09-22 | 广微集成技术（深圳）有限公司 | 半导体器件及制造方法 |
| CN111755497A (zh) * | 2018-06-14 | 2020-10-09 | 北京世纪金光半导体有限公司 | 一种jte和掩埋flr复合终端结构功率器件及其制备方法 |
| CN108807555A (zh) * | 2018-08-08 | 2018-11-13 | 电子科技大学 | 一种肖特基二极管器件 |
| CN111370479A (zh) * | 2018-12-26 | 2020-07-03 | 深圳尚阳通科技有限公司 | 沟槽栅功率器件及其制造方法 |
Non-Patent Citations (3)
| Title |
|---|
| Fink, S ; Ulbricht, A ; Fillunger, H ; et al..High voltage tests of the ITER Toroidal Field Model Coil insulation system.《IEEE TRANSACTIONS ON APPLIED SUPERCONDUCTIVITY》.2002, * |
| Wang, Hengyu ; Wang, Jue ; Liu, Li ; et al..Design and Characterization of Area-Efficient Trench Termination for 4H-SiC Devices.《IEEE JOURNAL OF EMERGING AND SELECTED TOPICS IN POWER ELECTRONICS》.2019, * |
| 盛况 ; 任娜 ; 徐弘毅.碳化硅功率器件技术综述与展望.《中国电机工程学报》.2020, * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112201685A (zh) | 2021-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| EP3588580A1 (en) | Trench mos schottky diode | |
| US20190043980A1 (en) | Transistor structures having a deep recessed p+ junction and methods for making same | |
| CN109166922B (zh) | 一种沟槽型超结功率终端结构及其制备方法 | |
| EP2920816B1 (en) | Method of manufacturing trench-based schottky diode with improved trench protection | |
| US20230155019A1 (en) | Integration of a schottky diode with a mosfet | |
| US8779509B2 (en) | Semiconductor device including an edge area and method of manufacturing a semiconductor device | |
| CN112201686B (zh) | 一种超级结器件及终端 | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN112201685B (zh) | 一种超级结器件及电介质组合终端 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN112599524B (zh) | 一种具有增强可靠性的碳化硅功率mosfet器件 | |
| CN116314279B (zh) | 一种电力电子芯片终端保护结构 | |
| CN107393952B (zh) | 一种具有复合介质层结构的结势垒肖特基二极管 | |
| CN116053300B (zh) | 超结器件及其制作方法和电子器件 | |
| CN111370494B (zh) | 超结器件 | |
| US20170077221A1 (en) | Lateral power mosfet with non-horizontal resurf structure | |
| CN108336129B (zh) | 超级结肖特基二极管与其制作方法 | |
| CN113054015A (zh) | 碳化硅mosfet芯片 | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| US20220173227A1 (en) | Finfet power semiconductor devices | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN112635559B (zh) | 平面栅超结mosfet | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| US7291899B2 (en) | Power semiconductor component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |