CN104332498A - 一种斜场板功率器件及斜场板功率器件的制备方法 - Google Patents

一种斜场板功率器件及斜场板功率器件的制备方法 Download PDF

Info

Publication number
CN104332498A
CN104332498A CN201410440179.2A CN201410440179A CN104332498A CN 104332498 A CN104332498 A CN 104332498A CN 201410440179 A CN201410440179 A CN 201410440179A CN 104332498 A CN104332498 A CN 104332498A
Authority
CN
China
Prior art keywords
field plate
grid
oblique field
power device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410440179.2A
Other languages
English (en)
Other versions
CN104332498B (zh
Inventor
李元
裴轶
刘飞航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Original Assignee
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201410440179.2A priority Critical patent/CN104332498B/zh
Publication of CN104332498A publication Critical patent/CN104332498A/zh
Priority to PCT/CN2015/077305 priority patent/WO2016033977A1/zh
Priority to JP2017529122A priority patent/JP6434625B2/ja
Priority to US15/442,644 priority patent/US10068974B2/en
Application granted granted Critical
Publication of CN104332498B publication Critical patent/CN104332498B/zh
Priority to US16/052,442 priority patent/US10439029B2/en
Priority to JP2018145678A priority patent/JP6726710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种斜场板功率器件及斜场板功率器件的制备方法，所述器件包括衬底，位于衬底上的多层半导体层，位于多层半导体层上的源极、漏极以及位于源极和漏极之间的栅极；位于栅极上和栅极与源极和漏极之间的多层半导体层上的介质层，所述介质层上存在凹槽，所述凹槽的侧面具有倾斜度，位于凹槽内壁上的斜场板结构。本发明使得功率器件表面不再产生明显的高尖峰电场，消除了易击穿区域，提高了功率器件整体的耐压性并改善了功率器件的高频特性。

Description

一种斜场板功率器件及斜场板功率器件的制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种斜场板功率器件及斜场板功率器件的制备方法。
背景技术
第三代半导体氮化镓(GaN)材料的击穿电场远高于第一代半导体硅(Si)材料或第二代半导体砷化镓(GaAs)材料，因此基于氮化镓的电子器件能承受更高的工作电压。此外，氮化镓可以与其他III-N族化合物半导体形成的异质结具有高浓度的二维电子气(Two-Dimensional Electron Gas，简称2DEG)沟道，因此，高电压大电流的特性使氮化镓高电子迁移率晶体管(High Electron MobilityTransistor，简称HEMT)特别适用于制造大功率电子器件，具有很好的应用前景。
HEMT器件属于一种平面沟道场效应晶体管，其栅极靠近漏极方向的边缘往往聚集大部分电场线，形成一个高电场尖峰，当栅极和漏极之间施加的电压增大时，此处的电场就会迅速增高，使得栅极泄漏电流增大，这种局部区域的高电场很容易引起器件因发生雪崩击穿而失效，从而降低器件的击穿电压。同时，随着时间的增加，高电场也会引起器件表面介质层或半导体材料层退化、变性，进而影响器件工作可靠性，降低器件寿命。
现有技术一般在栅极靠近漏极一侧放置一个场板，以降低器件栅极附近的强电场以提高器件的击穿电压并获得优良的可靠性。图1是现有技术中场板功率器件的结构图，如图1所示，该场板功率器件包括衬底101、顺次堆叠于衬底101上的成核层102、缓冲层103、沟道层104和势垒层105、位于势垒层105上的源极106、漏极107以及位于源极106和漏极107之间的栅极108、位于栅极108上和栅极108与源极106和漏极107之间的势垒层105上的介质层109，以及位于介质层109上的金属场板结构110，所述金属场板110的底部平行于势垒层105，通常与源极106或栅极108连接，在栅漏区域可以产生一个附加电势，可以有效地平抑栅极108接近漏极107边沿附近的电场尖峰，从而提高器件击穿电压及器件可靠性。由于这种场板的底部与器件势垒层105表面是平行的，在减小靠近栅极108边缘的电场尖峰同时，会在场板终端附近形成一个新的较小的电场尖峰，这个新出现的电场尖峰峰值会随着场板长度的增加而增加，容易造成场板终端区域器件击穿或失效，器件击穿问题没有根本解决，只是将矛盾从一个地方转移到了另一个地方，而且场板过长会产生较大的寄生电容，影响器件高频功率特性。
为了改善这种状态，现有技术中，往往采用多层(如三层)依次逐渐走高的场板结构，形成电势的梯度分布。这种梯度分布的场板结构必须由多步光刻、介质沉积、金属沉积等工艺配合完成，制作工艺复杂，同时会增加器件的制造成本。而且，这种多级场板不能使器件表面电场完全均匀分布，从而难以实现最佳的器件性能。
发明内容
有鉴于此，本发明实施例提供一种斜场板功率器件及斜场板功率器件的制备方法，以平抑功率器件表面的高电场尖峰、消除易击穿区域、提高器件的耐压性、改善器件的高频特性并降低制造工艺的复杂性和制造成本。
第一方面，本发明实施例提供了一种斜场板功率器件，所述器件包括
衬底；
位于所述衬底上的多层半导体层；
位于所述多层半导体层上的源极、漏极以及位于源极和漏极之间的栅极；
位于所述栅极上和栅极与源极之间、栅极与漏极之间的多层半导体层上的介质层；
位于所述栅极与漏极之间的介质层上的凹槽，所述凹槽的侧面具有倾斜度；
位于所述凹槽内壁上的斜场板结构。
进一步地，所述多层半导体层包括位于衬底上的成核层，位于成核层上的缓冲层，位于缓冲层上的沟道层，位于沟道层上的势垒层，其中，所述沟道层和所述势垒层形成异质结结构，异质界面处形成有二维电子气，所述源极和漏极分别与二维电子气接触。
进一步地，所述斜场板结构的材料为金属材料。
进一步地，所述斜场板结构与所述源极连接或与所述栅极连接或与一固定电位连接或处于浮空状态。
进一步地，所述斜场板结构的形状包括直线形、曲线形、锯齿形或阶梯形中的任意一种形状或多种形状的组合。
进一步地，所述多层半导体层还包括位于所述沟道层和势垒层之间的插入层。
进一步地，所述插入层的材料为AlN。
进一步地，所述多层半导体层还包括位于缓冲层和沟道层之间的背势垒层。
进一步地，所述背势垒层的材料为AlGaN。
进一步地，所述器件还包括位于所述多层半导体层和栅极之间的栅介质。
进一步地，所述栅极位于所述势垒层的表面或至少部分设置于所述势垒层的凹处。
进一步地，所述多层半导体层包括III-V族化合物的半导体材料。
进一步地，所述栅介质的材料包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种或任意几种的组合。
进一步地，所述栅极为T形栅或斜面栅。
第二方面，本发明实施例提供了一种如第一方面所述的斜场板功率器件的制备方法，所述方法包括：
在衬底上形成多层半导体层；
在所述多层半导体层上形成源极、漏极以及位于源极和漏极之间的栅极；
在所述栅极上和栅极与源极和漏极之间的多层半导体层上形成介质层；
在所述栅极与漏极之间的介质层上形成凹槽，所述凹槽的侧面具有倾斜度；
在所述凹槽的内壁上形成斜场板结构。
进一步地，所述在衬底上形成多层半导体层包括：
在所述衬底上形成成核层；
在所述成核层上形成缓冲层；
在所述缓冲层上形成沟道层；
在所述沟道层上形成势垒层，其中，所述沟道层和所述势垒层形成异质结结构，异质界面处形成有二维电子气，所述源极和漏极分别与二维电子气接触。
进一步地，在所述介质层上形成凹槽的方法包括干法刻蚀或湿法腐蚀。
进一步地，在所述凹槽的内壁上形成斜场板结构的方法包括金属电子束蒸发工艺或金属溅射工艺或金属化学气相淀积工艺。
本发明实施例提供的斜场板功率器件及斜场板功率器件的制备方法，通过在介质层上形成侧面具有倾斜度的凹槽，在所述凹槽的内壁上沉积有斜场板结构，当有外加电压加载到功率器件的漏极上时，所述斜场板结构可以对器件表面的电场分布进行调节，由于斜场板结构具有倾斜度，场板终端的电场尖峰被平抑，整个电场分布更加均匀，栅极接近漏极处的电场尖峰也被拉低，使得功率器件表面不再产生明显的高尖峰电场，消除了易击穿区域，提高了功率器件整体的耐压性、改善了功率器件的高频特性并降低制造工艺的复杂性和制造成本。
附图说明
下面将通过参照附图详细描述本发明的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：
图1是现有技术中场板功率器件的结构图；
图2是本发明实施例一提供的一种斜场板功率器件的结构图；
图3是本发明实施例一中斜场板功率器件与现有技术中场板功率器件在高压状态下器件表面的电场分布示意图；
图4a-图4f是本发明实施例一提供的斜场板功率器件的制备方法各步骤对应结构的剖面图；
图5-图9是本发明实施例一的优选实施例提供的斜场板功率器件的结构图；
图10是本发明实施例二提供的一种斜场板功率器件的结构图；
图11是本发明实施例三提供的一种斜场板功率器件的结构图；
图12是本发明实施例四提供的一种斜场板功率器件的结构图；
图13是本发明实施例五提供的一种斜场板功率器件的结构图；
图14是本发明实施例六提供的一种斜场板功率器件的结构图；
图15是本发明实施例七提供的一种斜场板功率器件的结构图；
图16a-图16d是本发明实施例七中制备斜场板结构的步骤对应的剖面图；
图17a-图17d是本发明实施例七的优选实施例中制备斜场板结构的步骤对应的剖面图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
实施例一
图2是本发明实施例一提供的一种斜场板功率器件的结构图，如图2所示，该斜场板功率器件包括衬底11、位于衬底11上的多层半导体层12、位于多层半导体层12上的源极13、漏极14以及位于源极13和漏极14之间的栅极15、位于栅极15上和栅极15与源极13之间、栅极15与漏极14之间的多层半导体层12上的介质层16，位于所述栅极15与漏极14之间的介质层16上的凹槽，所述凹槽的侧面具有倾斜度，位于所述凹槽内壁上的斜场板结构17。
衬底11可以是硅、蓝宝石、碳化硅、绝缘衬底硅、氮化镓、氮化铝、氧化锌或任何其他能够生长III族氮化物的材料。
多层半导体层12的材料可以是III-V族化合物的半导体材料，具体地，所述多层半导体层12可包括：
位于衬底11上的成核层121，该成核层121影响位于其上的异质结材料的晶体质量、表面形貌以及电学性质等参数，起匹配衬底材料和异质结结构中半导体材料层的作用。
位于成核层121上的缓冲层122，缓冲层122能够保护衬底11不被一些金属离子侵入，又能够粘合需要生长于其上的其他半导体材料层的作用，缓冲层122的材料可以是AlGaN、GaN或AlGaInN等III族氮化物材料。
位于缓冲层122上的沟道层123，位于沟道层123上的势垒层124，势垒层124的材料可以为AlGaN，所述沟道层123和势垒层124形成异质结结构，异质界面处形成有2DEG沟道(图2中虚线所示)，其中，沟道层123提供了2DEG运动的沟道，势垒层124起势垒作用。
位于势垒层124上的源极13和漏极14分别与2DEG接触，位于源极13和漏极14之间且位于势垒层124上的栅极15，栅极15可以是T形栅，当栅极15上施加适当的偏压时，电流通过沟道层123和势垒层124界面之间的2DEG导电沟道在源极13和漏极14之间流动。
所述介质层16能够对所述斜场板功率器件中多层半导体层的表面进行钝化保护。
位于所述栅极15与漏极14之间的介质层16上的凹槽，所述凹槽的侧面具有倾斜度，在所述凹槽的内壁上沉积有斜场板结构17，该斜场板结构17的形状为直线形，该凹槽的底部在向漏极14延伸的过程中距离多层半导体层12的距离越来越远，当有外加电压施加到漏极14上时，斜场板结构17可以对功率器件的表面电场进行调节，随着斜场板结构17靠近漏极14的一端距离多层半导体层12的距离越来越远，相对于现有技术中的场板来说，场板终端的电场尖峰也被平抑，整个电场分布更加均匀，栅极15靠近漏极14的电场尖峰也被拉低，如图3所示，图3是本发明实施例一中斜场板功率器件与现有技术中场板功率器件在高压状态下器件表面的电场分布示意图，图中，横坐标表示电场分布位置，纵坐标表示器件表面的电场，实线表示现有技术中场板功率器件在高压状态下器件表面电场分布示意图，虚线表示本发明实施例一提供的斜场板功率器件在高压状态下器件表面电场分布示意图，从图中可以发现，现有技术中由于这种场板的底部与器件势垒层表面是平行的，在减小靠近栅极边缘的电场尖峰同时，会在场板终端附近形成一个新的较小的电场尖峰，这个新出现的电场尖峰峰值会随着场板长度的增加而增加，容易造成场板终端区域器件击穿或失效，器件击穿问题没有根本解决，本发明实施例一提供的斜场板功率器件表面不再产生明显的高尖峰电场，易击穿区域被消除，器件整体耐压性提高，并且随着斜场板远离器件表面，产生的寄生电容效应逐渐减弱，改善了场板对器件高频特性的影响。
下面，对本发明实现上述斜场板半导体器件的制造方法做详细说明。
参见图4a-图4f，图4a-图4f是本发明实施例一提供的斜场板功率器件的制备方法各步骤对应结构的剖面图，该斜场板功率器件的制备方法用于制备如图2所示的斜场板功率器件，该斜场板功率器件的制造方法包括：
步骤S11、在衬底11上形成半导体层12。
参见图4a，具体地，可在衬底11上顺次形成成核层121、缓冲层122、沟道层123和势垒层124，其中，沟道层123和势垒层124形成异质结结构，异质界面处形成有2DEG。
步骤S12、在多层半导体层12上形成源极13、漏极14及位于源极13和漏极14之间的栅极15。
参见图4b，源极13和漏极14分别与异质结界面处的2DEG接触，源极13和漏极14的形成工艺可包括高温退火法或重掺杂法或离子注入法等。
步骤S13、在所述栅极15上和、栅极15与源极13之间、栅极15与漏极14之间的多层半导体层12上形成介质层16。
参见图4c，在栅极15上以及栅极15与源极13之间、栅极15与漏极14之间的多层半导体层12上形成介质层16，介质层16起钝化作用，用于保护斜场板功率器件的表面。
步骤S14，在介质层16上形成凹槽，所述凹槽的侧面具有倾斜度。
具体地，可通过干法刻蚀或湿法腐蚀的方法在介质层16上形成凹槽。
参见图4d，在介质层16上使用正胶18做光刻工艺，采用特殊设计的掩膜板对斜场板区域进行光刻，通过调整掩膜板上遮光点阵的密度，使得斜场板区域在栅极15附近到远离栅极15靠近漏极14的方向上先逐渐增强曝光度再逐渐降低曝光度的掩膜设计，显影后在光刻胶上形成具有一定倾斜度的凹槽，在本发明中，随凹槽的倾斜度不做限定，最佳倾斜度可根据工艺或功率器件的设计要求来进行设定。
参见图4e，在光刻胶上形成具有一定倾斜度的凹槽以后，采用干法刻蚀工艺，对光刻区域进行刻蚀，通过优化光刻胶和介质层16的刻蚀选择比，例如：光刻胶和介质层16的刻蚀选择比为1:1，从而保证刻蚀以后介质层16中形成凹槽的形状与光刻胶上凹槽的形状一致，从而在介质层16上形成具有一定倾斜度的凹槽，所述凹槽的底部在向漏极14延伸的过程中距离多层半导体层12的距离逐渐增大。
优选的，为了控制凹槽距离多层半导体层12的距离，可在介质层16内插入刻蚀控制层来精确控制刻蚀深度，形成满足设计条件的凹槽。
需要说明的是，在本步骤中，采用干法刻蚀在介质层16上刻蚀凹槽的过程中，当位于栅极15上介质层16的厚度比较薄时，该部分介质层16被完全刻蚀掉，当位于栅极15上介质层16的厚度比较厚时，该部分介质层16没有被完全刻蚀掉，形成如图4e所示的结构。
步骤S15，在所述凹槽的内壁上形成斜场板结构17。
参见图4f，所述斜场板结构17的材料为金属，具体地，可通过金属蒸发工艺或金属溅射工艺或金属化学气相淀积工艺在所述凹槽的内壁上形成斜场板结构17，所述斜场板结构17完全覆盖了介质层16上的凹槽。
所述金属斜场板结构17的长度、厚度以及斜场板结构距离多层半导体层表面的距离可根据功率器件的设计需求进行调整。
需要说明的是，以上虽然以使用特殊设计的掩膜板光刻、介质刻蚀，金属蒸发等工艺为例描述了如何形成斜场板结构，但是应该理解，所述斜场板结构的形成工艺也可以使用本领域的技术人员公知的其它工艺方法来形成在此不作限定。
所述斜场板功率器件可应用于本发明也可以应用在任何需要使用场板的器件中，包括高压横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor，简称LDMOS)功率器件、氮化镓高电子迁移率射频器件、电力电子器件、SiC功率器件、GaAs器件或其他半导体器件等。
本发明实施例提供的斜场板功率器件的制备方法，制备工艺简单，且不需要增加功率器件的制造成本，能够使功率器件表面电场分布均匀，消除了易击穿区域，提高了功率器件整体的耐压性并改善了功率器件的高频特性。
图5-图9是本发明实施例一的优选实施例提供的斜场板功率器件的结构图，具体如下：
优选的，多层半导体层12还包括位于沟道层123和势垒层124之间的插入层125，所述插入层125的材料可以为AlN，如图5所示。
由于AlN的禁带宽度非常高，可以更有效地将电子限制在异质结势井中，从而提高2DEG的浓度，此外，AlN插入层125还将2DEG导电沟道与势垒层124隔离开，减小了势垒层124对电子的散射效应，从而提高电子的迁移率，使得器件整体特性得以提高。
优选的，多层半导体层12还包括位于缓冲层122和沟道层123之间的背势垒层126，所述背势垒层126的材料可以为AlGaN，如图6所示。
在一定外加电压下，2DEG导电沟道中的电子会进入缓冲层122，尤其是在短沟道器件中这种现象更为严重，使得栅极15对2DEG导电沟道电子的控制相对变弱，出现短沟道效应；加上缓冲层122材料中的缺陷和杂质比较多，会对沟道中的2DEG产生影响，如产生电流崩塌，通过引入AlGaN背势垒层126可以将2DEG导电沟道电子与缓冲层122隔离开，将2DEG有效地限制在沟道层123中，改善短沟道效应及电流崩塌效应。
优选的，所述斜场板功率器件还包括位于多层半导体层12和栅极15之间的栅介质18，如图7所示。
该栅介质18既可作为功率器件的钝化层，又可作为栅极绝缘层，可有效降低栅极15的漏电电流，调节开启电压。所述栅介质18的材料可包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种或任意几种的组合。
优选的，栅极15可至少部分设置于势垒层124的凹处，如图8所示，通过刻蚀势垒层124形成凹槽，再沉积金属形成栅极15，可以减小栅极金属下材料表面缺陷及表面态的影响，降低漏电，提高击穿电压；同时由于栅极15距离2DEG导电沟道距离更近，对2DEG的控制作用更强，提高了器件的高频特性。需要说明的是，在本实施例中，需要控制对势垒层124的刻蚀深度，当势垒层刻蚀深度较大，凹槽下的二维电子气会降低或消失，该功率器件可实现增强型器件功能。
优选的，栅极15可以为斜面栅，如图9所示，通过优化刻蚀条件，在刻蚀栅槽区域的介质层16时形成斜面凹槽，再沉积金属形成斜面栅极，斜面栅极技术既可以降低栅极15靠近漏极14电场强度，并能够减小栅极15漏电电流，从而提高器件击穿电压，此外，采用斜面栅结构不会引入过大的寄生电容，对器件高频特性影响不大，配合本发明实施例中的斜场板结构17对器件特性的改善更加明显。
本发明实施例一提供的斜场板功率器件及斜场板功率器件的制备方法，使得功率器件整个电场分布更加均匀，栅极接近漏极处的电场尖峰也被拉低，功率器件表面不再产生明显的高尖峰电场，消除了易击穿区域，提高了功率器件整体的耐压性、改善了功率器件的高频特性并降低制造工艺的复杂性和制造成本。
实施例二
图10是本发明实施例二提供的一种斜场板功率器件的结构图，如图10所示，该斜场板功率器件包括衬底21、位于衬底21上的多层半导体层22、位于多层半导体层22上的源极23、漏极24以及位于源极23和漏极24之间的栅极25、位于栅极25上和栅极25与源极23之间、栅极25与漏极24之间的多层半导体层22上的介质层26，位于所述栅极25与漏极24的介质层26上的凹槽，所述凹槽的侧面具有倾斜度，位于所述凹槽内壁上的斜场板结构27。
本发明实施例二以上述实施例一为基础，与实施例一的不同之处在于，实施例二中斜场板结构27的形状在靠近栅极25的一侧为直线形，在靠近漏极24的一侧为上凸曲线形，该斜场板结构27的最低端在向漏极24靠近的过程中距离多层半导体层22的距离逐渐增加。
在本实施例中，通过设计掩膜板上的遮光点阵密度，可以形成上凸曲线形状的斜场板结构，相比直线形斜场板通过倾斜角度来优化电场分布，曲线形斜场板可以通过曲线弧度来调整电场分布，增加了优化电场分布的方法，该形状的斜场板结构27能够很好的调节斜场板靠近漏极24一端的电场，能够更好的改善器件特性。
实施例三
图11是本发明实施例三提供的一种斜场板功率器件的结构图，如图11所示，该斜场板功率器件包括衬底31、位于衬底31上的多层半导体层32、位于多层半导体层32上的源极33、漏极34以及位于源极33和漏极34之间的栅极35、位于栅极35上和栅极35与源极33之间、栅极35与漏极34之间的多层半导体层32上的介质层36，位于所述栅极35与漏极34的介质层36上的凹槽，所述凹槽的侧面具有倾斜度，位于所述凹槽内壁上的斜场板结构37。
本实施例三以上述实施例为基础，与上述实施例的不同之处在于，斜场板结构37在靠近漏极34一端形成下凹曲线形状的斜场板结构，下凹曲线形状的斜场板前段更加贴近功率器件表面，可以加强对功率器件表面电场的调制作用。本发明实施例三提供的斜场板功率器件中斜场板结构的形状可通过设计掩膜板上的遮光点阵的密度来实现。
实施例四
图12是本发明实施例四提供的一种斜场板功率器件的结构图，如图12所示，该斜场板功率器件包括衬底41、位于衬底41上的多层半导体层42、位于多层半导体层42上的源极43、漏极44以及位于源极43和漏极44之间的栅极45、位于栅极45上和栅极45与源极43之间、栅极45与漏极44之间的多层半导体层42上的介质层46，位于所述栅极45与漏极44的介质层46上的凹槽，所述凹槽的侧面具有倾斜度，位于所述凹槽内壁上的斜场板结构47。
本发明实施例四以上述实施例为基础，与上述实施例的不同之处在于，斜场板结构47在向漏极44靠近的过程中，在前半段形成直线形结构，该部分直线形结构的斜场板平行于多层半导体层，在后半段(即靠近漏极44的一段)形成下凹形状的斜场板，该形状的斜场板结构47能够很好的对功率器件表面的电场分布进行调节，本发明实施例四的斜场板功率器件中斜场板结构的形状可通过设计掩膜板上的遮光点阵的密度来实现。
实施例五
图13是本发明实施例五提供的一种斜场板功率器件的结构图，如图13所示，该斜场板功率器件包括衬底51、位于衬底51上的多层半导体层52、位于多层半导体层52上的源极53、漏极54以及位于源极53和漏极54之间的栅极55、位于栅极55上和栅极55与源极53之间、栅极55与漏极54之间的多层半导体层52上的介质层56，位于所述栅极55与漏极54的介质层56上的凹槽，所述凹槽的侧面具有倾斜度，位于所述凹槽内壁上的斜场板结构57。
本发明实施例五以上述实施例为基础，与上述实施例的不同之处在于，实施例五中斜场板结构57的形状为锯齿形，降低场板末端的电场峰值，并使其分布更加均匀，锯齿形斜场板的尺寸和形状由工艺和设计决定，所述锯齿形的斜场板结构57可通过设计掩膜板上的遮光点阵的密度来实现。
实施例六
图14是本发明实施例六提供的一种斜场板功率器件的结构图，如图14所示，该斜场板功率器件包括衬底61、位于衬底61上的多层半导体层62、位于多层半导体层62上的源极63、漏极64以及位于源极63和漏极64之间的栅极65、位于栅极65上和栅极65与源极63之间、栅极65与漏极64之间的多层半导体层62上的介质层66，位于所述栅极65与漏极64的介质层66上的凹槽，所述凹槽的侧面具有倾斜度，位于所述凹槽内壁上的斜场板结构67。
本发明实施例六以上述实施例为基础，与上述实施例的不同之处在于，所述斜场板结构67部分覆盖位于栅极65与漏极64之间的介质层66上的凹槽，该斜场板结构67直接与栅极65连接，能够有效的调节栅极65边缘电场强度分布，提高器件特性。
需要说明的是，所述斜场板结构67可以与源极63连接或与所述栅极65连接或与一固定电位连接或处于浮空状态。
本发明实施例六提供的斜场板功率器件，使得功率器件整个电场分布更加均匀，栅极接近漏极处的电场尖峰也被拉低，功率器件表面不再产生明显的高尖峰电场，消除了易击穿区域，提高了功率器件整体的耐压性并改善了功率器件的高频特性。
实施例七
图15是本发明实施例七提供的一种斜场板功率器件的结构图，如图15所示，该斜场板功率器件包括衬底71、位于衬底71上的多层半导体层72、位于多层半导体层72上的源极73、漏极74以及位于源极73和漏极74之间的栅极35、位于栅极75上和栅极75与源极73之间、栅极75与漏极74之间的多层半导体层72上的介质层76，位于栅极75与漏极74之间的介质层76上的凹槽，所述凹槽的侧面具有倾斜度，位于所述凹槽内壁上的斜场板结构77。
本发明实施例七以上述实施例一为基础，与实施例一的不同之处在于，实施例七中的斜场板结构77是在靠近栅极75一侧的形状是直线形，在靠近漏极74一侧的形状是阶梯形。
在本实施例中，与实施例一相同的部分不再重述，图16a-图16d是本发明实施例七中制备斜场板结构77的步骤对应的剖面图，用以形成如图15所示的斜场板功率器件，如图16a-图16d所示，斜场板结构77的制作方法如下：
参见图16a，在栅极75与漏极74之间的介质层76上使用正胶做光刻工艺对斜场板区域进行光刻，从而在光刻胶上形成一个凹槽，之后采用干法刻蚀工艺，随光刻区域进行刻蚀，通过优化光刻胶和介质层76的刻蚀选择比，从而在介质层76中形成与光刻胶上形状一致的凹槽。
参见图16b，在栅极75与漏极74之间的介质层76上的凹槽中沉积多层SiOxNy结构，每一层的组份比例按照设计要求变化，例如：从上往下每一层Si组份递减，然后使用抛光工艺，去除斜场板区域外的SiOxNy层，在本步骤中，位于栅极75上的介质层76被一起抛光磨平，从而形成与斜场板区域中SiOxNy层表面平齐的结构。
参见图16c，在斜场板区域进行光刻和湿法腐蚀，并利用不同组份SiOxNy腐蚀速率不同的特点，形成符合要求阶梯形凹槽。
参见图16d，通过金属蒸发工艺在所述凹槽中沉积金属形成斜场板结构77。
优选的，斜场板结构77也可在靠近栅极75和靠近漏极74方向的形状都是阶梯形(如图17d所示)，图17a-图17d是本发明实施例七的优选实施例中制备斜场板结构77的步骤对应的剖面图，如图17a-图17d所示，该阶梯形斜场板结构77的制作方法如下：
参见图17a，在栅极75与漏极74之间的介质层76上依次涂覆第一光刻胶761和第二光刻胶762，该第一光刻胶761可以被有机溶剂清洗掉，曝光后溶于显影液；该第二光刻胶762溶于显影液和剥离液，不溶于一般的有机溶剂。
参见图17b，先对第一光刻胶761进行曝光显影，通过控制曝光窗口宽度和显影时间，可以在第二光刻胶762上形成凹槽，然后用有机溶剂清洗掉第一光刻胶761，重新涂覆第一光刻胶761，重复之前的曝光显影工艺，每次曝光窗口的宽度按照设计要求成梯度渐变，显影时间按照设计要求变化，最终在第二光刻胶762上形成阶梯形凹槽。
参见图17c，在第二光刻胶762上形成阶梯形凹槽以后，采用干法刻蚀工艺对光刻区域进行刻蚀，通过优化第二光刻胶762和介质层76的刻蚀选择比，从而在介质层76上形成与第二光刻胶762上形状一致的凹槽。
参见图17d，通过金属蒸发工艺在所述凹槽中形成金属斜场板结构77。
本发明实施例七提供的斜场板功率器件，使得功率器件整个电场分布更加均匀，栅极接近漏极处的电场尖峰也被拉低，功率器件表面不再产生明显的高尖峰电场，消除了易击穿区域，提高了功率器件整体的耐压性并改善了功率器件的高频特性。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (18)

1.一种斜场板功率器件，其特征在于，所述器件包括
衬底；
位于所述衬底上的多层半导体层；
位于所述多层半导体层上的源极、漏极以及位于源极和漏极之间的栅极；
位于所述栅极上和栅极与源极之间、栅极与漏极之间的多层半导体层上的介质层；
位于所述栅极与漏极之间的介质层上的凹槽，所述凹槽的侧面具有倾斜度；
位于所述凹槽内壁上的斜场板结构。
2.根据权利要求1所述的斜场板功率器件，其特征在于，所述多层半导体层包括位于衬底上的成核层，位于成核层上的缓冲层，位于缓冲层上的沟道层，位于沟道层上的势垒层，其中，所述沟道层和所述势垒层形成异质结结构，异质界面处形成有二维电子气，所述源极和漏极分别与二维电子气接触。
3.根据权利要求1所述的斜场板功率器件，其特征在于，所述斜场板结构的材料为金属材料。
4.根据权利要求1所述的斜场板功率器件，其特征在于，所述斜场板结构与所述源极连接或与所述栅极连接或与一固定电位连接或处于浮空状态。
5.根据权利要求1所述的斜场板功率器件，其特征在于，所述斜场板结构的形状包括直线形、曲线形、锯齿形或阶梯形中的任意一种形状或多种形状的组合。
6.根据权利要求2所述的斜场板功率器件，其特征在于，所述多层半导体层还包括位于所述沟道层和势垒层之间的插入层。
7.根据权利要求6所述的斜场板功率器件，其特征在于，所述插入层的材料为AlN。
8.根据权利要求2所述的斜场板功率器件，其特征在于，所述多层半导体层还包括位于缓冲层和沟道层之间的背势垒层。
9.根据权利要求8所述的斜场板功率器件，其特征在于，所述背势垒层的材料为AlGaN。
10.根据权利要求1所述的斜场板功率器件，其特征在于，所述器件还包括位于所述多层半导体层和栅极之间的栅介质。
11.根据权利要求2所述的斜场板功率器件，其特征在于，所述栅极位于所述势垒层的表面或至少部分设置于所述势垒层的凹处。
12.根据权利要求2所述的斜场板功率器件，其特征在于，所述多层半导体层包括III-V族化合物的半导体材料。
13.根据权利要求10所述的斜场板功率器件，其特征在于，所述栅介质的材料包括SiN、SiO2、SiON、Al2O3、HfO2、HfAlOx中的任意一种或任意几种的组合。
14.根据权利要求1所述的斜场板功率器件，其特征在于，所述栅极为T形栅或斜面栅。
15.一种如权利要求1所述的斜场板功率器件的制备方法，其特征在于，所述方法包括：
在衬底上形成多层半导体层；
在所述多层半导体层上形成源极、漏极以及位于源极和漏极之间的栅极；
在所述栅极上和栅极与源极和漏极之间的多层半导体层上形成介质层；
在所述栅极与漏极之间的介质层上形成凹槽，所述凹槽的侧面具有倾斜度；
在所述凹槽的内壁上形成斜场板结构。
16.根据权利要去15所述的斜场板功率器件的制备方法，其特征在于，所述在衬底上形成多层半导体层包括：
在所述衬底上形成成核层；
在所述成核层上形成缓冲层；
在所述缓冲层上形成沟道层；
在所述沟道层上形成势垒层，其中，所述沟道层和所述势垒层形成异质结结构，异质界面处形成有二维电子气，所述源极和漏极分别与二维电子气接触。
17.根据权利要求15所述的斜场板功率器件的制备方法，其特征在于，在所述介质层上形成凹槽的方法包括干法刻蚀或湿法腐蚀。
18.根据权利要求15所述的斜场板功率器件的制备方法，其特征在于，在所述凹槽的内壁上形成斜场板结构的方法包括金属电子束蒸发工艺或金属溅射工艺或金属化学气相淀积工艺。
CN201410440179.2A 2014-09-01 2014-09-01 一种斜场板功率器件及斜场板功率器件的制备方法 Active CN104332498B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201410440179.2A CN104332498B (zh) 2014-09-01 2014-09-01 一种斜场板功率器件及斜场板功率器件的制备方法
PCT/CN2015/077305 WO2016033977A1 (zh) 2014-09-01 2015-04-23 一种斜场板功率器件及斜场板功率器件的制备方法
JP2017529122A JP6434625B2 (ja) 2014-09-01 2015-04-23 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法
US15/442,644 US10068974B2 (en) 2014-09-01 2017-02-25 Field plate power device and method of manufacturing the same
US16/052,442 US10439029B2 (en) 2014-09-01 2018-08-01 Field plate power device and method of manufacturing the same
JP2018145678A JP6726710B2 (ja) 2014-09-01 2018-08-02 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410440179.2A CN104332498B (zh) 2014-09-01 2014-09-01 一种斜场板功率器件及斜场板功率器件的制备方法

Publications (2)

Publication Number Publication Date
CN104332498A true CN104332498A (zh) 2015-02-04
CN104332498B CN104332498B (zh) 2018-01-05

Family

ID=52407190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410440179.2A Active CN104332498B (zh) 2014-09-01 2014-09-01 一种斜场板功率器件及斜场板功率器件的制备方法

Country Status (4)

Country Link
US (2) US10068974B2 (zh)
JP (2) JP6434625B2 (zh)
CN (1) CN104332498B (zh)
WO (1) WO2016033977A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016033977A1 (zh) * 2014-09-01 2016-03-10 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
CN109378270A (zh) * 2018-09-29 2019-02-22 大连芯冠科技有限公司 功率器件多场板的制备方法
CN111128962A (zh) * 2019-12-20 2020-05-08 华虹半导体(无锡)有限公司 Ldmos器件及其制作方法
CN111180339A (zh) * 2019-12-20 2020-05-19 华虹半导体(无锡)有限公司 Ldmos器件的制作方法、ldmos器件
CN111384166A (zh) * 2018-12-29 2020-07-07 苏州捷芯威半导体有限公司 半导体器件和半导体器件制造方法
CN112201685A (zh) * 2020-09-08 2021-01-08 浙江大学 一种超级结器件及电介质组合终端
CN112652656A (zh) * 2019-10-09 2021-04-13 英诺赛科（珠海）科技有限公司 功率器件及其制作方法
WO2021147626A1 (zh) * 2020-01-20 2021-07-29 无锡华润上华科技有限公司 半导体器件及其制备方法
CN113519064A (zh) * 2021-06-02 2021-10-19 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法
CN113659000A (zh) * 2021-09-14 2021-11-16 苏州英嘉通半导体有限公司 倾斜场板的制造方法、hemt器件及其制造方法
CN113659001A (zh) * 2021-09-14 2021-11-16 苏州英嘉通半导体有限公司 倾斜场板的制造方法、hemt器件及其制造方法
CN113675268A (zh) * 2020-07-31 2021-11-19 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN113725285A (zh) * 2021-07-20 2021-11-30 华为技术有限公司 一种场效应管、其制备方法及电子电路
CN115863406A (zh) * 2023-03-02 2023-03-28 广州粤芯半导体技术有限公司 横向扩散金属氧化物半导体器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
JP6408503B2 (ja) * 2016-03-11 2018-10-17 株式会社東芝 半導体装置
JP2017220508A (ja) * 2016-06-06 2017-12-14 サンケン電気株式会社 半導体装置
US10700188B2 (en) * 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
US10483356B2 (en) * 2018-02-27 2019-11-19 Siliconix Incorporated Power semiconductor device with optimized field-plate design
CN108389791B (zh) * 2018-02-28 2021-01-12 中国电子科技集团公司第十三研究所 GaN基HEMT器件源场板的制备方法及HEMT器件
JP7114290B2 (ja) * 2018-03-16 2022-08-08 株式会社東芝 半導体装置
US10424659B1 (en) * 2018-05-08 2019-09-24 Vanguard International Semiconductor Corporation High electron mobility transistor
CN112054052B (zh) * 2019-06-06 2022-09-02 苏州能讯高能半导体有限公司 一种半导体器件
CN110676316B (zh) * 2019-09-20 2023-04-11 中国电子科技集团公司第十三研究所 增强型场效应晶体管
US11695068B2 (en) * 2020-03-09 2023-07-04 Insyt, Inc. Greyscale lithography for double-slanted gate connected field plate
KR20220138756A (ko) * 2021-04-06 2022-10-13 삼성전자주식회사 파워 소자 및 그 제조방법
CN113206145B (zh) * 2021-04-22 2022-08-05 电子科技大学 改善热载流子注入的功率半导体器件
CN113314405B (zh) * 2021-05-26 2022-07-26 四川上特科技有限公司 半导体功率器件斜坡场板的制作方法
CN113809160A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种无金场板GaN基射频器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954440A (zh) * 2004-05-11 2007-04-25 美商克立股份有限公司 具源极连接场板的宽能带隙高电子迁移率晶体管
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法
CN103367403A (zh) * 2013-08-01 2013-10-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468878B1 (en) * 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
JP3762678B2 (ja) * 2001-09-28 2006-04-05 日本電信電話株式会社 半導体装置
TWI430341B (zh) * 2003-09-09 2014-03-11 Univ California 單一或多重閘極場平板之製造
JP2006253654A (ja) * 2005-02-10 2006-09-21 Nec Electronics Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
TW200735361A (en) * 2005-12-14 2007-09-16 Koninkl Philips Electronics Nv MOS transistor and a method of manufacturing a MOS transistor
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法
JP2008288474A (ja) * 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
US7884394B2 (en) * 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
JP5609083B2 (ja) * 2009-12-01 2014-10-22 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法および使用方法
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP2011233612A (ja) * 2010-04-26 2011-11-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8901604B2 (en) * 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP5983999B2 (ja) * 2012-06-29 2016-09-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6002508B2 (ja) * 2012-09-03 2016-10-05 住友化学株式会社 窒化物半導体ウェハ
US9024324B2 (en) * 2012-09-05 2015-05-05 Freescale Semiconductor, Inc. GaN dual field plate device with single field plate metal
US9269789B2 (en) * 2013-03-15 2016-02-23 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device and structure therefor
US9905658B2 (en) * 2013-11-26 2018-02-27 Nxp Usa, Inc. Transistors with field plates resistant to field plate material migration and methods of their fabrication
JP2015195288A (ja) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置の製造方法
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
JP2016058691A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
CN104377241B (zh) * 2014-09-30 2017-05-03 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
US9559199B2 (en) * 2014-12-18 2017-01-31 Silanna Asia Pte Ltd LDMOS with adaptively biased gate-shield
US9755027B2 (en) * 2015-09-15 2017-09-05 Electronics And Telecommunications Research Institute Electronical device
JP6706330B2 (ja) * 2016-01-18 2020-06-03 日本テキサス・インスツルメンツ合同会社 金属充填ディープソースコンタクトを備えたパワーｍｏｓｆｅｔ
JP6408503B2 (ja) * 2016-03-11 2018-10-17 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954440A (zh) * 2004-05-11 2007-04-25 美商克立股份有限公司 具源极连接场板的宽能带隙高电子迁移率晶体管
CN102916046A (zh) * 2012-11-02 2013-02-06 程凯 硅衬底上氮化物高压器件及其制造方法
CN103367403A (zh) * 2013-08-01 2013-10-23 苏州能讯高能半导体有限公司 半导体器件及其制造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016033977A1 (zh) * 2014-09-01 2016-03-10 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
CN109378270A (zh) * 2018-09-29 2019-02-22 大连芯冠科技有限公司 功率器件多场板的制备方法
CN111384166A (zh) * 2018-12-29 2020-07-07 苏州捷芯威半导体有限公司 半导体器件和半导体器件制造方法
CN112652656A (zh) * 2019-10-09 2021-04-13 英诺赛科（珠海）科技有限公司 功率器件及其制作方法
CN111128962A (zh) * 2019-12-20 2020-05-08 华虹半导体(无锡)有限公司 Ldmos器件及其制作方法
CN111180339A (zh) * 2019-12-20 2020-05-19 华虹半导体(无锡)有限公司 Ldmos器件的制作方法、ldmos器件
WO2021147626A1 (zh) * 2020-01-20 2021-07-29 无锡华润上华科技有限公司 半导体器件及其制备方法
CN113675268A (zh) * 2020-07-31 2021-11-19 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN112201685A (zh) * 2020-09-08 2021-01-08 浙江大学 一种超级结器件及电介质组合终端
CN112201685B (zh) * 2020-09-08 2022-02-11 浙江大学 一种超级结器件及电介质组合终端
CN113519064A (zh) * 2021-06-02 2021-10-19 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法
US11929429B2 (en) 2021-06-02 2024-03-12 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN113725285A (zh) * 2021-07-20 2021-11-30 华为技术有限公司 一种场效应管、其制备方法及电子电路
CN113659001A (zh) * 2021-09-14 2021-11-16 苏州英嘉通半导体有限公司 倾斜场板的制造方法、hemt器件及其制造方法
CN113659000A (zh) * 2021-09-14 2021-11-16 苏州英嘉通半导体有限公司 倾斜场板的制造方法、hemt器件及其制造方法
CN113659000B (zh) * 2021-09-14 2024-04-30 苏州英嘉通半导体有限公司 倾斜场板的制造方法、hemt器件及其制造方法
CN115863406A (zh) * 2023-03-02 2023-03-28 广州粤芯半导体技术有限公司 横向扩散金属氧化物半导体器件

Also Published As

Publication number Publication date
WO2016033977A1 (zh) 2016-03-10
JP2017529706A (ja) 2017-10-05
CN104332498B (zh) 2018-01-05
JP6726710B2 (ja) 2020-07-22
US20170170284A1 (en) 2017-06-15
JP2018201032A (ja) 2018-12-20
US10068974B2 (en) 2018-09-04
JP6434625B2 (ja) 2018-12-05
US10439029B2 (en) 2019-10-08
US20180337239A1 (en) 2018-11-22

Similar Documents

Publication Publication Date Title
CN104332498A (zh) 一种斜场板功率器件及斜场板功率器件的制备方法
US11538931B2 (en) High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
CN105164811B (zh) 半导体器件的电极及其形成方法
US10411123B2 (en) High-power and high-frequency heretostructure field-effect transistor
US20150255547A1 (en) III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same
US10847627B2 (en) Semiconductor device having source field plate and method of manufacturing the same
CN104377241A (zh) 功率半导体器件及其制造方法
US8933487B2 (en) Controlling lateral two-dimensional electron hole gas HEMT in type III nitride devices using ion implantation through gray scale mask
KR102193086B1 (ko) 감소된 출력 커패시턴스를 갖는 GaN 장치 및 그 제조 공정
CN104157691A (zh) 一种半导体器件及其制造方法
CN112635545B (zh) 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法
CN105453273A (zh) 具有匹配阈值电压的集成电路及其制造方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN111477678B (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
US10312362B2 (en) Switching element having inclined body layer surfaces
CN110085674A (zh) 一种垂直功率器件及其制作方法
JP2016531420A (ja) 窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法
CN114497209A (zh) 晶体管和制造晶体管的方法
Khan et al. Effects of a recessed camel-gate head structure on normally-off ALGaN/GaN HEMTs
CN107170809B (zh) 一种基于自对准工艺的GaNHEMT器件及其制造方法
CN113540229B (zh) 半导体器件及其制作方法
CN211062726U (zh) 三五器件半导体组件
CN114695123A (zh) 一种垂直GaN基沟槽场效应晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant