JP2016531420A - 窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法 - Google Patents
窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法 Download PDFInfo
- Publication number
- JP2016531420A JP2016531420A JP2016525383A JP2016525383A JP2016531420A JP 2016531420 A JP2016531420 A JP 2016531420A JP 2016525383 A JP2016525383 A JP 2016525383A JP 2016525383 A JP2016525383 A JP 2016525383A JP 2016531420 A JP2016531420 A JP 2016531420A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact opening
- forming
- isolation
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims abstract description 47
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title description 30
- 229910002601 GaN Inorganic materials 0.000 title description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 71
- 239000002184 metal Substances 0.000 claims abstract description 71
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910002704 AlGaN Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 238000000926 separation method Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
コンタクト開口又は金属マスクの窓に自己整合した分離領域を有するエンハンスメントモードＧａＮ ＨＦＥＴデバイスを形成するための方法である。当該方法は専用の分離マスク及び関連する工程段階を必要としないため、製造コストが抑えられて有利である。当該方法は、基板、緩衝層、ＧａＮ層及びバリア層を含むＥＰＩ構造を提供することを含む。誘電層がバリア層の上に形成され、デバイスコンタクト開口及び分離コンタクト開口ために誘電層に開口が形成される。
Description
本発明は、エンハンスメントモード窒化ガリウム（ＧａＮ）ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）の分野に関する。具体的には、本発明は、エンハンスメントモードＧａＮデバイス及び集積回路のよりコスト効率の良い製作方法に関する。
窒化ガリウム（ＧａＮ）半導体デバイスは、それらが有する大量の電流を運搬する能力や高電圧に対応する能力からパワー半導体デバイスにとってますます望ましいものとなっている。これらのデバイスは、概して高パワー／高周波用途向けに開発されてきた。これらの種類の用途のために製作されたデバイスは、ヘテロ接合／ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）又は変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）と様々に呼ばれる、高い電子移動度を呈する一般的なデバイス構造に基づくものである。
ＧａＮ ＨＦＥＴデバイスは、少なくとも２つの窒化物層を有する窒化物半導体を含む。半導体上又は緩衝層上に形成された異なる材料は、これらの層に異なるバンドギャップをもたらす。隣接する窒化物層における異なる材料は、２つの層の接点（junction）の近傍、具体的にはバンドギャップが狭い方の層に導電性の２次元電子ガス（２ＤＥＧ）領域の一因となる分極（polarization）も引き起こす。
分極を引き起こす窒化物層は、電荷がデバイスを流れることができるようにする２ＤＥＧが含まれるように、ＧａＮの層に隣接したＡｌＧａＮのバリア層を通常含む。このバリア層はドープされていてもよいしドープされていなくてもよい。２ＤＥＧ領域は、ゼロゲートバイアスにあるゲートの下に存在するため、殆どの窒化物デバイスは通常オンであるか又はデプレッションモードデバイスである。ゼロ印加ゲートバイアスにあるゲートの下で２ＤＥＧ領域が枯渇する（即ち、除去される）と、デバイスはエンハンスメントモードデバイスになり得る。エンハンスメントモードデバイスは通常オフであり、それらがもたらす追加の安全性から及び単純で低コストの駆動回路でそれらをより容易に制御できるため望ましい。エンハンスメントモードデバイスでは、電流を伝導するためにゲートに印加される正のバイアスが必要になる。
ＧａＮデバイス及び集積回路では、選ばれた領域で２ＤＥＧを取り除くために分離（isolation）が一般的に用いられる。分離は、寄生容量、例えばゲートドレイン間容量やドレインソース間容量を低減する。図１は、２つのデバイス１０及び２０を有する例示的な集積回路を示す。この集積回路では、２ＤＥＧを意図的に取り除いて寄生容量を最小限に抑えるためにデバイス１０内に分離領域１２が、デバイス２０内に分離領域２２が設けられている。デバイスの特定の領域に置かれた分離は電界を低減することもできる。
ＧａＮ集積回路では、各デバイスのために異なる参照電位を可能にするために分離が用いられる。例えば、図１では、デバイス１０のソースとデバイス２０のソースとが異なる電位となるように、分離領域２４がデバイス１０及びデバイス２０を電気的に分離する。デバイス１０及び２０内の分離領域１２及び２２は、２ＤＥＧが望ましくないところでそれを取り除き、それによって寄生容量が低減され、場合によっては電界がより高い領域が取り除かれる。
図２は、デバイス３０及びデバイス４０を有すると共に分離を有する別の例示的な集積回路を示す。デバイス３０は、ドレイン３１、ゲート３２及びソース３３を含む。同様に、デバイス４０は、ドレイン４１、ゲート４２及びソース４３を含む。分離領域５０は、デバイス３０のソース３３とデバイス４０のソース４３とが異なる電位となるようにデバイス３０とデバイス４０とを電気的に分離する。２ＤＥＧが望ましくないところでそれを取り除くためにデバイス３０は分離領域３４を含み、デバイス４０は分離領域４４を含む。２ＤＥＧが取り除かれることによって、寄生容量が低減され、場合によっては電界がより高い領域が取り除かれる。
従来の製造方法では、隣接するデバイス３０と４０との間に分離領域５０を製作し、デバイス３０及びデバイス４０内に分離領域３４及び４４を製作するために、導電層及び２ＤＥＧがエッチング又はイオン注入によって取り除かれる。図３Ａ及び図３Ｂは、図２の線ＡＡ’の断面を示す。分離領域５０ａ、５０ｂはそれぞれ前記のエッチング及びイオン注入によって形成されている。
図３Ａ及び図３Ｂに示すように、分離領域５０ａ及び５０ｂは、第１のデバイス３０のソース３３と第２のデバイス４０のソース４３との間の最大電圧差を決定する長さＬＩＳＯを有する。ＧａＮベースの材料では、耐圧（breakdown voltage）はＬＩＳＯに比例し、１μｍにつき５０〜２００Ｖであり得る。
従来、分離領域５０は専用のマスクを用いて製作されている。図４Ａ及び図４Ｂに示すように、エッチング又はイオン注入６０を用いて分離領域５０を製作する際、ウエハの上にパターンフォトレジスト６２を形成するために専用の分離マスクが用いられる。デバイス３０及びデバイス４０のデバイス領域がパターンフォトレジスト６２で覆われる一方、分離領域５０ｃ、５０ｄが露出される。
分離領域５０を形成する従来の製造方法は、例えばフォトリソグラフィ、エッチング又はイオン注入、フォトレジストの剥離及びウエハのクリーニングを含むいくつかの工程段階を含む。イオン注入分離には、注入したイオン種を活性化するために熱アニールが追加で必要になり得る。専用の分離マスク及びその関連工程段階は製作コストを増加させる。
従って、上記のデメリットや追加の工程段階が回避される自己整合分離（self-aligned isolation）部位を有する分離領域を形成するＧａＮ半導体デバイスの製造方法に対して強く感じられる（strong felt）ニーズがある。
下記で説明する実施形態は、自己整合分離領域を形成するＧａＮ半導体デバイスの製造方法を提供することによって上述した課題及び他の課題に対処する。
上記の方法は、基板、緩衝層、ＧａＮ層及びバリア層を含むＥＰＩ構造を提供することを含む。誘電層がバリア層の上に形成され、オーミックコンタクト及びコンタクト開口（contact opening）のために誘電層に開口が形成される。その後、誘電層の上に金属層が形成され、各オーミックコンタクト開口の上にフォトレジスト膜が堆積される。その後、金属層をエッチングしてコンタクト開口の上に金属マスクの窓（metal mask window）を形成し、誘電層内のコンタクト開口によって露出された部分でバリア層及びＧａＮ層をエッチングする。
本開示の特徴、目的及び利点は、図面と併せて下記の詳細な説明から一層明らかとなる。図面では同様の参照符号は対応する要素を特定する。図面は必ずしも縮尺通りに描かれていない。図面全体を通して、同様の構造又は機能の要素を、例示を目的として同様の参照符号で表している。図面は、本明細書に記載の様々な実施形態の説明を促進することを意図したものにすぎない。図面には、本明細書に開示の教示の全ての態様が記載されておらず、特許請求の範囲を限定しない。
図１は、対応する分離領域をそれぞれが有する隣接した２つのデバイスを有する従来のＧａＮ集積回路の上面図を概略的に示す。
図２は、対応する分離領域をそれぞれが有する隣接した２つのデバイスを有する別の従来のＧａＮ集積回路の上面図を概略的に示す。
図３Ａは、活性層をエッチング除去することにより形成された従来の分離領域の断面図を示す。
図３Ｂは、活性層にイオンを注入することにより形成された従来の分離領域の断面図を示す。
図４Ａは、専用のマスクを用いてエッチングにより形成された従来の分離領域の断面図を示す。
図４Ｂは、専用のマスクを用いてイオン注入により形成された従来の分離領域の断面図を示す。
図５は、本発明の例示的な実施形態に係る自己整合分離領域を製作するフローチャートを示す。
図６Ａは、本発明の一実施形態に係る例示的な工程段階を示す。
図６Ｂは、本発明の一実施形態に係る例示的な工程段階を示す。
図６Ｃは、本発明の一実施形態に係る例示的な工程段階を示す。
図６Ｄは、本発明の一実施形態に係る例示的な工程段階を示す。
図６Ｅは、本発明の一実施形態に係る例示的な工程段階を示す。
図６Ｆは、本発明の一実施形態に係る例示的な工程段階を示す。
図６Ｇは、本発明の一実施形態に係る例示的な工程段階を示す。
図７Ａは、本発明の例示的な実施形態の、金属マスクの窓に自己整合した形成分離領域の上面図を示す。
図７Ｂは、本発明の例示的な実施形態の、金属マスクの窓に自己整合した形成分離領域の断面図を示す。
図７Ｃは、本発明の例示的な実施形態の、コンタクト開口に自己整合した形成分離領域の上面図を示す。
図７Ｄは、本発明の例示的な実施形態の、コンタクト開口に自己整合した形成分離領域の断面図を示す。
下記の詳細な説明では、特定の実施形態に言及する。この詳細な説明は、本教示の好ましい態様を実施するために当業者にさらなる詳細を教示することを意図したものにすぎず、特許請求の範囲を限定することを意図していない。従って、下記の詳細な説明で開示する特徴の組み合わせは、本教示を最も広い意味で実施するのに必要でない場合があり、それらは本教示の特定の代表例を説明するために教示されているにすぎない。なお、他の実施形態が用いられ得ると共に、様々な構造的、論理的及び電気的な変更が加えられ得ることが分かる。
本発明は、コンタクト開口又は金属マスクの窓に自己整合した分離領域を有するエンハスメントモードＧａＮ ＨＦＥＴデバイスを形成するための方法である。当該方法は専用の分離マスク及び関連する工程段階を必要としないため、製造コストが抑えられて有利である。
図５は、本発明の第１の実施形態に係る、分離領域を有するＧａＮ ＨＦＥＴを製造するための方法のフローチャートを示す。先ず、ステップ５１０で、ａｓ−ｇｒｏｗｎのＥＰＩ構造が形成される。下記でより詳細に説明するように、ＥＰＩ構造は基板、緩衝層、窒化ガリウム（ＧａＮ）層１３及びＡｌＧａＮバリア層を含む。ステップ５１５では、誘電層をＥＰＩの表面に堆積する。なお、堆積は、原子層成長法又はプラズマ化学気相成長法等の任意の従来の堆積技術を用いて行うことができるのが分かる。あるいは、ＥＰＩ成長の最後に誘電層を成長させることもできる。
次に、ステップ５２０では、コンタクトマスクを誘電層の上に堆積すると共に、エッチングを行って誘電層内に窓を定義する。その窓の場所にアクティブデバイスのためにオーミックコンタクトが形成され、分離領域が形成されることになる。エッチングの後、ステップ５２５でコンタクト金属がブランケット堆積（blanket deposited）され、金属マスクが行われる。金属マスクは、金属線（metal line）及び金属空間（metal space）がアクティブデバイスのために提供される場所及び分離領域のための開口領域が形成されることになる場所を定義する。
最後に、ステップ５３０で、金属エッチングを行って、金属マスクが開口領域を有する金属をエッチング除去し、分離領域が形成されることになる導電層をエッチング除去する。ステップ５３０における金属オーバーエッチング（metal over etching）の間、アクティブデバイス領域内の導電層又は金属マスクでエッチングがストップする。それとは対照的に、金属マスクの開口領域及びコンタクトマスク内の開口窓の双方の領域では、金属オーバーエッチングが続けられて導電層がエッチング除去され分離領域が形成される。ドレインオーミックコンタクト及びソースオーミックコンタクトを形成するのにコンタクト金属マスク及び金属エッチングを用いることができる。あるいは、ゲートコンタクトを形成するためにコンタクト金属マスク及び金属エッチングを用いることができる。その結果として得られるＧａＮ ＨＦＥＴはコンタクト開口又は金属マスクの窓に自己整合した分離領域を含む。
図６Ａ〜図６Ｇは、コンタクト開口又は金属マスクの窓に自己整合した分離領域を有するエンハンスメントモードＧａＮ ＨＦＥＴデバイスを形成するための選ばれた工程段階の断面図を示す。図面における断面図は概してウエハの表面に垂直な面に沿ったものであり、図面全体を通して同様の参照符号を同様の特徴のために一貫して用いている。なお、断面図は、図５に関して上述した方法ステップに概ね対応する。
図６Ａは、開始時のＥＰＩ構造１００を示す。ＥＰＩ構造１００は、下から上の順番に、ケイ素、炭化ケイ素、ＧａＮ及びサファイア等の基板１１１と、緩衝層１１２と、通常ドープされておらず、その厚さが好ましくは０．５〜１０μｍであるＧａＮ層１１３と、通常ドープされておらず、その厚さが好ましくは５０オングストローム〜３００オングストロームであり、Ａｌ組成が好ましくは１０％〜３５％であるＡｌＧａＮバリア層１１４とを含む。当業者であれば分かるように、ＥＰＩ構造１００の各層は従来の堆積技術を用いて基板１１１の上に堆積されるか、あるいは形成される。
図６Ｂは、誘電層をＥＰＩ構造１００に堆積した後の（即ち、図５のステップ５１５）、結果として得られたＧａＮ構造１０１ａを示す。図示のように、誘電層１１５はＥＰＩ構造１００のＡｌＧａＮバリア層１１４の上に堆積される。誘電層１１５は窒化ケイ素（Ｓｉ３Ｎ４）であることが好ましい。誘電材料１１５を堆積した後、コンタクトマスク及びエッチング（即ち、図５のステップ５２０）を行ってデバイス１０２のためのコンタクト１１６及びデバイス１０４のためのコンタクト１１７が形成されることになる領域を定義する。下記でより詳細に説明するように、分離領域はコンタクト開口１１８に形成される。
図６Ｃは、金属層１１９の堆積後の、結果として得られたＧａＮ構造１０１ｂを示す（即ち、図５のステップ５２５）。金属層１１９は、例えばチタン（Ｔｉ）、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）を重ねたもので構成可能な金属膜であることが好ましい。図示のように、金属層１１９が誘電層１１５の上に堆積され、コンタクト１１６及び１１７のための開口に加えてコンタクト開口１１８内にも堆積される。
次に、図６Ｄは金属マスクを行った後のＧａＮ構造１０１ｃを示す。金属マスクは、フォトレジスト膜１２０と、アクティブデバイス１０２及び１０４内の金属線１２１と、アクティブデバイス１０２及び１０４内の金属空間１２２とを定義する。また、２つのアクティブデバイス１０２及び１０４の間の分離領域のために金属マスクの窓１２３が形成される。金属マスクの窓１２３の寸法は、図６Ｂに図示するコンタクト開口１１８よりも幅広であることが好ましい。
図６Ｅは、金属エッチングが構造の表面上の金属層１１９を除去した後の、フォトレジスト１２０が形成されていないＧａＮ構造１０１ｄを示す。この例示的な実施形態では、金属エッチングがＣｌ２プラズマ、ＢＣｌ３プラズマ及びＡｒプラズマを用いることが好ましい。図６Ｄに同様に示すように、２つのデバイス１０２及び１０４の間の分離領域が形成されることになる金属マスクの窓１２３が設けられており、金属マスクの窓１２３はコンタクト開口１１８よりも幅広であることが好ましい。
図６Ｆは金属オーバーエッチングで導電層が除去された後のＧａＮ構造１０１ｅを示す。金属オーバーエッチの間、金属エッチングは金属線１２１内のフォトレジスト１２０でストップする。エッチングは金属空間１２２内の誘電層１１５で及びコンタクト開口１１８の外側の金属線１２１でもストップする。この例示的な実施形態では、金属マスクの窓１２３とコンタクト開口１１８とが重なる領域でのみ金属オーバーエッチングが続けられてＡｌＧａＮバリア１１４がエッチング除去されＧａＮ層１１３内がエッチングされる。ＧａＮ層１１３内へのエッチングは２ＤＥＧを除去して分離エリアを形成する。
上述したように、この例示的な実施形態では、金属マスクの窓１２３はコンタクト開口１１８よりも大きく、これにより２つのデバイス１０２及び１０４の間の分離領域が好適に図５のステップ５２０で形成され、図６Ｂに図示するコンタクト開口１１８と同じ大きさになる。そのため、２つのデバイス１０２及び１０４の間の分離領域はコンタクト開口１１８に自己整合し、図６Ｆに示す構造１０１ｅが得られる。なお、代替的な実施形態では、コンタクト開口１１８は金属マスクの窓１２３よりも大きく、その結果、分離領域が金属マスクの窓１２３に自己整合する。
図６Ｇは、従来の技術を用いてフォトレジスト１２０を剥離した後の最終的なＧａＮ構造１０１ｆを示す。２つのデバイス１０２及び１０４の間の分離領域１０６は金属オーバーエッチングで形成されている。図示のように、デバイス１０２は一対のオーミックコンタクト１１６ａ、１１６ｂ（即ちドレインコンタクト及びソースコンタクト）を含み、デバイス１０４は同様に一対のオーミックコンタクト１１７ａ、１１７ｂ（即ちドレインコンタクト及びソースコンタクト）を含む。本明細書で説明の製造方法は専用のマスク及び関連する段階工程なしに分離領域を定義するため、製作コストが大幅に抑えられ有利である。
図７Ａ〜図７Ｄは、金属マスクの窓とコンタクト開口とが重なる自己整合分離構造の概略断面を示す。具体的には、図７Ａ〜図７Ｂは、コンタクト開口が金属マスクの窓よりも大きい本発明の一実施形態の上面図及び断面図をそれぞれ示す。図７Ａに示すように、金属マスクの開口２０１はコンタクト開口２０２よりも大きい。その結果、分離領域は図７Ｂに示す概略断面に図示するようにコンタクト開口２０２に好適に自己整合する。なお、この実施形態は前で説明した本発明の工程段階を用いて実施できるのが分かる。
図７Ｃ〜図７Ｄは、コンタクト開口が金属マスクの窓よりも小さい本発明の別の実施形態の上面図及び断面図をそれぞれ示す。図７Ｃに示すように、金属マスクの窓３０１はコンタクト開口３０２よりも小さい。その結果、分離領域は図７Ｄに示す概略断面に図示するように金属マスクの窓３０１に自己整合する。
最後に、図５及び図６Ａ〜図６Ｇに関して上述した前記の製造方法を、２つ以上のトランジスタデバイスを有する集積回路を製造するためのものとして説明したが、本明細書で説明の製造方法はディスクリートトランジスタデバイス等を製作するのに実施することも可能であると考えられる。具体的には、１つの適用例として、トランジスタのゲートパッド等の下に分離領域を形成するのに本願開示の製造技術を適用することができる。別の例は、当業者であれば分かるように本発明の製造方法を用いてシングルデバイス内に分離メサを形成することである。
上記の説明及び図面は、本明細書で説明した特徴及び利点を実現する特定の実施形態を示すだけのものと解釈すべきある。特定のプロセス条件の変更及び置換がなされることがある。従って、本発明の実施形態は、上記の説明及び図面によって限定されると解釈すべきでない。
Claims (16)
- 少なくとも２つのトランジスタデバイスを有する集積回路を形成する方法であって、当該方法は、
基板の上に緩衝層を形成するステップと、
前記緩衝層の上にＧａＮ層を形成するステップと、
前記ＧａＮ層の上にバリア層を形成するステップと、
前記バリア層の上に誘電層を形成するステップと、
前記誘電層に前記少なくとも２つのトランジスタデバイスのそれぞれのための少なくとも１つのデバイスコンタクト開口を、前記誘電層の、前記少なくとも２つのトランジスタデバイスの間に分離コンタクト開口を形成するステップと、
前記誘電層、前記デバイスコンタクト開口及び前記分離コンタクト開口の上に金属層を形成するステップと、
各前記デバイスコンタクト開口の上にフォトレジスト膜を形成するステップと、
前記分離コンタクト開口の上に金属マスクの窓を形成するために前記金属層をエッチングするステップと、
前記誘電層内の前記分離コンタクト開口によって露出された前記バリア層及び前記ＧａＮ層の一部をエッチングするステップと、
を含む方法。 - 前記金属層をエッチングするステップは、Ｃｌ２プラズマ、ＢＣｌ３プラズマ及びＡｒプラズマのうちの少なくとも１つを含むプラズマを用いた金属エッチングを含む、請求項１に記載の方法。
- 前記少なくとも２つのトランジスタデバイスのそれぞれのための前記デバイスコンタクト開口はそれぞれのゲートコンタクトを定義する、請求項１に記載の方法。
- 前記デバイスコンタクト開口は、前記少なくとも２つのトランジスタデバイスのそれぞれのためのドレインオーミックコンタクト及びソースオーミックコンタクトをそれぞれ定義する一対のデバイスコンタクト開口を含む、請求項１に記載の方法。
- 前記ＧａＮ層はドープされておらず、０．５〜１０μｍの厚さを含む、請求項１に記載の方法。
- 前記バリア層はドープされておらず、５０オングストローム〜３００オングストロームの厚さを含む、請求項１に記載の方法。
- 前記バリア層はＡｌＧａＮを含み、該ＡｌＧａＮのＡｌ組成比が１０％〜３５％である、請求項６に記載の方法。
- トランジスタデバイスを形成する方法であって、当該方法は、
基板の上に緩衝層を形成するステップと、
前記緩衝層の上にＧａＮ層を形成するステップと、
前記ＧａＮ層の上にバリア層を形成するステップと、
前記バリア層の上に誘電層を形成するステップと、
前記誘電層に少なくとも１つのデバイスコンタクト開口と、分離コンタクト開口とを形成するステップと、
前記誘電層、前記少なくとも１つのデバイスコンタクト開口及び前記分離コンタクト開口の上に金属層を形成するステップと、
前記少なくとも１つのデバイスコンタクト開口の上にフォトレジスト膜を形成するステップと、
前記分離コンタクト開口の上に金属マスクの窓を形成するために前記金属層をエッチングするステップと、
前記誘電層内の前記分離コンタクト開口によって露出された前記バリア層及び前記ＧａＮ層の一部をエッチングするステップと、
を含む方法。 - 前記分離コンタクト開口は前記金属マスクの窓よりも幅広である、請求項１又は８に記載の方法。
- 前記金属マスクの窓は前記分離コンタクト開口よりも幅広である、請求項１又は８に記載の方法。
- 前記誘電層に少なくとも１つのデバイスコンタクト開口と、分離コンタクト開口とを形成するステップは、前記バリア層を露出するために前記誘電層をエッチングすることを含む、請求項８に記載の方法。
- 前記フォトレジスト膜を剥離するステップをさらに含む、請求項１又は８に記載の方法。
- 前記少なくとも１つのデバイスコンタクト開口は、前記トランジスタデバイスのためのゲートコンタクトを定義する、請求項８に記載の方法。
- 前記少なくとも１つのデバイスコンタクト開口は、前記トランジスタデバイスのためのドレインオーミックコンタクト及びソースオーミックコンタクトをそれぞれ定義する一対のデバイスコンタクト開口を含む、請求項８に記載の方法。
- 前記フォトレジストは、前記金属層のエッチングのためのエッチストップとして機能する、請求項４又は１４に記載の方法。
- 前記金属層をエッチングするステップは、各デバイスのドレインオーミックコンタクトとソースオーミックコンタクトとの間にそれぞれの金属空間を定義することを含む、請求項１５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361843804P | 2013-07-08 | 2013-07-08 | |
| US61/843,804 | 2013-07-08 | ||
| PCT/US2014/045246 WO2015006131A1 (en) | 2013-07-08 | 2014-07-02 | Method to fabricate self-aligned isolation in gallium nitride devices and integrated circuits |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016531420A true JP2016531420A (ja) | 2016-10-06 |
| JP2016531420A5 JP2016531420A5 (ja) | 2017-04-13 |
| JP6351718B2 JP6351718B2 (ja) | 2018-07-04 |
Family
ID=52133078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016525383A Active JP6351718B2 (ja) | 2013-07-08 | 2014-07-02 | 窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9214528B2 (ja) |
| JP (1) | JP6351718B2 (ja) |
| KR (1) | KR102193085B1 (ja) |
| CN (1) | CN105308721B (ja) |
| DE (1) | DE112014003175B4 (ja) |
| TW (1) | TWI521641B (ja) |
| WO (1) | WO2015006131A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105355550B (zh) * | 2015-12-02 | 2018-05-01 | 中国科学院微电子研究所 | Iii族氮化物低损伤刻蚀方法 |
| CN110754001B (zh) * | 2017-06-15 | 2023-09-26 | 宜普电源转换公司 | 用以改善氮化镓间隔件厚度均匀度的增强型氮化镓晶体管 |
| JP6845483B2 (ja) * | 2018-11-26 | 2021-03-17 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179458A (ja) * | 1988-01-07 | 1989-07-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2007048863A (ja) * | 2005-08-09 | 2007-02-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2011082217A (ja) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2013012735A (ja) * | 2011-06-20 | 2013-01-17 | Imec | Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100320364B1 (ko) * | 1993-03-23 | 2002-04-22 | 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 | 금속배선및그의형성방법 |
| US7238560B2 (en) | 2004-07-23 | 2007-07-03 | Cree, Inc. | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate |
| US20060226442A1 (en) * | 2005-04-07 | 2006-10-12 | An-Ping Zhang | GaN-based high electron mobility transistor and method for making the same |
| US7972915B2 (en) * | 2005-11-29 | 2011-07-05 | The Hong Kong University Of Science And Technology | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs |
| US7932539B2 (en) * | 2005-11-29 | 2011-04-26 | The Hong Kong University Of Science And Technology | Enhancement-mode III-N devices, circuits, and methods |
| US7592211B2 (en) * | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| CN100468718C (zh) * | 2006-04-30 | 2009-03-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US20100117188A1 (en) | 2007-03-05 | 2010-05-13 | General Electric Company | Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby |
| US7898004B2 (en) * | 2008-12-10 | 2011-03-01 | Transphorm Inc. | Semiconductor heterostructure diodes |
| US8436398B2 (en) * | 2009-04-08 | 2013-05-07 | Efficient Power Conversion Corporation | Back diffusion suppression structures |
| US8168486B2 (en) | 2009-06-24 | 2012-05-01 | Intersil Americas Inc. | Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate |
| KR101248005B1 (ko) * | 2009-11-17 | 2013-03-27 | 엘지디스플레이 주식회사 | 어레이 기판 및 그의 제조방법 |
| EP2793255B8 (en) * | 2013-04-16 | 2018-01-17 | IMEC vzw | Manufacturing method of a semiconductor device comprising a schottky diode and a high electron mobility transistor |
-
2014
- 2014-07-02 CN CN201480020258.6A patent/CN105308721B/zh active Active
- 2014-07-02 DE DE112014003175.5T patent/DE112014003175B4/de active Active
- 2014-07-02 JP JP2016525383A patent/JP6351718B2/ja active Active
- 2014-07-02 WO PCT/US2014/045246 patent/WO2015006131A1/en active Application Filing
- 2014-07-02 KR KR1020157025446A patent/KR102193085B1/ko active IP Right Grant
- 2014-07-02 US US14/322,641 patent/US9214528B2/en active Active
- 2014-07-07 TW TW103123322A patent/TWI521641B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01179458A (ja) * | 1988-01-07 | 1989-07-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2007048863A (ja) * | 2005-08-09 | 2007-02-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2011082217A (ja) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| JP2013012735A (ja) * | 2011-06-20 | 2013-01-17 | Imec | Ｈｅｍｔ装置を製造するｃｍｏｓコンパチブルな方法とそのｈｅｍｔ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6351718B2 (ja) | 2018-07-04 |
| DE112014003175B4 (de) | 2020-12-03 |
| DE112014003175T5 (de) | 2016-03-24 |
| US20150011057A1 (en) | 2015-01-08 |
| US9214528B2 (en) | 2015-12-15 |
| WO2015006131A1 (en) | 2015-01-15 |
| KR102193085B1 (ko) | 2020-12-21 |
| KR20160030074A (ko) | 2016-03-16 |
| TW201519364A (zh) | 2015-05-16 |
| CN105308721A (zh) | 2016-02-03 |
| CN105308721B (zh) | 2018-11-06 |
| TWI521641B (zh) | 2016-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6051168B2 (ja) | ＧａＮトランジスタの製造方法 | |
| JP7348842B2 (ja) | ＧａＮスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードＧａＮトランジスタ | |
| JP6393758B2 (ja) | 低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス | |
| JP6381639B2 (ja) | 窒化ガリウムデバイスにおける分離構造及び集積回路 | |
| WO2006080109A1 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| JP6835581B2 (ja) | 閾値電圧がマッチングした集積回路およびこれを作製するための方法 | |
| US11538908B2 (en) | Semiconductor device | |
| JP2018157100A (ja) | 窒化物半導体装置 | |
| TW201947766A (zh) | 高電子遷移率電晶體 | |
| US20130341640A1 (en) | Semiconductor device and method for manufacturing same | |
| JP6351718B2 (ja) | 窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法 | |
| TW201931599A (zh) | 增強型高電子遷移率電晶體元件 | |
| WO2014097369A1 (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| CN117981087A (zh) | 降低漏电流的氮化镓半导体装置及其制造方法 | |
| TWI538208B (zh) | 用於氮化鎵電晶體之離子植入及自行對準閘極結構 | |
| JP2008147279A (ja) | 半導体装置の製造方法 | |
| JP2018037567A (ja) | 半導体装置の製造方法、及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170313 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180605 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6351718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |