JP6393758B2 - 低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス - Google Patents
低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス Download PDFInfo
- Publication number
- JP6393758B2 JP6393758B2 JP2016531814A JP2016531814A JP6393758B2 JP 6393758 B2 JP6393758 B2 JP 6393758B2 JP 2016531814 A JP2016531814 A JP 2016531814A JP 2016531814 A JP2016531814 A JP 2016531814A JP 6393758 B2 JP6393758 B2 JP 6393758B2
- Authority
- JP
- Japan
- Prior art keywords
- isolation region
- layer
- barrier layer
- disposed
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000002955 isolation Methods 0.000 claims description 49
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 15
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 45
- 229910002601 GaN Inorganic materials 0.000 description 44
- 239000003990 capacitor Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明の背景
１．本発明の分野：
本発明は、一般的にはトランジスタに、より特には低減された出力キャパシタンスを有するＧａＮトランジスタに関する。
１．本発明の分野：
本発明は、一般的にはトランジスタに、より特には低減された出力キャパシタンスを有するＧａＮトランジスタに関する。
２．関連技術分野の説明：
従来のトランジスタデバイスは、一般的には、導通損失およびスイッチング損失による、あるレベルのトランジスタ消費電力を被る（experience）。トランジスタが、より高い周波数で操作される場合には、スイッチング損失を低減することはなおより重要となる。加えて、ハードスイッチング回路においては、スイッチサイクル毎の出力キャパシタの充放電が、トランジスタデバイスの消費電力に影響を及ぼす。
従来のトランジスタデバイスは、一般的には、導通損失およびスイッチング損失による、あるレベルのトランジスタ消費電力を被る（experience）。トランジスタが、より高い周波数で操作される場合には、スイッチング損失を低減することはなおより重要となる。加えて、ハードスイッチング回路においては、スイッチサイクル毎の出力キャパシタの充放電が、トランジスタデバイスの消費電力に影響を及ぼす。
出力キャパシタンス（「Ｃｏｓｓ」）は、ゲート−ドレインキャパシタンスおよびソース−ドレインキャパシタンスの和である。図１は、破線で従来のＧａＮトランジスタのＣｏｓｓ対ドレイン−ソース電圧曲線を概略的に例示する。
図２（ａ）は、ドレイン−ソース電圧が０ボルトである場合の、従来のＧａＮトランジスタ１０１の断面図を描く。示されるとおり、ＧａＮトランジスタ１０１には、基板１０９、前記基板１０９上で形成されたバッファー層１１０、およびバリア層１０４のすぐ下に形成された二次元電子ガス（「２ＤＥＧ」）が含まれる。さらに、ＧａＮトランジスタ１０１には、ソース電極１０２、ゲート電極１０３、ドレイン電極１０５、フィールドプレート１０６および誘電体フィルム１０７が含まれる。
操作中に、ドレイン−ソース電圧が０ボルトである場合には、ＧａＮトランジスタ１０１のＣｏｓｓ構成要素には、ゲート１０３およびドレイン側２ＤＥＧ １１１間にキャパシタ（「Ｃ１」）、フィールドプレート１０６およびドレイン側２ＤＥＧ １１１間にキャパシタ（「Ｃ２」）、基板１０９およびドレイン側２ＤＥＧ １１１間にキャパシタ（「Ｃ３」）が含まれる。ドレイン−ソース電圧が０ボルトである場合には、キャパシタＣ１、Ｃ２、およびＣ３は、それらの最高値にある。
図２（ｂ）は、ドレイン−ソース電圧が高電圧である場合の、従来のＧａＮトランジスタ１０１の断面図を描く。ドレイン−ソース電圧が増加するにつれて、ドレイン側２ＤＥＧ １１１は、ドレインコンタクト１０５に向かって欠乏し；Ｃ１およびＣ２はゼロに近づき；Ｃ３は減少する。
本発明の第１の目的は、トランジスタの出力キャパシタンスＣｏｓｓを低減することであり、一方でゲート幅を維持することであり、これは、効果的に消費電力を低減し、したがって、かかるトランジスタを含むＲＦ増幅器中の周波数能力（frequency capability）を増加させる。
本発明の要約
以下で記載する実施形態は、２ＤＥＧの一部分を除去してデバイスの出力キャパシタンスＣｏｓｓを低減させるトランジスタデバイスの中の分離領域を含む、ＧａＮ半導体デバイスの製造方法を提供することにより、上記で検討した問題および他の問題に対処する。
以下で記載する実施形態は、２ＤＥＧの一部分を除去してデバイスの出力キャパシタンスＣｏｓｓを低減させるトランジスタデバイスの中の分離領域を含む、ＧａＮ半導体デバイスの製造方法を提供することにより、上記で検討した問題および他の問題に対処する。
開示されるＧａＮトランジスタには、基板層、基板の上に配置された１つまたは２つ以上のバッファー層、前記バッファー層の上に配置されたバリア層、および前記バリア層およびバッファー層間の界面で形成される二次元電子ガス（２ＤＥＧ）が含まれる。さらに、ゲート電極は、バリア層の上に配置され、誘電体層は、ゲート電極およびバリア層の上に配置される。ＧａＮトランジスタの出力キャパシタンスＣｏｓｓを低減させるために、ＧａＮトランジスタには、２ＤＥＧを除去するために、少なくとも１つのバッファー層およびバリア層間の界面の一部分において形成された、１つまたは２つ以上の分離領域を含む。
さらに、本願において記載されるとおりのＧａＮトランジスタを作製するための方法には、基板層上で少なくとも１つのバッファー層を形成するステップ；バリア層およびバッファー層間の界面に配置された二次元電子ガス（２ＤＥＧ）を有する、少なくとも１つのバッファー層上でバリア層を形成するステップ；バリア層上でゲート電極を形成するステップ；および少なくとも１つのバッファー層およびバリア層間の界面の一部分における第１の分離領域を形成して、分離領域が形成される界面の一部分から２ＤＥＧを除去するステップ、が含まれる。
図面の簡単な説明
本開示の特徴、目的、および利点は、同様の参照記号が本願を通じて対応して同定する図面と合わせる場合に、以下に記載の詳細な説明からより明らかにされるであろう：
本開示の特徴、目的、および利点は、同様の参照記号が本願を通じて対応して同定する図面と合わせる場合に、以下に記載の詳細な説明からより明らかにされるであろう：
図面は、必ずしもスケール通りに描かれてはおらず、類似の構造または機能の要素を、一貫して図面において例示的目的のために類似の参照符号により一般的に表す。図面は、本願において記載される種々の実施形態の説明を促進することのみを意図し；図面は、本願において開示される教示の各側面を記載するものではなく；特許請求の範囲を限定するものではない。
好ましい実施形態の詳細な説明
以下の詳細な説明において、特定の実施形態が参照される。この詳細な説明は、本願の教示の好ましい側面を実行するためのさらなる詳細を当業者に教示することを単に意図するものであり、特許請求の範囲を限定することを意図するものではない。したがって、以下の詳細な説明において開示される特徴の組み合わせは、最も広い意味における教示を実行するために必要でなくてもよく、その代わりに単に教示されて、本願の教示の特に代表的な例を説明する。他の実施形態を用いてもよいこと、および種々の構造的、論理的および電気的変更がなされてもよいことが理解されなければならない。
以下の詳細な説明において、特定の実施形態が参照される。この詳細な説明は、本願の教示の好ましい側面を実行するためのさらなる詳細を当業者に教示することを単に意図するものであり、特許請求の範囲を限定することを意図するものではない。したがって、以下の詳細な説明において開示される特徴の組み合わせは、最も広い意味における教示を実行するために必要でなくてもよく、その代わりに単に教示されて、本願の教示の特に代表的な例を説明する。他の実施形態を用いてもよいこと、および種々の構造的、論理的および電気的変更がなされてもよいことが理解されなければならない。
図３（ａ）〜３（ｃ）は、本発明の例示的実施形態による、Ｃｏｓｓが低減されたＧａＮデバイス２０１を例示する。図３（ｂ）において示されるとおり、ＧａＮデバイス２０１は、例えば、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）またはサファイアなどであり得る基板２０９の上で形成される。１つまたは２つ以上のバッファー層２１０が基板２０９上で形成され、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）および窒化アルミニウムガリウム（ＡｌＧａＮ）を含み得る。例示的実施形態において、バッファー層の１つ（すなわち、バリア層２０４に最も近いバッファー層）はチャネル層であり、これは、好ましくは、窒化ガリウム（ＧａＮ）から構成される。チャネル層がバッファー層の１つとしてまたはバッファー層およびバリア層間の別の層としてみなされ得ることが理解されなければならない。二次元電子ガス（２ＤＥＧ）２１１が、バッファー層２１０およびバリア層２０４間の界面で形成されて、バリア層２０４がバッファー層２１０にわたって形成される。例えば、バッファー層２１０がＧａＮで形成されたチャネル層を含む場合には、２ＤＥＧ領域は、ＧａＮ層およびバリア層２１０間の界面で形成される。誘電体層２０７は、バリア層２０４の上に配置される。
図３（ａ）および３（ｂ）は、ソース電極２０２、ゲート電極２０３、ドレイン電極２０５およびフィールドプレート２０６をさらに含む、ＧａＮデバイス２０１を例示する。上記で図２（ａ）を参照して検討されたキャパシタＣ２のＣｏｓｓを低減させるために、第１の分離領域３０１を、フィールドプレート２０６の下で形成する。図３（ａ）には示されないが、この実施形態の１つの改良（refinement）において、分離領域３０１を、ゲート電極２０３まで完全に伸ばして、ゲートをフィールドプレート領域まで欠乏させてＣｏｓｓに含まれるキャパシタンスＣｇｄを低減させることができる（the isolation region 301 can fully extend to the gate electrode 203 to deplete the gate to field plate region and reduce the capacitance Cgd，which is included in Coss）。
図３（ａ）にさらに示されるとおり、本発明の別の例示的実施形態により、第２の分離領域３０２をドレインコンタクト２０５に向かってフィールドプレート２０６の外側で形成して、キャパシタＣ３のＣｏｓｓを低減することができる。さらに、分離領域３０２と同様に第３の分離領域３０３が形成され、またドレインコンタクト２０５の一部が除去されてドレインコンタクト２０５を通って伸びる。分離領域３０３はまた、上記で検討したキャパシタＣ３のＣｏｓｓを低減させる。
分離領域３０１、３０２、および３０３のそれぞれが、ＧａＮデバイス２０１のバッファー層２１０中で形成されること、および分離領域が形成されたところで２ＤＥＧが除去されることが十分に理解されなければならない。特に、図３（ｂ）は、２ＤＥＧが除去された第１の分離領域３０１を示す、図３（ａ）のＡ−Ａ断面図を例示する。上記のとおり、この分離領域３０１は、図２（ａ）を参照して上記で検討したキャパシタＣ２のＣｏｓｓを低減させる。同様にして、図３（ｃ）は、２ＤＥＧが除去され、ドレインコンタクト２０５の一部分が除去された、第３の分離領域３０３を示す、図３（ａ）のＢ−Ｂ断面図を例示する。図３（ｂ）および３（ｃ）において例示されたＧａＮデバイス２０１の層は、図３（ａ）において示されたそれらの層と同一であり、同一の参照符号が与えられていること、およびそれらについての詳細な説明は本願では繰り返されないことが留意される。
図３（ａ）〜３（ｃ）の観点において、出力キャパシタンスを低減するＧａＮトランジスタデバイスの少なくとも５つの別々の実施形態が、本願において提供されることが考慮される。第１の実施形態は、例えば図３（ａ）および３（ｂ）において示されるとおり、フィールドプレート２０６の下で形成された分離領域３０１を含む。第２の実施形態は、例えば、図３（ａ）において例示される分離領域３０２などの、フィールドプレートの外側でドレインコンタクト２０５に向かって分離領域を形成することである。上記のとおり、分離領域３０２は、キャパシタンスＣ３を低減する。第３の実施形態は、図３（ａ）および３（ｃ）において示されるとおり、分離領域３０３を形成することであり、これは、ドレインコンタクト２０５のフラクションを除去し、ドレインコンタクト２０５の外側に伸びる。分離領域３０３を形成することはまた、キャパシタンスＣ３を低減する。第４の実施形態が、分離領域３０１、３０２、および３０３の２つまたは３つ以上を含むＧａＮデバイス２０１を含むであろうことが十分に理解されなければならない。最後に、本発明の第５の実施形態は、フィールドプレート２０６の下の分離領域および電圧非依存キャパシタを含み、Ｃｏｓｓがより広範なドレイン電圧にわたってよりフラットである（a fifth embodiment of the present invention is to include an isolation region under the field plate 206 and a voltage independent capacitor that Coss is more flat over a wider range of drain voltages）。
分離領域３０１、３０２、および３０３を形成することにより、増加したＲｄｓ（ｏｎ）がもたらされることが留意される。したがって、例示的実施形態の１つの改良において、分離領域のエリアを、消費電力が最小化されるように最適化する。この例において、Ｒｄｓ（ｏｎ）およびＥｏｓｓの積を、この最適化における利益の数値として使用することができる。分離領域のための最適パーセンテージエリアは、デバイスの定格電圧、およびデバイスの材料およびレイアウトパラメータに依存する。
図４（ａ）〜４（ｅ）は、本発明の例示的実施形態により出力キャパシタンスＣｏｓｓが低減された、ＧａＮデバイスのための例示的製造プロセスを例示する。図４（ａ）において示されるとおり、基板層２０９が創出される。上記のとおり、基板層２０９は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、サファイアなどから形成され得る。次に、バッファー層２１０を基板２０９の上で堆積する。バッファー層２１０は、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）および窒化アルミニウムガリウム（ＡｌＧａＮ）を含み得る。次に、バリア層２０４を、バッファー層２１０の上で形成してもよい。上記のとおり、二次元電子ガス（「２ＤＥＧ」）は、バッファー層２１０およびバリア層２０４間の界面で形成される。最後に、ゲート層２１２をバリア層２０４の上で形成し得る。層形成ステップを、例えば、原子層堆積法またはプラズマ化学気相成長法などのあらゆる従来の堆積手法を使用して行うことができることが十分に理解されなければならない。
次に、図４（ｂ）において示されるとおり、パターンをゲート層２１２の上に置いて、エッチングしてゲート電極２０３を形成する。ゲート電極２０３がいったん形成されたところで、分離領域３０１、３０２、または３０３の１つまたは２つ以上を、図４（ｃ）に例示されるとおり、ＧａＮデバイス２０１中に形成することができる。例示的目的のために図４（ｃ）は、分離領域３０１の形成を例示するのみである一方、３つの分離領域３０１、３０２、または３０３の１つまたは２つ以上をこのステップの間に形成し得ることが十分に理解されなければならない。さらに、例示的実施形態においては、分離領域３０１、３０２、および／または３０３を、イオン注入またはエッチングにより形成する。
図４（ｄ）に示されるとおり、いったん分離領域３０１、３０２、および／または３０３が形成されたところで、誘電体フィルム２０７をバリア層２０４およびゲート電極２０３にわたって堆積する。図４（ｄ）は、パターンニングおよびエッチングにより、ソース２０２およびドレイン２０５コンタクトのための開口の形成をさらに例示する。最後に、図４（ｅ）に示されるとおり、ソース２０２およびドレイン２０５コンタクトのためのオーミックコンタクト金属を堆積し、パターン化し、エッチングする。加えて、フィールドプレート２０６を、ＧａＮデバイス２０１のために現像し、これを次いで高速熱アニーリング（ＲＴＡ）処理する。
図５は、本発明の例示的実施形態のＧａＮトランジスタと比較した、従来のＧａＮトランジスタのＣｏｓｓ対ドレイン−ソース電圧曲線を概略的に例示する。図１に関して上記で述べたとおり、従来のＧａＮトランジスタのＣｏｓｓ対ドレイン−ソース電圧曲線を、破線で例示する。本発明のＧａＮトランジスタ２０１が達成した目的は、カーブダウンをシフトさせて左にシフトさせたことであり、言い換えると破線から実線にシフトされて、すなわち、Ｃｏｓｓが低減されることである。よって、本発明のＧａＮトランジスタのＣｏｓｓ対ドレイン−ソース電圧曲線を実線で例示する。
上記の説明および図面は、本願において記載される特徴および利点を達成する具体的な実施形態について例示的なものとしてのみ考慮されなければならない。具体的なプロセス条件への改変および置換がなされてもよい。例えば、ＧａＮ技術に加えて、本発明を、ＬＤＤ中で類似のパターンを創出しないか、または欠乏させることによりＬＤＭＯＳに同様に応用することができる。したがって、本発明の実施形態は、上記の説明および図面により限定されるものとみなされるものではない。
Claims (6)
- トランジスタデバイスであって、
基板層上に配置された少なくとも１つのバッファー層；
前記少なくとも１つのバッファー層上に配置されたバリア層であって、二次元電子ガス（２ＤＥＧ）が、前記バリア層および前記バッファー層間の界面に配置されている、バリア層；
前記バリア層上に配置されたゲート電極；
前記ゲート電極および前記バリア層上に配置された誘電体層；
前記少なくとも１つのバッファー層および前記バリア層間の前記界面の一部分において形成された分離領域であって、これにより、前記分離領域が形成された前記界面の前記一部分から前記２ＤＥＧが除去されている、分離領域、
を含み、
当該トランジスタデバイスは、前記バリア層の上に配置されたソースおよびドレインコンタクトをさらに含み、前記分離領域の少なくとも一部分は、前記ドレインコンタクトの下に形成されており、
前記分離領域の少なくとも一部分は、前記ドレインコンタクトの一部分を通って伸びている、トランジスタデバイス。 - 前記誘電体層上に配置されたフィールドプレートをさらに含み、前記分離領域の少なくとも一部分が、前記フィールドプレートの下で形成されている、請求項１に記載のトランジスタデバイス。
- トランジスタデバイスであって、
基板層上に配置された少なくとも１つのバッファー層；
二次元電子ガス（２ＤＥＧ）が、バリア層および前記バッファー層間の界面に配置された、前記少なくとも１つのバッファー層上に配置された前記バリア層；
前記バリア層上に配置されたゲート電極；
前記ゲート電極および前記バリア層上に配置された誘電体層；
前記少なくとも１つのバッファー層および前記バリア層間の前記界面の個別の第１および第２の一部分においてそれぞれ形成された第１の分離領域および第２の分離領域であって、これにより、前記分離領域が形成された前記界面の前記第１および第２の一部分から前記２ＤＥＧが除去されている、第１の分離領域および第２の分離領域、
を含み、
当該トランジスタデバイスは、前記バリア層の上に配置されたソースおよびドレインコンタクトをさらに含み、前記第２の分離領域の少なくとも一部分は、前記ドレインコンタクトの下に形成されており、
前記第２の分離領域の少なくとも一部分は、前記ドレインコンタクトの一部分を通って伸びている、トランジスタデバイス。 - 前記誘電体層上に配置されたフィールドプレートをさらに含み、前記第１の分離領域の少なくとも一部分が、前記フィールドプレートの下で形成されている、請求項３に記載のトランジスタデバイス。
- トランジスタデバイスを作製するための方法であって、前記方法は、以下のステップ：
基板層の上で少なくとも１つのバッファー層を形成するステップ；
二次元電子ガス（２ＤＥＧ）が、バリア層および前記バッファー層間の界面に配置されて、前記少なくとも１つのバッファー層上の前記バリア層を形成するステップ；
前記バリア層上でゲート電極を形成するステップ；および
前記少なくとも１つのバッファー層および前記バリア層間の前記界面の一部分において第１の分離領域を形成して、前記分離領域が形成された前記界面の前記一部分から前記２ＤＥＧを除去するステップ、
を含み、
当該方法は、
前記ゲート電極および前記バリア層にわたって誘電体層を堆積するステップ；および
前記第１の分離領域の上の前記誘電体層上でフィールドプレートを形成するステップ、
を含み、
さらに、
前記誘電体層をパターン化してエッチングして、ドレインおよびソースコンタクトのための開口を形成するステップ；
前記開口中にオーミックコンタクト金属を堆積して、前記ドレインおよびソースコンタクトを形成するステップ；ならびに
前記ドレインコンタクトの下の、前記少なくとも１つのバッファー層および前記バリア層間の前記界面の別の一部分に、第２の分離領域を形成するステップ、
を有する、方法。 - 前記第２の分離領域の少なくとも一部分が、前記ドレインコンタクトの一部分を通って伸びている、請求項５に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361859508P | 2013-07-29 | 2013-07-29 | |
| US61/859,508 | 2013-07-29 | ||
| PCT/US2014/048586 WO2015017396A2 (en) | 2013-07-29 | 2014-07-29 | GaN DEVICE WITH REDUCED OUTPUT CAPACITANCE AND PROCESS FOR MAKING SAME |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016529709A JP2016529709A (ja) | 2016-09-23 |
| JP6393758B2 true JP6393758B2 (ja) | 2018-09-19 |
Family
ID=52389767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016531814A Active JP6393758B2 (ja) | 2013-07-29 | 2014-07-29 | 低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9331191B2 (ja) |
| JP (1) | JP6393758B2 (ja) |
| KR (1) | KR102193086B1 (ja) |
| CN (1) | CN105409007B (ja) |
| DE (1) | DE112014003479T8 (ja) |
| TW (1) | TWI555209B (ja) |
| WO (1) | WO2015017396A2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9871108B2 (en) * | 2015-04-23 | 2018-01-16 | Rohm Co., Ltd. | Nitride semiconductor device |
| JP6642883B2 (ja) * | 2015-10-08 | 2020-02-12 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
| TWI684278B (zh) * | 2016-06-01 | 2020-02-01 | 美商高效電源轉換公司 | 多步驟表面鈍化結構及用於製造其之方法 |
| US9853145B1 (en) * | 2016-10-04 | 2017-12-26 | Vanguard International Semiconductor Corporation | High-voltage semiconductor device and method of manufacturing the same |
| US10818787B1 (en) | 2019-04-18 | 2020-10-27 | Semiconductor Components Industries, Llc | Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film |
| US11049991B2 (en) * | 2019-09-09 | 2021-06-29 | Lite-On Singapore Pte. Ltd. | Manufacturing method of an optical module |
| US11038048B2 (en) * | 2019-10-01 | 2021-06-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gallium nitride-on-silicon devices |
| US11876118B2 (en) * | 2020-02-14 | 2024-01-16 | Vanguard International Semiconductor Corporation | Semiconductor structure with gate metal layer |
| CN112038336B (zh) * | 2020-06-15 | 2023-03-24 | 湖南三安半导体有限责任公司 | 氮化物器件及其esd防护结构和制作方法 |
| TWI794650B (zh) * | 2020-09-24 | 2023-03-01 | 世界先進積體電路股份有限公司 | 半導體結構及其製作方法 |
| US11552188B2 (en) | 2020-11-24 | 2023-01-10 | Vanguard International Semiconductor Corporation | High-voltage semiconductor structure |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0783108B2 (ja) * | 1986-07-25 | 1995-09-06 | 株式会社日立製作所 | 半導体装置 |
| EP2267784B1 (en) * | 2001-07-24 | 2020-04-29 | Cree, Inc. | INSULATING GATE AlGaN/GaN HEMT |
| US7501669B2 (en) * | 2003-09-09 | 2009-03-10 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| JP2007165446A (ja) * | 2005-12-12 | 2007-06-28 | Oki Electric Ind Co Ltd | 半導体素子のオーミックコンタクト構造 |
| JP5065616B2 (ja) * | 2006-04-21 | 2012-11-07 | 株式会社東芝 | 窒化物半導体素子 |
| US8399911B2 (en) * | 2006-06-07 | 2013-03-19 | Imec | Enhancement mode field effect device and the method of production thereof |
| US8823057B2 (en) * | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
| JP2008263140A (ja) * | 2007-04-13 | 2008-10-30 | Toshiba Corp | 窒化物半導体素子 |
| JP2008288289A (ja) * | 2007-05-16 | 2008-11-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタとその製造方法 |
| US8076699B2 (en) | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| US8785973B2 (en) * | 2010-04-19 | 2014-07-22 | National Semiconductor Corporation | Ultra high voltage GaN ESD protection device |
| US8742460B2 (en) * | 2010-12-15 | 2014-06-03 | Transphorm Inc. | Transistors with isolation regions |
| JP5845638B2 (ja) * | 2011-06-02 | 2016-01-20 | 住友電気工業株式会社 | 半導体装置 |
| US8653559B2 (en) * | 2011-06-29 | 2014-02-18 | Hrl Laboratories, Llc | AlGaN/GaN hybrid MOS-HFET |
| JP5899803B2 (ja) * | 2011-10-28 | 2016-04-06 | サンケン電気株式会社 | 窒化物半導体装置 |
| KR20130066396A (ko) | 2011-12-12 | 2013-06-20 | 삼성전기주식회사 | 질화물 반도체 소자 및 그 제조 방법 |
| US8803246B2 (en) * | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9202906B2 (en) * | 2013-03-14 | 2015-12-01 | Northrop Grumman Systems Corporation | Superlattice crenelated gate field effect transistor |
-
2014
- 2014-07-28 TW TW103125694A patent/TWI555209B/zh active
- 2014-07-29 WO PCT/US2014/048586 patent/WO2015017396A2/en active Application Filing
- 2014-07-29 CN CN201480042237.4A patent/CN105409007B/zh active Active
- 2014-07-29 JP JP2016531814A patent/JP6393758B2/ja active Active
- 2014-07-29 KR KR1020167005119A patent/KR102193086B1/ko active IP Right Grant
- 2014-07-29 US US14/445,940 patent/US9331191B2/en active Active
- 2014-07-29 DE DE112014003479.7T patent/DE112014003479T8/de active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016529709A (ja) | 2016-09-23 |
| DE112014003479T8 (de) | 2016-10-20 |
| TW201515223A (zh) | 2015-04-16 |
| US9331191B2 (en) | 2016-05-03 |
| KR20160040617A (ko) | 2016-04-14 |
| TWI555209B (zh) | 2016-10-21 |
| WO2015017396A2 (en) | 2015-02-05 |
| CN105409007B (zh) | 2019-02-22 |
| US20150028390A1 (en) | 2015-01-29 |
| KR102193086B1 (ko) | 2020-12-21 |
| CN105409007A (zh) | 2016-03-16 |
| DE112014003479T5 (de) | 2016-04-28 |
| WO2015017396A3 (en) | 2015-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6393758B2 (ja) | 低減された出力キャパシタンスを有するＧａＮデバイスおよびこれを作製するためのプロセス | |
| JP6726710B2 (ja) | 斜めフィールドプレートパワーデバイス及び斜めフィールドプレートパワーデバイスの製造方法 | |
| US8530978B1 (en) | High current high voltage GaN field effect transistors and method of fabricating same | |
| US9748347B2 (en) | Gate with self-aligned ledged for enhancement mode GaN transistors | |
| JP6835581B2 (ja) | 閾値電圧がマッチングした集積回路およびこれを作製するための方法 | |
| TWI543368B (zh) | 氮化鎵裝置及積體電路中之隔離結構 | |
| JP2011181893A (ja) | 高導電性のソース／ドレイン接点を有するｉｉｉ族窒化物トランジスタ及びその製造方法 | |
| US11538908B2 (en) | Semiconductor device | |
| US8722474B2 (en) | Semiconductor device including stepped gate electrode and fabrication method thereof | |
| JP2018157100A (ja) | 窒化物半導体装置 | |
| JP6147018B2 (ja) | ゲートスペーサを備えたエンハンスメントモードＧａＮＨＥＭＴデバイス、及びその製造方法 | |
| CN105308721B (zh) | 在氮化镓器件和集成电路中制备自对准隔离的方法 | |
| JP2015099850A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 | |
| JP2018037567A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP2015220319A (ja) | 窒化物半導体を用いたトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6393758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |