KR20130066396A - 질화물 반도체 소자 및 그 제조 방법 - Google Patents

질화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20130066396A
KR20130066396A KR1020110133192A KR20110133192A KR20130066396A KR 20130066396 A KR20130066396 A KR 20130066396A KR 1020110133192 A KR1020110133192 A KR 1020110133192A KR 20110133192 A KR20110133192 A KR 20110133192A KR 20130066396 A KR20130066396 A KR 20130066396A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
isolation region
electrode
semiconductor device
Prior art date
Application number
KR1020110133192A
Other languages
English (en)
Inventor
박영환
전우철
박기열
홍석윤
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110133192A priority Critical patent/KR20130066396A/ko
Priority to JP2012037693A priority patent/JP2013123023A/ja
Priority to US13/406,123 priority patent/US8841704B2/en
Publication of KR20130066396A publication Critical patent/KR20130066396A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명의 질화물 반도체 소자는 기판, 상기 기판 상에 하부 질화물 반도체층과 상부 질화물 반도체층으로 이루어진 질화물 반도체층, 상기 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함하여 형성된 아이소레이션(isolation) 영역, 상부 질화물 반도체층 상에 형성된 드레인 전극, 소스 전극, 및 게이트 전극을 포함한다.
본 발명의 질화물 반도체 소자는 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함하여 형성된 아이소레이션 영역을 이용하여, 기생 용량과 누설 전류의 문제점을 해소하므로, 게이트 패드를 통한 스위칭 속도를 향상시킬 수 있다.

Description

질화물 반도체 소자 및 그 제조 방법{NITRIDE BASED SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 질화물 반도체 소자 및 그 제조 방법에 관한 것이다.
녹색 에너지 정책 등으로 인한 전력 소비 절감에 대한 관심이 증가하고 있으며, 이를 위해 전력변환 효율 상승은 필수 요소이다. 전력 변환에 있어 파워 스위칭 소자의 효율이 전체 전력 변환 효율을 좌우한다. 종래에 이용되는 전력소자는 실리콘(Silicon)을 이용한 파워 MOSFET 이나 IGBT가 대부분이나, 실리콘의 물성적인 한계로 인하여 소자의 효율 증가에 한계가 있다.
이를 해결하기 위해 국내특허공개 제 2007-0092482호(2007년 9월13일 공개)에 기재된 바와 같이 GaN과 같은 질화물을 기반으로 한 질화물계 전계 효과 트랜지스터를 제작하여 변환 효율을 높이려는 연구가 진행되고 있다.
질화물계 전계 효과 트랜지스터는 소위 고 전자 이동도 트랜지스터(High Electron Mobility Transistor:이하, 'HEMT'라 함) 구조를 가진다. 예컨대, 상기 HEMT 구조의 반도체 소자는 국내공개특허공보 제 2007-0092482호에 기재된 바와 같이, 베이스 기판, 상기 베이스 기판 상에 형성된 질화물계 반도체층, 그리고 상기 반도체층 상에 배치된 소스 패드 및 드레인 패드, 그리고 상기 소스 전극과 상기 드레인 전극 사이의 상기 반도체층 상에 배치된 게이트 패드를 구비한다. 이와 같은 반도체 소자는 상기 반도체층 내부에 전류의 이동 경로로 사용되는 2차원 전자 가스(2-Dimensional Electron Gas: 2DEG)가 생성될 수 있다.
그러나, 상기와 같은 구조의 질화물계 전계 효과 트랜지스터는 액티브 영역(active region)에 직접적으로 사용되지 않는 패드 영역이 넓게 형성된다. 이에 따라 패드 영역에서 발생하는 기생 용량(parasitic capacitance)에 의하여, 스위칭 속도가 느려지거나, 또는 원하지 않는 누설 전류(leakage current)가 발생하는 문제점이 있다.
본 발명의 목적은 상기의 문제점을 해소하기 위해 기생 용량과 누설 전류의 발생을 방지할 수 있는 질화물 반도체 소자를 제공하는 데 있다.
본 발명의 다른 목적은 상기 목적을 달성할 수 있는 질화물 반도체 소자의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 질화물 반도체 소자는 기판; 상기 기판 상에 하부 질화물 반도체층과 상부 질화물 반도체층으로 이루어진 질화물 반도체층; 상기 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함하여 형성된 아이소레이션(isolation) 영역; 상부 질화물 반도체층 상에 형성된 드레인 전극, 소스 전극, 및 게이트 전극을 포함한다.
본 발명의 질화물 반도체 소자는 상기 기판과 하부 질화물 반도체층 사이에 버퍼층을 더 포함한다.
본 발명의 질화물 반도체 소자에서 상기 아이소레이션 영역은 상기 드레인 전극의 하부, 상기 소스 전극의 하부, 및 상기 게이트 전극의 게이트 패드 하부에 구비된다.
본 발명의 질화물 반도체 소자에서 상기 아이소레이션 영역은 불활성 원소가 주입(implantation)된 영역으로 이루어진다.
본 발명의 질화물 반도체 소자에서 상기 아이소레이션 영역은 상기 드레인 전극, 소스 전극, 및 상기 게이트 전극의 게이트 패드 하부에 대해 상기 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함하여, 상기 드레인 전극, 소스 전극, 및 상기 게이트 전극의 게이트 패드 하부에 닿도록 구비된다.
또한, 본 발명에 따른 질화물 반도체 소자의 제조 방법은 기판을 마련하는 단계; 기판 상에 하부 질화물 반도체층과 상부 질화물 반도체층을 순차적으로 적층 형성하는 단계; 상기 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면 영역을 포함하는 아이소레이션 영역을 형성하는 단계; 및 상기 상부 질화물 반도체층 상에 드레인 전극, 소스 전극, 및 게이트 전극을 형성하는 단계;를 포함한다.
본 발명에 따른 질화물 반도체 소자의 제조 방법에서 상기 아이소레이션 영역을 형성하는 단계는 상기 상부 질화물 반도체층의 상부면에 상기 아이소레이션 영역에 해당하는 영역을 노출하는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 이용하여 상기 아이소레이션 영역에 해당하는 영역에 불활성 원소를 이온 주입하는 단계;를 더 포함한다.
본 발명에 따른 질화물 반도체 소자의 제조 방법에서 상기 아이소레이션 영역을 형성하는 단계는 상기 상부 질화물 반도체층의 상부면에 상기 아이소레이션 영역에 해당하는 영역을 노출하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 이용하여 불활성 원소를 이온 주입하는 단계; 및 상기 주입된 불활성 원소에 대한 열확산 공정으로 상기 드레인 전극, 소스 전극, 및 상기 게이트 전극의 게이트 패드 하부에서 상기 계면을 포함하여 상기 상부 질화물 반도체층의 상부면까지 상기 아이소레이션 영역을 형성하는 단계;를 더 포함한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 질화물 반도체 소자는 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함하여 형성된 아이소레이션 영역을 이용하여, 기생 용량과 누설 전류의 문제점을 해소하므로, 게이트 패드를 통한 스위칭 속도를 향상시킬 수 있다.
또한, 본 발명에 따른 질화물 반도체 소자의 제조 방법은 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함한 아이소레이션 영역을 용이하게 구비한 질화물 반도체 소자를 제공할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 질화물 반도체 소자의 평면도.
도 2는 도 1의 I-I 선을 따라 절단한 단면을 도시한 단면도.
도 3 내지 도 6은 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도.
도 7은 본 발명의 다른 실시예에 따른 질화물 반도체 소자의 단면도.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 질화물 반도체 소자의 평면도이고, 도 2는 도 1의 I-I' 선을 따라 절단한 단면을 도시한 단면도이다.
본 발명의 일실시예에 따른 질화물 반도체 소자는 기판(110), 버퍼층(120), 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140)으로 이루어진 질화물 반도체층, 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140) 사이의 계면을 포함하여 형성된 아이소레이션(isolation) 영역(150), 상부 질화물 반도체층(140) 상에 형성된 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 전극(180,181)을 포함한다.
기판(110)은 절연성 기판이지만 고저항성을 갖거나 n형 또는 p형으로 도핑될 수 있는 기판으로, 예를 들어 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 적어도 어느 하나일 수 있다.
버퍼층(120)은 기판(110)의 상부면에 선택적으로 형성될 수 있다. 버퍼층(120)은 AlN 또는 GaN으로 이루어질 수 있으나, 이에 한정되지 않는다. 여기서, 버퍼층(120)은 기판(110)과 이후 형성될 하부 질화물 반도체층(130) 간의 격자 불일치(lattice mismatch)에 따른 문제점들을 해결하기 위해 구비될 수 있다.
기판(110) 또는 버퍼층(120)의 상부면 방향으로 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140)으로 적층된 질화물 반도체층을 형성할 수 있다.
질화물 반도체층은 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140) 사이의 계면을 따라 이차원 전자가스(two-dimensional electron gas; 2DEG) 채널(channel)이 형성되는 구조층이다. 이에 따라, 상부 질화물 반도체층(140)은 하부 질화물 반도체층(130)에 비해 넓은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다.
이러한 하부 질화물 반도체층(130) 및 상부 질화물 반도체층(140)은 Ⅲ-질화물계 물질로 이루어질 수 있다. 구체적으로, 하부 질화물 반도체층(130) 및 상부 질화물 반도체층(140)은 각각 GaN, AlGaN, InGaN, 및 InAlGaN 중 어느 하나로 형성될 수 있다. 여기서, 하부 질화물 반도체층(130)은 GaN으로 이루어진 층이고, 상부 질화물 반도체층(140)은 AlGaN으로 이루어진 층을 적용한다.
이에 따라, 기상 성장 방법을 이용하여 기판(110) 상에 GaN 버퍼층(buffer layer)(120)을 성장시키고, 이어서 GaN 버퍼층(120) 상에 하부 질화물 반도체층(130)으로 GaN 에피층을 성장시킨다. 이때, GaN 버퍼층(120)으로부터 상부 질화물 반도체층(140)까지의 성장방법은 기상 성장 장치에서 인-시츄(in-situ)로 수행될 수 있다.
아이소레이션 영역(150)은 Ar, N 등의 불활성 원소를 주입(implantation)하여, 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140) 사이의 계면을 포함하여 형성되되, 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 패드(180)의 하부에 형성된다.
이러한 아이소레이션 영역(150)은 게이트 라인(181)을 제외한, 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 패드(180)의 하부에 중첩하여 형성될 수 있다.
구체적으로, 아이소레이션 영역(150)은 도 1에서처럼 드레인 패드(160), 소스 패드(170), 및 게이트 패드(180)의 하부를 포함하여 소자의 가장자리에 형성된다. 드레인 핑거(161)와 소스 핑거(171)에 대해서 아이소레이션 영역(150)은 드레인 핑거(161)와 소스 핑거(171)의 하부에서 각 핑거(161,171)의 중앙 방향으로 내측에 중첩하여 형성될 수 있다.
아이소레이션 영역(150)이 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 패드(180)의 하부에 위치한 채널 영역을 포함하여 형성됨에 따라, 종래에 채널과의 관계에서 발생하는 기생 용량(parasitic capacitance)에 의한 스위칭 속도의 저하를 방지할 수 있다.
특히, 도 1에 도시된 바와 같이 아이소레이션 영역(150)이 게이트 패드(180)의 하부에 형성되어, 게이트 패드(180)와 채널 사이의 기생 용량을 제거할 수 있다. 이에 따라, 게이트 패드(180)와 채널 사이의 기생 용량이 제거되면, 게이트 패드(180)를 통한 스위칭 속도는 향상될 수 있다.
또한, 아이소레이션 영역(150)은 불활성 원소로 이루어진 절연 영역이므로, 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 패드(180)의 하부에 위치한 채널 영역에서 발생하는 누설 전류(leakage current)를 차단할 수 있다.
이에 따라, 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140) 사이의 계면 근처에 형성되는 2DEG는 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 패드(180)의 하부를 제외한 영역, 특히 게이트 라인(181) 영역 하부에 형성된다.
따라서, 이러한 2DEG 채널을 갖는 질화물 반도체 소자는 기생 용량과 누설 전류의 문제점을 해소하므로, 게이트 패드를 통한 스위칭 속도를 향상시킬 수 있다.
이하, 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 방법에 대해 도 3 내지 도 6을 참조하여 설명한다. 도 3 내지 도 6은 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 방법은 먼저 기판(110)을 마련한다.
기판(110)은 절연성 기판이지만 고저항성을 갖거나 n형 또는 p형으로 도핑될 수 있는 기판으로, 예를 들어 실리콘 기판, 실리콘 카바이드 기판, 그리고 사파이어 기판 중 적어도 어느 하나일 수 있다.
이어서, 도 4에 도시된 바와 같이 기판(110)의 상부면 방향으로 버퍼층(120), 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140)을 순차적으로 적층형성한다.
구체적으로, 버퍼층(120), 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140)의 형성 방법은 기상 증착 방법, 예를 들어 ALE(atomic layer epitaxy), APCVD(atmospheric pressure chemical vapour deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), RTCVD(rapid thermal chemical vapor deposition), UHVCVD(ultrahigh vacuum chemical vapor deposition), LPCVD(low pressure chemical vapor deposition), MOCVD(Metal organic Chemical Vapor Deposition) 등의 기상 에피택시 성장 방법을 이용하여 동일한 기상 에피택시 성장용 설비(도시하지 않음)에서 인시츄(in-situ)로 수행될 수 있다.
버퍼층(120)은 하부 질화물 반도체층(130) 간의 격자 불일치(lattice mismatch)에 따른 문제점들을 해결하기 위해, AlN 또는 GaN을 이용하여 기판(110)의 상부면에 선택적으로 형성될 수 있다.
하부 질화물 반도체층(130)과 상부 질화물 반도체층(140)은 각각 GaN, AlGaN, InGaN, 및 InAlGaN 중 어느 하나로 형성될 수 있다. 여기서, 상부 질화물 반도체층(140)은 하부 질화물 반도체층(130)에 비해 넓은 에너지 밴드 갭을 갖는 물질로 형성되므로, 하부 질화물 반도체층(130)이 GaN으로 이루어진 층이면, 상부 질화물 반도체층(140)은 AlGaN으로 이루어진 층을 적용한다.
기판(110)의 상부면 방향으로 버퍼층(120), 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140)을 순차적으로 적층 형성한 후, 도 5에 도시된 바와 같이 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140) 사이의 계면 영역을 포함한 아이소레이션 영역(150)에 Ar, N 등의 불활성 원소를 주입(implantation)한다.
구체적으로, 아이소레이션 영역(150)을 형성하기 위해, 상부 질화물 반도체층(140)의 상부면에 아이소레이션 영역(150)에 해당하는 영역은 노출하고 그 이외의 영역을 덮는 포토레지스트 패턴(도시하지 않음)이 형성된다.
이러한 포토레지스트 패턴을 이용하여 Ar, N 등의 불활성 원소를 이온 주입하면, 아이소레이션 영역(150)이 형성된다. 이때, 이온 주입의 양과 출력을 조정하여 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140) 사이의 계면을 포함하여 아이소레이션 영역(150)이 형성될 수 있게 한다.
물론, 아이소레이션 영역(150)은 상기의 방법 이외에 델타 도핑(Delta doping), 플라즈마 도핑 등의 다양한 방법으로 형성될 수도 있다.
아이소레이션 영역(150)을 형성한 후, 도 6에 도시된 바와 같이 상부 질화물 반도체층(140)의 상부면에 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 전극(180,181)을 형성한다. 여기서, 드레인 전극(160,161)과 소스 전극(170,171)이 먼저 형성되고, 이어서 게이트 전극(180,181)이 형성될 수 있다. 또한, 게이트 전극(180,181)은 그 하부에 게이트 절연층(도시하지 않음)을 선택적으로 구비할 수도 있다.
구체적으로, 드레인 전극(160,161)과 소스 전극(170,171)의 형성 과정은 (i) 드레인 전극(160,161)과 소스 전극(170,171)의 영역을 노출하는 포토레지스트 패턴을 형성하는 단계, (ii) 이러한 포토레지스트 패턴을 이용하여 금속 재질을 증착하는 단계, (iii) 상기 포토레지스트 패턴을 제거하는 박리(lift-off) 단계, 및 (iv) 남겨진 드레인 전극(160,161)과 소스 전극(170,171)의 금속 패턴에 대한 RTA(Rapid Thermal Annealing)를 수행하는 단계를 포함할 수 있다.
여기서, RTA를 수행하는 단계는 드레인 전극(160,161)과 소스 전극(170,171)의 오믹 접촉이 이루어지도록 수행되는 단계로서 의미가 있다. 이러한 오믹 접촉이 이루어진 드레인 전극(160,161)과 소스 전극(170,171)은 접착력이 향상될 수 있다.
이후, 게이트 전극(180,181)이 상부 질화물 반도체층(140)의 상부면에 형성된다.
이와 같이 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 방법은 이온 주입의 양과 출력을 조정하여 하부 질화물 반도체층(130)과 상부 질화물 반도체층(140) 사이의 계면을 포함한 아이소레이션 영역(150)을 용이하게 형성한다.
따라서, 본 발명의 일실시예에 따른 질화물 반도체 소자의 제조 방법은 드레인 전극(160,161), 소스 전극(170,171), 및 게이트 패드(180)의 하부에서 발생하는 기생 용량과 누설 전류의 문제점을 해소할 수 있는 질화물 반도체 소자를 제공할 수 있다.
이하, 본 발명의 다른 실시예에 따른 질화물 반도체 소자를 도 7을 참조하여 설명한다. 도 7은 본 발명의 다른 실시예에 따른 질화물 반도체 소자의 단면도이다.
본 발명의 다른 실시예에 따른 질화물 반도체 소자는 도 2에 도시된 본 발명의 일실시예에 따른 질화물 반도체 소자와 유사하다.
하지만, 본 발명의 다른 실시예에 따른 질화물 반도체 소자는 아이소레이션 영역(250)으로 하부 질화물 반도체층(230)과 상부 질화물 반도체층(240) 사이의 계면을 포함하여 상부 질화물 반도체층(240)의 상부면까지 넓게 형성된 형태이다.
본 발명의 다른 실시예에 따른 질화물 반도체 소자에서 아이소레이션 영역(250)은 도 2에 도시된 아이소레이션 영역(150)의 형성 방법과 유사하게 형성될 수 있되, 이온 주입의 양과 출력을 조정하여 주입한 후에 열확산 공정으로 드레인 전극, 소스 전극, 및 게이트 패드의 하부 중앙에 중첩하여 상부 질화물 반도체층(240)의 상부면까지 형성될 수 있다.
이때, 아이소레이션 영역(250)이 드레인 전극, 소스 전극, 및 게이트 패드를 포함한 전극에 닿도록 형성되므로, 드레인 전극, 소스 전극, 및 게이트 패드 등의 전극을 통한 누설 전류와 기생 용량의 발생을 더욱 차단할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
110: 기판 120: 버퍼층
130: 하부 질화물 반도체층 140: 상부 질화물 반도체층
150: 아이소레이션 영역 160: 드레인 패드
161: 드레인 핑거 170: 소스 패드
171: 소스 핑거 180: 게이트 패드
181: 게이트 라인

Claims (12)

  1. 기판;
    상기 기판 상에 하부 질화물 반도체층과 상부 질화물 반도체층으로 이루어진 질화물 반도체층;
    상기 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함하여 형성된 아이소레이션(isolation) 영역;
    상부 질화물 반도체층 상에 형성된 드레인 전극, 소스 전극, 및 게이트 전극을 포함하는 질화물 반도체 소자.
  2. 제 1 항에 있어서,
    상기 기판과 하부 질화물 반도체층 사이에 버퍼층을 더 포함하는 질화물 반도체 소자.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 아이소레이션 영역은 상기 드레인 전극의 하부, 상기 소스 전극의 하부, 및 상기 게이트 전극의 게이트 패드 하부에 구비되는 질화물 반도체 소자.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 아이소레이션 영역은 불활성 원소가 주입(implantation)된 영역으로 이루어진 질화물 반도체 소자.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 아이소레이션 영역은 상기 드레인 전극, 소스 전극, 및 상기 게이트 전극의 게이트 패드 하부에 대해 상기 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면을 포함하여, 상기 드레인 전극, 상기 소스 전극, 및 상기 게이트 전극의 게이트 패드 하부에 닿도록 구비되는 질화물 반도체 소자.
  6. 제 5 항에 있어서,
    상기 아이소레이션 영역은 상기 드레인 전극의 드레인 핑거, 및 상기 소스 전극의 소스 핑거에 대해 중앙 방향의 내측에 중첩되는 질화물 반도체 소자.
  7. 기판을 마련하는 단계;
    기판 상에 하부 질화물 반도체층과 상부 질화물 반도체층을 순차적으로 적층 형성하는 단계;
    상기 하부 질화물 반도체층과 상부 질화물 반도체층 사이의 계면 영역을 포함하는 아이소레이션 영역을 형성하는 단계; 및
    상기 상부 질화물 반도체층 상에 드레인 전극, 소스 전극, 및 게이트 전극을 형성하는 단계;
    를 포함하는 질화물 반도체 소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 적층 형성하는 단계는
    상기 기판과 상기 하부 질화물 반도체층 사이에 버퍼층을 형성하는 단계를 더 포함하는 질화물 반도체 소자의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 아이소레이션 영역은 상기 드레인 전극의 하부, 상기 소스 전극의 하부, 및 상기 게이트 전극의 게이트 패드 하부에 형성되는 질화물 반도체 소자의 제조 방법.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 아이소레이션 영역을 형성하는 단계는
    상기 상부 질화물 반도체층의 상부면에 상기 아이소레이션 영역에 해당하는 영역을 노출하는 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 이용하여 상기 아이소레이션 영역에 해당하는 영역에 불활성 원소를 이온 주입하는 단계;
    를 더 포함하는 질화물 반도체 소자의 제조 방법.
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 아이소레이션 영역을 형성하는 단계는
    상기 상부 질화물 반도체층의 상부면에 상기 아이소레이션 영역에 해당하는 영역을 노출하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 불활성 원소를 이온 주입하는 단계; 및
    상기 주입된 불활성 원소에 대한 열확산 공정으로 상기 드레인 전극, 소스 전극, 및 상기 게이트 전극의 게이트 패드 하부에서 상기 계면을 포함하여 상기 상부 질화물 반도체층의 상부면까지 상기 아이소레이션 영역을 형성하는 단계;
    를 더 포함하는 질화물 반도체 소자의 제조 방법.
  12. 제 7 항 또는 제 8 항에 있어서,
    상기 아이소레이션 영역은 상기 드레인 전극의 드레인 핑거, 및 상기 소스 전극의 소스 핑거에 대해 중앙 방향의 내측에 중첩하여 형성되는 질화물 반도체 소자의 제조 방법.
KR1020110133192A 2011-12-12 2011-12-12 질화물 반도체 소자 및 그 제조 방법 KR20130066396A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110133192A KR20130066396A (ko) 2011-12-12 2011-12-12 질화물 반도체 소자 및 그 제조 방법
JP2012037693A JP2013123023A (ja) 2011-12-12 2012-02-23 窒化物半導体素子及びその製造方法
US13/406,123 US8841704B2 (en) 2011-12-12 2012-02-27 Nitride based semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133192A KR20130066396A (ko) 2011-12-12 2011-12-12 질화물 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20130066396A true KR20130066396A (ko) 2013-06-20

Family

ID=48571209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133192A KR20130066396A (ko) 2011-12-12 2011-12-12 질화물 반도체 소자 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8841704B2 (ko)
JP (1) JP2013123023A (ko)
KR (1) KR20130066396A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124579A (ko) 2021-03-03 2022-09-14 (주)키나바 수소와 메탄 가스 생산을 위한 수열가스화 유동층 반응기

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555209B (zh) * 2013-07-29 2016-10-21 高效電源轉換公司 具有降低的輸出電容之氮化鎵裝置及其製法
JP6133191B2 (ja) 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
WO2017098603A1 (ja) * 2015-12-09 2017-06-15 三菱電機株式会社 窒化物半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
JP4984407B2 (ja) * 2005-03-15 2012-07-25 日立電線株式会社 半導体ウェハー及びその製造方法
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
KR101207701B1 (ko) 2006-03-10 2012-12-03 재단법인서울대학교산학협력재단 질화물계 반도체 소자 및 그 제조방법
US8809907B2 (en) * 2006-03-14 2014-08-19 Northrop Grumman Systems Corporation Leakage barrier for GaN based HEMT active device
JP5499441B2 (ja) * 2008-04-01 2014-05-21 沖電気工業株式会社 半導体装置及びその製造方法
JP4843651B2 (ja) * 2008-09-03 2011-12-21 株式会社東芝 半導体装置
JP4908475B2 (ja) * 2008-09-03 2012-04-04 株式会社東芝 半導体装置
JP2010129566A (ja) * 2008-11-25 2010-06-10 Sharp Corp 窒化物半導体装置およびその製造方法
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR101067114B1 (ko) 2009-09-08 2011-09-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
US8936976B2 (en) 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
KR101120904B1 (ko) * 2010-03-25 2012-02-27 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR101046055B1 (ko) 2010-03-26 2011-07-01 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR101124017B1 (ko) 2010-03-26 2012-03-23 삼성전기주식회사 반도체 소자 및 그 제조 방법
KR101051561B1 (ko) 2010-04-14 2011-07-22 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
US8785973B2 (en) * 2010-04-19 2014-07-22 National Semiconductor Corporation Ultra high voltage GaN ESD protection device
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
KR20120004758A (ko) 2010-07-07 2012-01-13 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
KR101108746B1 (ko) 2010-07-07 2012-02-24 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
KR20120120825A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
KR20120120828A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
KR20120120829A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
KR20120120826A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
KR20120120827A (ko) 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220124579A (ko) 2021-03-03 2022-09-14 (주)키나바 수소와 메탄 가스 생산을 위한 수열가스화 유동층 반응기
KR20230069891A (ko) 2021-03-03 2023-05-19 (주)키나바 수소와 메탄 가스 생산을 위한 수열가스화 유동층 반응기

Also Published As

Publication number Publication date
US8841704B2 (en) 2014-09-23
US20130146983A1 (en) 2013-06-13
JP2013123023A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
KR101720589B1 (ko) 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
US8569769B2 (en) E-mode high electron mobility transistors and methods of manufacturing the same
US9184258B2 (en) GaN based semiconductor device and method of manufacturing the same
KR101763029B1 (ko) Ⅲ-ⅴ계 디바이스를 위한 저손상 패시배이션층
JP2014022752A (ja) 窒化物系半導体素子及びその製造方法
JP5367429B2 (ja) ＧａＮ系電界効果トランジスタ
JP2013131755A (ja) 埋込形フィールド・プレート（ｂｕｒｉｅｄｆｉｅｌｄｐｌａｔｅ）を有する化合物半導体デバイス
KR20110099546A (ko) 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
WO2013085748A1 (en) VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE
US9263567B2 (en) Nitride high electron mobility transistor having a channel forming stack
KR20110032845A (ko) 전력 전자소자 및 그 제조방법
KR20210074871A (ko) 반도체 장치 및 그 제조 방법
US8637902B2 (en) Semiconductor device and method of manufacturing the same
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
KR20130066396A (ko) 질화물 반도체 소자 및 그 제조 방법
WO2020181548A1 (zh) GaN基超结型垂直功率晶体管及其制作方法
JP2013225621A (ja) 半導体装置およびその製造方法
KR20130063833A (ko) 모노리식 반도체 소자 및 그 제조 방법
CN112289683B (zh) 高电子迁移率晶体管及其制造方法
CN109103249A (zh) 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
KR101680767B1 (ko) 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
CN109888012B (zh) GaN基超结型垂直功率晶体管及其制作方法
JP5682601B2 (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application