CN109103249A - 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管 - Google Patents

一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管 Download PDF

Info

Publication number
CN109103249A
CN109103249A CN201810302016.6A CN201810302016A CN109103249A CN 109103249 A CN109103249 A CN 109103249A CN 201810302016 A CN201810302016 A CN 201810302016A CN 109103249 A CN109103249 A CN 109103249A
Authority
CN
China
Prior art keywords
layer
gan
electrode
algan
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810302016.6A
Other languages
English (en)
Inventor
孙辉
王茂俊
陈建国
陈东敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201810302016.6A priority Critical patent/CN109103249A/zh
Publication of CN109103249A publication Critical patent/CN109103249A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

GaN高电子迁移率晶体管包含衬底、在衬底表面上形成的缓冲层,在缓冲层表面上形成的第一GaN层,在第一GaN沟道层表面上形成的AlGaN层、在AlGaN表面上沉积了栅介质层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除栅介质层和AlGaN层,在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。栅极形成在栅介质表面。通过蚀刻方法,去除隔离区区域的栅介质、AlGaN层、部分或者全部GaN沟道层,形成有源区。环形栅介质完全位于有源区范围内。

Description

一种优化平面布局和结构的大电流氮化镓高电子迁移率晶 体管
技术领域:
本发明涉及功率半导体器件领域,具体涉及一种氮化镓高电子迁移率晶体管。
背景技术:
GaN基高电子迁移率晶体管(HEMT)因其具有高击穿电场、高电子饱和漂移速率和高热导率等特性,在高速、高功率和大电压领域非常有望取代Si器件,而成为新一代功率器件的主导。近年来随着消费电子以及电动汽车领域的快速发展,对大电流、高功率、快速充电的需求日益增大,这极大的带动了GaN高电子迁移率晶体管器件市场的崛起。为了实现器件大电流的特性,条形栅多指结构是GaN分立功率器件常用的结构。在条栅结构器件中,栅条需要横跨整个器件的有源区,以保证栅极对导电沟道控制的有效性。跨出有源区的栅条对隔离区提出了较高的要求。尤其对于深槽隔离器件来说,有源区台面的侧壁会成为器件失效和漏电的不可避免的关键区域。对于当前常用的使用p-GaN或p-AlGaN的器件来说,因其没有栅介质层,在深槽隔离的器件中,栅金属会与有源区台面侧壁直接接触,致使器件失效,此现象的分析可见IEEE Electron Device Letter杂志28卷11期942页的文章。2014年,在IEEE Transactions on Semiconductor Manufacturing杂志第27卷第3期422页的文章中,作者提出了一种环栅结构,通过将栅极环绕源极实现器件的独立工作,从而可减少制备器件隔离的工序,节省制备成本,该布局结构可以有效的避免栅条跨越隔离台面所带来的可靠性以及失效问题。然而,该方案制备的器件没有器件隔离这一步骤,使用过程中将面临较大的衬底漏电问题,以及切割封装问题,不适合大尺寸晶圆上器件的开发。此外,对于GaN功率器件来说,其应用场景绝大部分是基于高压(600V)环境。因此,施加在器件漏极上的高压对器件的影响不可忽略,其在器件有源区以及隔离区所产生的非常高的电场分布会带来很多可靠性、漏电以及大功耗等问题。
针对这一问题,需要一种优化平面布局结构的大电流高电子迁移率晶体管,以满足GaN器件应用需求。
发明内容:
本专利提出一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管。该方案的特点是将传统的多指形源漏电极条形栅电极结构改为多指形源漏电极环形栅电极结构,且栅极环绕在指形漏电极的周围。此种器件结构借鉴了Si平面LDMOS高压器件的布局设计。为实现大电压的应用,平面Si-LDMOS器件需要较大尺寸的栅漏漂移区来承载高电压。在此情况下,为尽可能减少器件的使用面积,提升器件的电流密度,其通常将器件设计成圆形或者环形的结构,并将器件的漏极布局在器件的中心区域,环形的栅极和环形的源极环绕在漏极的外围,例如美国专利US20160204250A1和US9647110B2。
本发明提出了多指形源漏电极环形栅电极结构的GaN晶体管,其优点和解决的技术问题与LDMOS均有所不同,主要有以下四个方面:1.通过将栅极环绕器件的指形漏电极,从而形成一个封闭的环形栅极控制的区域。在不需要将栅极横跨有源区的情况下实现二维电子气的通断控制。这样,避免了因栅极横跨有源区所带来的隔离区漏电问题。2.环形栅电极的布局结构,不需要多余的隔离区保护结构的设计,即可有效降低隔离区所带来的寄生漏电,其制作难度和成本均会有所减少,非常有利于高电子迁移率晶体管批量制作工艺的开发。3.通过栅极环绕器件的漏极,工作时漏极的高压会被限定在环形栅内,避免了高压对器件的其他区域产生影响,降低整个器件的热效应,提升器件的可靠性。4.相比于条形栅极结构,相同电流设计下,环形栅电极结构的有源区面积稍有增大。但因漏电导致的功耗的降低,其电流和功率密度并不会降低。
与现有的栅极环绕源极的氮化镓晶体管相比,区别主要在于本发明提供的环绕漏极的环形栅极设计可以将高压区域限定在环形栅包围的区域内,避免了高压对器件的其他区域产生影响,降低整个器件的热效应,提升器件的可靠性。
本发明提供的氮化镓高电子迁移率晶体管,包括以下部分:
衬底材料、在衬底材料之上形成缓冲层、在缓冲层的表面上形成的第一GaN层、在第一GaN层上形成的第一AlGaN层,在第一GaN层和第一AlGaN层的界面上有二维电子气;在第一AlGaN层表面上可以有第二GaN帽层,第二p-AlGaN层或者第三p-GaN层;栅介质层形成在第一AlGaN层表面或者第二GaN层表面;栅介质层材料可以是以下材料中一种或者几种的组合:氮化硅、氧化铝、氧化硅、氧化镁,氧化铪,氧化钪,氧化镧,氧化钛。
源电极、漏电极和环形栅电极;
势垒层可以为MOCVD或MBE方式生长AlGaN,InGaN,InAlN,AlN,InAlGaN等,In,Al,Ga的组分比例可以根据具体的需要调整,势垒层厚度一般为10~30nm
帽层可以为MOCVD或MBE方式生长的SiNx或AlN,厚度为1~5nm
源电极和漏电极,包括:通过与二维电子气形成欧姆接触的电极;
环形栅电极,包括:在栅介质层之上形成的环形金属栅极;或者在p-GaN或p-AlGaN层之上形成的环形金属栅极;或者通过与第一AlGaN层表面或者第二GaN帽层表面直接接触形成的环形金属栅极;
环形栅电极的形状可根据漏指的形状进行相应的变化,但均需要构成封闭的平面结构。
附图说明:
图1为现有技术的条形栅高电子迁移率晶体管的俯视图;
图2为现有技术的条形绝缘栅高电子迁移率晶体管沿栅条方向的剖面图;
图3为现有技术的条形肖特基栅高电子迁移率晶体管沿栅条方向的剖面图;
图4为现有技术的条形P栅高电子迁移率晶体管沿栅条方向的剖面图;
图5为环形栅高电子迁移率晶体管的俯视图;
图6为第一实施例的环形绝缘栅高电子迁移率晶体管的剖面图;
图7为第二实施例的环形肖特基栅高电子迁移率晶体管的剖面图;
图8为第三实施例的环形凹栅增强型高电子迁移率晶体管的剖面图;
图9为第四实施例的环形P栅增强型高电子迁移率晶体管的剖面图;
具体实施方式:
首先对本发明中出现的英文缩写名词进行说明。
LPCVD:全称Low Pressure Chemical Vapor Deposition,低压化学气相沉积,是半导体工艺中高质量介质膜沉积的主要方式之一;
MOCVD:全称Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀,在气相外延生长(VPE)的基础上发展起来的一种新型气相外延生长技术,主要用于GaN/SiC等化合物半导体的生长;
PECVD:全称Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学气相沉积,是半导体工艺中高质量介质膜沉积的主要方式之一,主要用于后段工艺护层的沉积;
ALD:全称Atomic Layer Deposition,原子层沉积,是一种可以将物质以单原子薄膜形式单层沉积在基底表面的方法。
MBE:全称Molecular Beam Epitaxy,分子束外延,是一种新的晶体生长技术;
凹栅型GaN晶体管指的是:通过对栅极下方势垒层进行刻蚀,形成凹槽,从而实现增强型功能的GaN晶体管结构;
P型栅极:在AlGaN势垒层的表面上生长了p型的GaN层或者p型的AlGaN层,p型的GaN层或者p型的AlGaN层可以对二维电子气形成耗尽作用;
环形栅:栅极环绕在漏电极四周,形成封闭的平面结构。
下面通过若干实施例,并结合附图对本发明进行说明。
图1至4是现有技术中的指形栅极的GaN高电子迁移率晶体管的示意图。
图1中,条形栅电极为了能够完全关断源极和漏极之间的有源区,必须跨入隔离区。因此,在有源区的侧壁,栅电极和二维电子气接触形成漏电。漏电极的高压范围为图1中的阴影部分,直至有源区的边界,均为高压区,由此会严重影响器件的可靠性。
图2是绝缘栅GaN高电子迁移率晶体管的栅极区域截面图,在隔离区的侧壁,栅极金属与二维电子气直接接触,会导致漏电。
图3是肖特基栅GaN高电子迁移率晶体管的栅极区域截面图,在隔离区的侧壁,栅极金属与二维电子气直接接触,会导致漏电。
图4是P型栅极的增强型GaN高电子迁移率晶体管的栅极区域截面图,在隔离区的侧壁,栅极金属与二维电子气直接接触,会导致漏电。
图5是一种环形栅电极的GaN高电子迁移率晶体的俯视图。从图5可知,使用环形栅电极的GaN高电子迁移率晶体管,包含有源区,源电极、漏电极以及环绕漏指的栅电极结构,其中源指、漏指以及栅均位于有源区范围内。有源区外为隔离区,实现不同器件的独立工作。
源电极和漏电极,包括:通过多种方法形成的欧姆接触区域,其俯视形状可为方条形,圆条形,圆形,环形等多种形状;
环形栅电极,包括:在栅介质层表面上沉积金属形成的绝缘栅;在P-GaN或P-AlGaN表面上沉积金属形成的P形栅;通过在GaN帽层或者AlGaN势垒层表面上沉积金属形成的肖特基栅等所有可用的栅电极的种类。环栅的形状可根据漏指的形状进行相应的变化,但均需要构成封闭的平面结构。
图5中包含了2个环形栅电极,在具体的设计过程中,环形栅极的数量,尺寸,间距等可根据具体性能的需要调整设计。
有源区可以通过刻蚀深槽隔离实现的台面有源区,或者通过离子注入实现有源区的隔离等。
图6为本发明提供的第一实施例的GaN高电子迁移率晶体管的剖面图。第一实施例中,GaN高电子迁移率晶体管包含衬底、在衬底表面上形成的缓冲层,在缓冲层表面上形成的第一GaN层,在第一GaN沟道层表面上形成的AlGaN层、在AlGaN表面上沉积了栅介质层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除栅介质层和AlGaN层,在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。栅极形成在栅介质表面。通过蚀刻方法,去除隔离区区域的栅介质、AlGaN层、部分或者全部GaN沟道层,形成有源区。环形栅介质完全位于有源区范围内。
本实施例中的AlGaN层和GaN层,可以通过MOCVD,MBE等多种方法外延生长而来,其中AlGaN可根据需要调整Al和Ga的组分;外延结构还可包括AlN抗散射层,位于AlGaN层与GaN沟道层中间;还可以包括SiNx或GaN帽层,位于AlGaN表面。
有源区可以使用蚀刻的方法,或者通过在隔离区内注入离子而形成。
栅介质可以是通过MOCVD,ICP-CVD,RTCVD,PEALD,PECVD,LPCVD等多种方法生长的SiNx;通过ICP-CVD,RTCVD,PEALD,PECVD,LPCVD等多种方法生长的SiO2;通过氧化,ALD生长的Al2O3,HfO2;通过sputter生长的TiO2,通过MBE生长的MgO和Sc2O3等。
源极和漏极可以是通过多种金属组合以及多种合金方式形成的欧姆接触电极,其可以蚀刻部分或全部的AlGaN,也可以直接制作在AlGaN的表面;其蚀刻方式,可以是干法、湿法和两者结合三者中任何一种;金属电极图形化的方式可以是lift-off和黄光蚀刻中的任何一种。
栅电极,可以是多种金属以及金属组合形成的电极,其可制作在栅介质的表面;金属电极图形化的方式可以是lift-off和黄光蚀刻中任何一种。
图7是本发明提供的第二实施例的栅极区域的剖面图。第二实施例为环形肖特基栅GaN高电子迁移率晶体管。包含衬底、在衬底表面上形成的缓冲层,在缓冲层表面上形成的第一GaN层,在第一GaN沟道层表面上形成的AlGaN层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除部分或全部的AlGaN层,在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。栅极形成在AlGaN层的表面。通过蚀刻方法,去除隔离区区域的AlGaN层、部分或者全部GaN沟道层,形成有源区。栅极全部位于有源区的范围内。
图8是本发明提供的第三实施例的栅极区域的剖面图。第三实施例为环形凹栅增强型GaN高电子迁移率晶体管。包含衬底、外延在衬底表面上形成的缓冲层,在缓冲层表面上形成的第一GaN沟道层,在第一GaN沟道层表面上形成的AlGaN层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除栅介质层和AlGaN层,在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。在栅极区域的AlGaN层通过蚀刻的方法部分或者全部被去除。部分或者全部去除了AlGaN层的位置表面上沉积栅介质。在栅介质的表面上形成栅极。通过蚀刻或者离子注入的方法形成隔离区和有源区。栅极全部位于有源区的范围内。凹形栅极的结构,可以通过蚀刻AlGaN层形成的凹栅,或者通过在栅极区域以外的区域选择性外延生长AlGaN层而形成。
图9是本发明提供的第四实施例的环形P栅增强型GaN高电子迁移率晶体管在栅极区域的剖面图。第四实施例中的P型栅极GaN高电子迁移率晶体管,包含衬底、外延在衬底表面上形成的缓冲层,在缓冲层表面上形成的第一GaN沟道层,在第一GaN沟道层表面上形成的AlGaN层。二维电子气位于势垒层与沟道层的界面处的沟道层内。通过蚀刻方法、在源极和漏极开口的位置去除栅介质层和AlGaN层,在开口位置沉积金属后通过热处理过程使得沉积的金属和二维电子气形成欧姆接触。在栅极区域的AlGaN表面上形成有p型GaN层或者p型AlGaN层。栅极金属形成在p型GaN或者p型AlGaN的表面上。通过蚀刻或者离子注入的方法形成隔离区和有源区。栅极全部位于有源区的范围内。
P-GaN栅极或者P-AlGaN栅极的形成方式可通过蚀刻去除栅极区域以外的p-GaN或者p-AlGaN形成,或者通过在栅极区域的AlGaN层的表面上选择性外延生长p-GaN或者p-AlGaN的方式实现。
在第一至四实施例中,根据其工艺的顺序,以及工艺方案的选择,隔离区可以存在栅介质、也可以不存在栅介质。
通过第一至四实施例,基于本发明,可以有效的将高电子迁移率晶体管的栅极限定在有源区内,避免出现栅电极横跨至有源区侧壁的情况,从而避免了漏电问题;同时,将栅极环绕漏极设置,可以将漏极的高压限定在栅极形成的封闭的环形区域之内,避免漏极的高压对器件的其他区域和膜层产生影响。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (6)

1.一种GaN晶体管,其特征在于,包括:
衬底材料、在衬底材料之上形成缓冲层、在缓冲层的表面上形成的第一GaN层、在第一GaN层上形成的第一AlGaN层,在第一GaN层和第一AlGaN层的界面上有二维电子气;
源电极、漏电极和环形栅电极;
其中,源电极和漏电极是与二维电子气形成欧姆接触的电极,栅电极是环绕漏电极形成的封闭的平面结构的电极。
2.根据权利要求1所述的GaN晶体管,其特征在于,在所述第一AlGaN层表面上可以有第二GaN帽层,第二p-AlGaN层或者第三p-GaN层。
3.根据权利要求1或2所述的GaN晶体管,其特征在于,包括栅介质层,栅介质层形成在第一AlGaN层表面或者第二GaN帽层表面。
4.根据权利要求3所述的GaN晶体管,其特征在于,所述栅介质层材料可以是以下材料中一种或者几种的组合:氮化硅、氧化铝、氧化硅、氧化镁,氧化铪,氧化钪,氧化镧,氧化钛。
5.根据权利要求1至4中任一项所述的GaN晶体管,其特征在于,所述环形栅电极是如下栅电极中的一种:在所述栅介质层表面上形成的环形金属栅极;在所述p-GaN或p-AlGaN层表面上形成的环形金属栅极;在所述第一AlGaN层表面或者第二GaN帽层表面上形成的环形金属栅极。
6.根据权利要求1至5中任一项所述的GaN晶体管,其特征在于,所述环形栅电极是将多个相互独立的环形栅电极连接形成。
CN201810302016.6A 2018-04-04 2018-04-04 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管 Pending CN109103249A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810302016.6A CN109103249A (zh) 2018-04-04 2018-04-04 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810302016.6A CN109103249A (zh) 2018-04-04 2018-04-04 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN109103249A true CN109103249A (zh) 2018-12-28

Family

ID=64796455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810302016.6A Pending CN109103249A (zh) 2018-04-04 2018-04-04 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN109103249A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990949A (zh) * 2020-12-01 2022-01-28 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
WO2022127512A1 (zh) * 2020-12-18 2022-06-23 华为技术有限公司 高电子迁移率晶体管、制备方法、功率放大/开关器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007081807A2 (en) * 2006-01-09 2007-07-19 International Rectifier Corporation Iii-nitride power semiconductor with a field relaxation feature
CN102082176A (zh) * 2010-12-03 2011-06-01 中山大学 GaN增强型MISFET器件及其制备方法
CN102148251A (zh) * 2011-01-10 2011-08-10 电子科技大学 Soi横向mosfet器件和集成电路
CN102412292A (zh) * 2010-09-17 2012-04-11 松下电器产业株式会社 半导体装置
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
CN107004605A (zh) * 2014-12-18 2017-08-01 夏普株式会社 场效应晶体管
CN107112240A (zh) * 2014-12-15 2017-08-29 夏普株式会社 场效应晶体管
US9842920B1 (en) * 2016-07-12 2017-12-12 Semiconductor Components Industries, Llc Gallium nitride semiconductor device with isolated fingers
CN107623031A (zh) * 2017-08-02 2018-01-23 北京大学深圳研究生院 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640649B2 (en) * 2004-12-30 2017-05-02 Infineon Technologies Americas Corp. III-nitride power semiconductor with a field relaxation feature
WO2007081807A2 (en) * 2006-01-09 2007-07-19 International Rectifier Corporation Iii-nitride power semiconductor with a field relaxation feature
CN102412292A (zh) * 2010-09-17 2012-04-11 松下电器产业株式会社 半导体装置
CN102082176A (zh) * 2010-12-03 2011-06-01 中山大学 GaN增强型MISFET器件及其制备方法
CN102148251A (zh) * 2011-01-10 2011-08-10 电子科技大学 Soi横向mosfet器件和集成电路
CN107112240A (zh) * 2014-12-15 2017-08-29 夏普株式会社 场效应晶体管
CN107004605A (zh) * 2014-12-18 2017-08-01 夏普株式会社 场效应晶体管
US9842920B1 (en) * 2016-07-12 2017-12-12 Semiconductor Components Industries, Llc Gallium nitride semiconductor device with isolated fingers
CN107623031A (zh) * 2017-08-02 2018-01-23 北京大学深圳研究生院 一种改善mis‑hemt耐压特性的工艺方法及mis‑hemt

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SUN, H; CHEN, JG; WANG, MJ; LIU, MH ; LIN, XN; CHEN, DM: "Leakage Current Reduction in Planar AlGaN/GaN MISHEMT with Drain Surrounded by the Gate Channel", 《14TH CHINA INTERNATIONAL FORUM ON SOLID STATE LIGHTING CHINA (SSLCHINA) / INTERNATIONAL FORUM ON WIDE BANDGAP SEMICONDUCTORS (IFWS)》 *
陈琛: "AlGaN/GaN HEMTs器件的结构设计与可靠性研究", 《中国优秀硕士学位论文全文数据库》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113990949A (zh) * 2020-12-01 2022-01-28 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
CN113990949B (zh) * 2020-12-01 2023-02-17 深圳市晶相技术有限公司 一种半导体器件及其应用与制造方法
WO2022127512A1 (zh) * 2020-12-18 2022-06-23 华为技术有限公司 高电子迁移率晶体管、制备方法、功率放大/开关器

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN104009075B (zh) 半导体装置
CN105164811B (zh) 半导体器件的电极及其形成方法
JP6066933B2 (ja) 半導体デバイスの電極構造
US8829608B2 (en) Semiconductor device
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP2014146744A (ja) 半導体装置
CN105932041B (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN106024879A (zh) 半导体器件和制造半导体器件的方法
KR20210074871A (ko) 반도체 장치 및 그 제조 방법
CN209592046U (zh) 一种增强型半导体晶体管
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
CN111900203A (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
US20110057233A1 (en) Semiconductor component and method for manufacturing of the same
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
CN109103249A (zh) 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN111276533B (zh) 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法
CN104599957B (zh) 半导体器件及其制作方法
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN110085674A (zh) 一种垂直功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181228

RJ01 Rejection of invention patent application after publication