CN111900203A - 一种GaN基高空穴迁移率晶体管及其制备方法 - Google Patents

一种GaN基高空穴迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN111900203A
CN111900203A CN202010615488.4A CN202010615488A CN111900203A CN 111900203 A CN111900203 A CN 111900203A CN 202010615488 A CN202010615488 A CN 202010615488A CN 111900203 A CN111900203 A CN 111900203A
Authority
CN
China
Prior art keywords
gan
layer
hole mobility
mobility transistor
based high
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010615488.4A
Other languages
English (en)
Other versions
CN111900203B (zh
Inventor
王登贵
周建军
孔岑
张凯
戚永乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202010615488.4A priority Critical patent/CN111900203B/zh
Publication of CN111900203A publication Critical patent/CN111900203A/zh
Application granted granted Critical
Publication of CN111900203B publication Critical patent/CN111900203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种GaN基高空穴迁移率晶体管及其制备方法,其结构包含衬底、缓冲层、势垒层、沟道层、插入层、p‑GaN层、源极、漏极、栅极以及钝化介质层。本发明通过引入含Al组分插入层,一方面可提升p‑GaN层与沟道层间的刻蚀选择比,增加刻蚀工艺的可控性与均匀性;另一方面,可降低高温工艺过程中p‑GaN层Mg原子扩散对沟道层的影响;另外,原位外延生长的插入层可充当栅绝缘介质层,形成良好的MIS界面,减小栅极泄漏电流,提升器件栅极击穿能力。

Description

一种GaN基高空穴迁移率晶体管及其制备方法
技术领域
本发明属于半导体器件技术领域,特别是涉及一种GaN基高空穴迁移率晶体管及其制备方法。
背景技术
第三代半导体GaN材料具有宽带隙、高击穿场强、高饱和电子漂移速度以及抗辐照等优异的特性,在无线通信、电力系统、光电探测等领域具有重要的应用前景。近年来,AlGaN/GaN异质结界面处因自发极化和压电极化效应所产生的高浓度、高迁移率的二维电子气(2DEG),快速推动了高性能GaN高电子迁移率晶体管(HEMT)的发展与应用。依据半导体领域的发展历程来讲,开发高空穴迁移率晶体管(HHMT),实现GaN HEMT与HHMT的单片集成,是GaN集成电路与系统发展的必然方向。
事实上,研究人员已借助p-GaN/GaN/AlGaN或p-GaN/GaN/AlN结构等,通过极化调制技术实现二维空穴气(2DHG),研制出GaN HHMT器件。然而,p-GaN与GaN沟道层间极差的刻蚀选择比,极大增加了刻蚀后GaN沟道层的表面粗糙度与结构损伤,严重影响了2DHG的电学输运特性,造成HHMT器件电学输出与工作稳定性的恶化。
发明内容
本发明的目的在于提供一种提高p-GaN层与GaN沟道层间的选择刻蚀比,实现高阈值电压稳定性、低导通电阻、高输出电流密度的GaN基高空穴迁移率晶体管及其制备方法。
实现本发明目的的技术方案为:一种GaN基高空穴迁移率晶体管,所述晶体管结构自下而上依次包括衬底、缓冲层、势垒层、沟道层、插入层和p-GaN层,所述插入层的上方依次平行设有源极、栅极与漏极,所述源极和漏极位于p-GaN层的上方,钝化介质层覆盖于插入层、p-GaN层、源极、漏极和栅极的上方且在源极、漏极、栅极对应的位置处开设有与外界进行电接触的窗口。
进一步的,所述插入层为AlN、AlGaN、InAlN、InAlGaN中的一种或多种组合,总厚度小于5nm。
进一步的,所述衬底为蓝宝石、SiC、Si、金刚石和GaN自支撑衬底中的任一种。
进一步的,所述缓冲层为GaN、AlN、AlGaN中的一种或多种组成的单层或多层结构。
进一步的,所述沟道层为GaN/AlN、GaN/AlGaN、InGaN/GaN结构中的一种,所述势垒层为GaN/AlN、GaN/AlGaN、InGaN/GaN结构中的一种。
进一步的,所述源极和漏极的金属分别为Ag、Pt-Au合金、Ti-Au合金、Ni-Au合金、Ti-Au-Ni-Au合金中的一种,可相同或不同。
进一步的,所述栅极为Ni、Pt、Ni-Au合金、Pt-Au合金中的一种。
进一步的,所述钝化介质层为SiO2、Si3N4、Al2O3介质中的一种或几种。
一种GaN基高空穴迁移率晶体管的制备方法,包括如下步骤:
1)在衬底的上方利用外延生长方法依次生长缓冲层、势垒层、沟道层、插入层和p-GaN层;
2)在p-GaN层的上方定义p-GaN层的掩模,随后通过刻蚀方法形成p-GaN层;
3)在p-GaN层的上方定义源极和漏极的掩模,通过蒸发或溅射方式沉积欧姆金属,剥离工艺形成源极和漏极,并通过退火工艺形成欧姆接触;
4)在插入层的上方定义栅极的掩模,通过蒸发或溅射方式沉积栅极金属,剥离工艺形成栅极;
5)在插入层的上方制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区;
6)在插入层、p-GaN层、源极、漏极以及栅极的上方沉积钝化介质层,所述钝化介质层的生长方法包括低压化学气相沉积、等离子体增强化学气相沉积和原子层沉积;
7)在源极、漏极与栅极的上方定义互联开孔区掩模,通过刻蚀方法刻蚀钝化介质层形成互联开孔。
进一步的,所述掩模的制作方式为光学光刻或电子束直写方式。
本发明与现有技术相比,其显著优点为:
(1)通过调研发现,Al-O结合能远大于Ga-O和Ga-N结合能,因此引入含Al元素的插入层,并结合Cl2/O2混合气的方式进行p-GaN选区刻蚀,可大幅提高p-GaN层与沟道层间的刻蚀选择比,增加刻蚀工艺的可控性与均匀性,降低GaN沟道层的表面粗糙度,提升HHMT器件性能;
(2)插入层的引入可阻挡高温工艺过程中p-GaN层Mg原子向沟道层的扩散,降低Mg扩散对沟道层中2DHG电输运特性的影响,改善器件工作可靠性;
(3)原位外延生长的插入层可充当栅绝缘介质层,形成良好的金属-绝缘层-半导体(MIS)界面,减小栅极泄漏电流,提升器件栅极击穿能力。
附图说明
图1为本发明提出的一种GaN基高空穴迁移率晶体管的结构示意图。
图2(a)为本发明提出的GaN基高空穴迁移率晶体管的外延生长步骤示意图;图2(b)为本发明提出的GaN基高空穴迁移率晶体管的p-GaN刻蚀步骤示意图;图2(c)为本发明提出的GaN基高空穴迁移率晶体管的源漏电极制备步骤示意图;图2(d)为本发明提出的GaN基高空穴迁移率晶体管的栅电极制备步骤示意图;图2(e)为本发明提出的GaN基高空穴迁移率晶体管的钝化介质制备步骤示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合附图和实施例对本发明的技术方案作进一步的说明。
图1所示是本发明所述的一种GaN基高空穴迁移率晶体管的结构示意图,包括衬底1、缓冲层2、势垒层3、沟道层4、插入层5、p-GaN层6、源极7、漏极8、栅极9以及钝化介质层10;所述晶体管的结构自下而上依次包括衬底1、缓冲层2、势垒层3、沟道层4、插入层5和p-GaN层6;所述插入层5的上方自左向右依次平行设有源极7、栅极9与漏极8,所述源极7和漏极8位于p-GaN层6的上方,栅极9位于插入层5上方,所述钝化介质层10覆盖于插入层5、p-GaN层6、源极7、漏极8和栅极9的上方且在源极7、漏极8与栅极9对应的位置处开设有以便与外界进行电接触的窗口。
参照图2(a)~图2(e),本发明提出的一种GaN基高空穴迁移率晶体管的制备方法,包括如下具体步骤:
1)在衬底1的上方利用外延生长方法依次生长缓冲层2、势垒层3、沟道层4、插入层5和p-GaN层6,如图2(a);其中,所述衬底1为蓝宝石、SiC、Si、金刚石和GaN自支撑衬底中的任一种;所述缓冲层2为GaN、AlN、AlGaN中的一种或多种组成的单层或多层结构;所述沟道层4/势垒层3结构为GaN/AlN、GaN/AlGaN、InGaN/GaN结构中的一种;所述插入层5为AlN、AlGaN、InAlN、InAlGaN中的一种或多种组合,总厚度小于5nm。外延生长方法包括MOCVD(金属有机物化学气相沉积)、MBE(分子束外延)和HVPE(氢化物气相外延)。
2)在所述p-GaN层6的上方定义p-GaN层6的掩模,随后通过刻蚀方法形成图2(b)中所示的p-GaN层6;其中,所述掩模的制作方式为光学光刻或电子束直写方式,所述刻蚀方法包括RIE(反应离子刻蚀)、ICP(电感耦合等离子体刻蚀)等干法刻蚀。
3)在所述p-GaN层6的上方定义源极7和漏极8的掩模,通过蒸发或溅射方式沉积欧姆金属,剥离工艺形成源极7和漏极8,并通过退火工艺形成欧姆接触,如图2(c);其中,所述源极7和漏极8的金属分别为Ag、Pt-Au合金、Ti-Au合金、Ni-Au合金、Ti-Au-Ni-Au合金中的一种,可相同或不同。
4)在所述插入层5的上方定义栅极9的掩模,通过蒸发或溅射方式沉积栅极金属,剥离工艺形成栅极9,如图2(d);其中,所述栅极9为Ni、Pt、Ni-Au合金、Pt-Au合金中的一种。
5)在所述插入层5的上方制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区。
6)在所述插入层5、p-GaN层6、源极7、漏极8以及栅极9的上方沉积钝化介质层10;其中,所述钝化介质层10为SiO2、Si3N4、Al2O3介质中的一种或几种;所述钝化介质层10的生长方法包括LPCVD(低压化学气相沉积)、PECVD(等离子增强化学气相沉积)和ALD(原子层外延)。
7)在所述源极、漏极与栅极的上方定义互联开孔区掩模,通过刻蚀方法刻蚀钝化介质层形成互联开孔,如图2(e)。
所述掩模的制作方式为光学光刻或电子束直写方式。
至此,已经结合附图对本实施例进行了详细描述。依据以上描述,本领域技术人员应当对本发明“一种GaN基高空穴迁移率晶体管及其制备方法”有了清楚的认识。本发明中含Al组分插入层的引入,一方面可提升p-GaN层与沟道层间的刻蚀选择比,增加刻蚀工艺的可控性与均匀性;另一方面,可有效降低高温工艺过程中p-GaN层Mg扩散对沟道层的影响;再者,原位外延生长的插入层可充当栅绝缘介质层,形成良好的MIS(金属-绝缘层-半导体)界面,减小栅极泄漏电流,提升器件阈值稳定性。
需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是,本文可提供包含特定值的参数的示范,但这些参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于相应值。实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向,并非用来限制本发明的保护范围。此外,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基高空穴迁移率晶体管,其特征在于:所述晶体管结构自下而上依次包括衬底(1)、缓冲层(2)、势垒层(3)、沟道层(4)、插入层(5)和p-GaN层(6),所述插入层(5)的上方依次平行设有源极(7)、栅极(9)与漏极(8),所述源极(7)和漏极(8)位于p-GaN层(6)的上方,钝化介质层(10)覆盖于插入层(5)、p-GaN层(6)、源极(7)、漏极(8)和栅极(9)的上方且在源极(7)、漏极(8)、栅极(9)对应的位置处开设有与外界进行电接触的窗口。
2.根据权利要求1所述的GaN基高空穴迁移率晶体管,其特征在于:所述插入层(5)为AlN、AlGaN、InAlN、InAlGaN中的一种或多种组合,总厚度小于5nm。
3.根据权利要求1所述的GaN基高空穴迁移率晶体管,其特征在于:所述衬底(1)为蓝宝石、SiC、Si、金刚石和GaN自支撑衬底中的任一种。
4.根据权利要求1所述的GaN基高空穴迁移率晶体管,其特征在于:所述缓冲层(2)为GaN、AlN、AlGaN中的一种或多种组成的单层或多层结构。
5.根据权利要求1所述的GaN基高空穴迁移率晶体管,其特征在于:所述沟道层(4)为GaN/AlN、GaN/AlGaN、InGaN/GaN结构中的一种,所述势垒层(3)为GaN/AlN、GaN/AlGaN、InGaN/GaN结构中的一种。
6.根据权利要求1所述的GaN基高空穴迁移率晶体管,其特征在于:所述源极(7)和漏极(8)的金属分别为Ag、Pt-Au合金、Ti-Au合金、Ni-Au合金、Ti-Au-Ni-Au合金中的一种,可相同或不同。
7.根据权利要求1所述的GaN基高空穴迁移率晶体管,其特征在于:所述栅极(9)为Ni、Pt、Ni-Au合金、Pt-Au合金中的一种。
8.根据权利要求1所述的GaN基高空穴迁移率晶体管,其特征在于:所述钝化介质层(10)为SiO2、Si3N4、Al2O3介质中的一种或几种。
9.一种如权利要求1-8任一项所述GaN基高空穴迁移率晶体管的制备方法,其特征在于,包括如下步骤:
1)在衬底的上方利用外延生长方法依次生长缓冲层、势垒层、沟道层、插入层和p-GaN层;
2)在p-GaN层的上方定义p-GaN层的掩模,随后通过刻蚀方法形成p-GaN层;
3)在p-GaN层的上方定义源极和漏极的掩模,通过蒸发或溅射方式沉积欧姆金属,剥离工艺形成源极和漏极,并通过退火工艺形成欧姆接触;
4)在插入层的上方定义栅极的掩模,通过蒸发或溅射方式沉积栅极金属,剥离工艺形成栅极;
5)在插入层的上方制作有源区掩模,随后采用刻蚀或离子注入方式进行隔离,形成有源区;
6)在插入层、p-GaN层、源极、漏极以及栅极的上方沉积钝化介质层;
7)在源极、漏极与栅极的上方定义互联开孔区掩模,通过刻蚀方法刻蚀钝化介质层形成互联开孔。
10.根据权利要求9所述的GaN基高空穴迁移率晶体管的制备方法,其特征在于:所述掩模的制作方式为光学光刻或电子束直写方式。
CN202010615488.4A 2020-06-30 2020-06-30 一种GaN基高空穴迁移率晶体管及其制备方法 Active CN111900203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010615488.4A CN111900203B (zh) 2020-06-30 2020-06-30 一种GaN基高空穴迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010615488.4A CN111900203B (zh) 2020-06-30 2020-06-30 一种GaN基高空穴迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111900203A true CN111900203A (zh) 2020-11-06
CN111900203B CN111900203B (zh) 2022-08-16

Family

ID=73191086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010615488.4A Active CN111900203B (zh) 2020-06-30 2020-06-30 一种GaN基高空穴迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111900203B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599412A (zh) * 2020-11-24 2021-04-02 上海工程技术大学 一种防击穿的氮化镓基功率器件制备方法
CN113130642A (zh) * 2021-02-26 2021-07-16 西安电子科技大学 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法
CN113224156A (zh) * 2021-04-22 2021-08-06 华为技术有限公司 一种氮化镓器件、开关功率管、驱动电路及其制作方法
CN113782600A (zh) * 2021-08-27 2021-12-10 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法
WO2023101630A1 (en) * 2022-04-20 2023-06-08 Antalya Bilim Universitesi Rektorlugu A transistor device structure containing two-dimensional hole gas and operating in e-mode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762235A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 基于超结漏场板的AlGaN/GaN高压器件及其制作方法
US20150221727A1 (en) * 2013-03-15 2015-08-06 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Inverted P-Channel III-Nitride Field Effect Transistor with Hole Carriers in the Channel
US10256332B1 (en) * 2017-10-27 2019-04-09 Vanguard International Semiconductor Corporation High hole mobility transistor
CN109742144A (zh) * 2019-01-28 2019-05-10 华南理工大学 一种槽栅增强型mishemt器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221727A1 (en) * 2013-03-15 2015-08-06 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Inverted P-Channel III-Nitride Field Effect Transistor with Hole Carriers in the Channel
CN103762235A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 基于超结漏场板的AlGaN/GaN高压器件及其制作方法
US10256332B1 (en) * 2017-10-27 2019-04-09 Vanguard International Semiconductor Corporation High hole mobility transistor
CN109742144A (zh) * 2019-01-28 2019-05-10 华南理工大学 一种槽栅增强型mishemt器件及其制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599412A (zh) * 2020-11-24 2021-04-02 上海工程技术大学 一种防击穿的氮化镓基功率器件制备方法
CN113130642A (zh) * 2021-02-26 2021-07-16 西安电子科技大学 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法
CN113224156A (zh) * 2021-04-22 2021-08-06 华为技术有限公司 一种氮化镓器件、开关功率管、驱动电路及其制作方法
CN113782600A (zh) * 2021-08-27 2021-12-10 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法
CN113782600B (zh) * 2021-08-27 2023-07-28 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法
WO2023101630A1 (en) * 2022-04-20 2023-06-08 Antalya Bilim Universitesi Rektorlugu A transistor device structure containing two-dimensional hole gas and operating in e-mode

Also Published As

Publication number Publication date
CN111900203B (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
JP6999197B2 (ja) 複合バリア層構造に基づくiii族窒化物エンハンスメント型hemt及びその製造方法
CN111900203B (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
CN102292801B (zh) 场效应晶体管及其制造方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN107393890B (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
WO2022116915A1 (zh) 一种半导体器件及其应用与制造方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN113745331A (zh) Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CA3093906C (en) Semiconductor device and manufacturing method thereof
CN111415998A (zh) 一种GaN基肖特基二极管及其制备方法
CN111463259A (zh) 高电子迁移率场效应晶体管及其制备方法
KR20140131167A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant