CN113130642A - 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 - Google Patents
基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 Download PDFInfo
- Publication number
- CN113130642A CN113130642A CN202110218550.0A CN202110218550A CN113130642A CN 113130642 A CN113130642 A CN 113130642A CN 202110218550 A CN202110218550 A CN 202110218550A CN 113130642 A CN113130642 A CN 113130642A
- Authority
- CN
- China
- Prior art keywords
- gan layer
- gan
- aln
- layer
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 9
- 238000009616 inductively coupled plasma Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 description 163
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 103
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 230000010287 polarization Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000004047 hole gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法，该场效应管包括自下而上依次层叠设置的衬底、AlN层、本征GaN层和p+GaN层；源电极，设置在所述p+GaN层上；漏电极，设置在所述p+GaN层上，且与所述源电极相对设置；n‑GaN层，设置在所述本征GaN层和所述p+GaN层的内部，且位于所述源电极和所述漏电极之间；栅电极，设置在所述n‑GaN层上。本发明的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，在GaN/AlN异质结上设置有n‑GaN层，通过调节n‑GaN层的掺杂浓度和生长厚度，耗尽p+GaN层中的空穴，形成增强型器件，且阈值电压可由n‑GaN的厚度和掺杂浓度控制。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法。
背景技术
宽禁带半导体材料氮化镓(GaN)是第三代半导体的典型代表，具有电子迁移率高、热导率高、高击穿电场和抗辐射能力强等优点，使得基于GaN的异质结(如AlN/GaN)结构的功率器件可获得更高的开关速度、更高的阻断电压、更低的导通损耗以及更高的工作温度等，可以在大功率、高频、高温和辐照等恶劣条件下工作。相比于由GaN分立器件构成的电力电子系统，单片集成技术更具有成本优势，同时可抑制寄生电容和寄生电导问题，有利于提高系统的工作频率、效率以及可靠性。但由于p沟道GaN材料存在迁移率低、掺杂效率低、方阻较大等问题，严重限制了p沟道器件的性能，阻碍了GaN基互补逻辑电路集成化应用。
最近研究表明，Mg受主杂质不是氮化物半导体产生空穴的必需元素，通过异质结构的极化电场可以获得高浓度的二维空穴气。InGaN/GaN，GaN/AlGaN，GaN/AlInGaN和GaN/AlN等氮化物异质结构都可采用自发/压电极化来诱导空穴。其中，GaN/AlN结构具有最大的全二进制极化不连续性，可产生最高的空穴密度和最低的方阻；还可与高压AlN/GaN/AlNHEMT集成；同时AlN还具有宽带隙和高导热性等特点。因此，基于该结构的p沟道GaN器件在高频CMOS反相器电路中具有广阔的应用前景。
为了实现p沟道增强型GaN器件，业界已提出多种器件结构，其中比较常用的结构如图1所示。但是，目前针对p沟道增强型GaN器件的研究仍然存在着关态漏电大、亚阈值斜率高、阈值电压偏低等问题，远未体现出GaN基互补逻辑电路的优势。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，包括：
自下而上依次层叠设置的衬底、AlN层、本征GaN层和p+GaN层；
源电极，设置在所述p+GaN层上；
漏电极，设置在所述p+GaN层上，且与所述源电极相对设置；
n-GaN层，设置在所述本征GaN层和所述p+GaN层的内部，且位于所述源电极和所述漏电极之间；
栅电极，设置在所述n-GaN层上。
在本发明的一个实施例中，所述场效应管还包括：钝化层和互联金属，
其中，
所述钝化层覆盖在场效应管的表面；
所述互联金属设置在所述源电极、所述漏电极和所述栅电极上。
在本发明的一个实施例中，所述AlN层的厚度为1-5μm。
在本发明的一个实施例中，所述本征GaN层的厚度为1-10nm。
在本发明的一个实施例中，所述p+GaN层为Mg掺杂，其厚度为10-20nm，Mg掺杂浓度为1×1019cm-3-5×1019cm-3。
在本发明的一个实施例中，所述n-GaN层为Si掺杂，其厚度为30-80nm，Si掺杂浓度为1×1019cm-3-5×1019cm-3。
在本发明的一个实施例中，高出所述p+GaN层的所述n-GaN层部分，分别向所述源电极和所述漏电极所在方向延伸，且不与其接触；
位于所述本征GaN层和所述p+GaN层内部的所述n-GaN层的宽度为所述源电极和所述漏电极间距的30％-80％。
在本发明的一个实施例中，所述源电极和所述漏电极均为Ni/Au叠层金属，且均与所述p+GaN层形成欧姆接触；
所述栅电极为Ti/Al/Ni/Au叠层金属，且与所述n-GaN层形成欧姆接触；或是为Ni/Au叠层金属，且与所述n-GaN层形成肖特基接触。
本发明提供了一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的制备方法，适用于上述任一项实施例所述的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，包括：
S1：在衬底上生长依次叠层生长AlN层、本征GaN层和p+GaN层；
S2：对所述p+GaN层和所述本征GaN层进行刻蚀，形成栅槽，所述栅槽底部位于所述本征GaN层中；
S3：在所述栅槽内生长n-GaN层，所述n-GaN层高出所述栅槽；
S4：采用感应耦合等离子刻蚀工艺进行台面刻蚀，形成器件隔离；
S5：在所述p+GaN层上制备源电极和漏电极；
S6：在所述n-GaN层上制备栅电极；
S7：在器件表面淀积钝化层；
S8：对所述源电极、所述漏电极和所述栅电极上的钝化层进行刻蚀开孔，并在开孔区域淀积金属，形成互联金属。
在本发明的一个实施例中，所述n-GaN层为Si掺杂，其厚度为30-80nm，Si掺杂浓度为1×1019cm-3-5×1019cm-3；
高出所述栅槽的所述n-GaN层部分，分别向所述源电极和所述漏电极所在方向延伸，且不与其接触。
与现有技术相比，本发明的有益效果在于：
1.本发明的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，在GaN/AlN异质结上设置有n-GaN层，通过调节n-GaN层的掺杂浓度和生长厚度，耗尽p+GaN层中的空穴，形成增强型器件，且阈值电压可由n-GaN的厚度和掺杂浓度控制；
2.本发明的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，在驰豫的AlN缓冲层上生长GaN层，GaN层发生完全应变，由自发极化和压电极化形成的高强度极化场诱导产生高浓度的二维空穴气和较低方阻；
3.本发明的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，实现了p沟道GaN基异质结场效应管的高电流密度和低导通电阻特性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有的p沟道增强型GaN/AlN异质结场效应管的结构示意图；
图2是本发明实施例提供的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的结构示意图；
图3是本发明实施例提供的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的制备方法流程图；
图4a-图4j是本发明实施例提供的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的制备工艺流程图；
图5是本发明实施例提供的是p+GaN/i-GaN/AlN异质结能带图和基于n-GaN栅技术的n-GaN/p+GaN/i-GaN/AlN异质结能带图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请参见图2，图2是本发明实施例提供的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的结构示意图。如图所示，本实施例的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，包括：衬底1、AlN层2、本征GaN层3、p+GaN层4、源电极5、漏电极6、n-GaN层7和栅电极8。其中，衬底1、AlN层2、本征GaN层3和p+GaN层4自下而上依次层叠设置；源电极5设置在p+GaN层4上；漏电极6设置在p+GaN层4上，且与源电极5相对设置；n-GaN层7设置在本征GaN层3和p+GaN层4的内部，且位于源电极5和漏电极6之间；栅电极8设置在n-GaN层7上。
进一步地，该场效应管还包括：钝化层9和互联金属10，其中，钝化层9覆盖在场效应管的表面；互联金属10设置在源电极5、漏电极6和栅电极8上。
可选地，衬底1为Si衬底或蓝宝石衬底。
可选地，AlN层2的厚度为1-5μm。
可选地，本征GaN层3的厚度为1-10nm，
可选地，p+GaN层4为Mg掺杂，其厚度为10-20nm，Mg掺杂浓度为1×1019cm-3-5×1019cm-3。
在本实施例中，p+GaN层4、本征GaN层(i-GaN)3和AlN层2，构成p+GaN/i-GaN/AlN异质结结构。本征GaN层3作为阻挡层在器件工作中具有缓解p+GaN层4中Mg扩散的作用。这是由于在金属有机化学气相沉积(MOCVD)生长过程中，不可避免地会导致p+GaN层4中Mg的扩散问题，Mg一旦扩散进入沟道后，降低器件的电流密度，退化器件性能。
进一步地，n-GaN层7为Si掺杂，其厚度为30-80nm，Si掺杂浓度为1×1019cm-3-5×1019cm-3。
在本实施例中，高出p+GaN层4的n-GaN层7部分，分别向源电极5和漏电极6所在方向延伸，且不与其接触。位于本征GaN层3和p+GaN层4内部的n-GaN层7的宽度为源电极5和漏电极6间距的30％-80％。
本实施例的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，在GaN/AlN异质结上设置有n-GaN层，通过调节n-GaN层的掺杂浓度和生长厚度，耗尽p+GaN层中的空穴，形成增强型器件，而且场效应管的阈值电压可由n-GaN的厚度和掺杂浓度控制。
在本实施例中，源电极5和漏电极6均为Ni/Au叠层金属，且均与p+GaN层4形成欧姆接触，可选地，源电极5和漏电极6的厚度均为200-300nm。
在本实施例中，栅电极8为Ti/Al/Ni/Au叠层金属，且与n-GaN层7形成欧姆接触；或是为Ni/Au叠层金属，且与n-GaN层7形成肖特基接触。可选地，栅电极8的厚度为200nm-350nm。
本实施例的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，在驰豫的AlN缓冲层上生长GaN层，GaN层发生完全应变，由自发极化和压电极化形成的高强度极化场诱导产生高浓度的二维空穴气和较低方阻。而且，实现了p沟道GaN基异质结场效应管的高电流密度和低导通电阻特性。
实施例二
本实施例提供了一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的制备方法。请参见图3，图3是本发明实施例提供的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的制备方法流程图，如图所示，本实施例的制备方法，适用于上述实施例所述的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，包括：
S1：在衬底上生长依次叠层生长AlN层、本征GaN层和p+GaN层；
S2：对p+GaN层和本征GaN层进行刻蚀，形成栅槽，栅槽底部位于本征GaN层中；
S3：在栅槽内生长n-GaN层，n-GaN层高出栅槽；
S4：采用感应耦合等离子刻蚀工艺进行台面刻蚀，形成器件隔离；
S5：在p+GaN层上制备源电极和漏电极；
S6：在n-GaN层上制备栅电极；
S7：在器件表面淀积钝化层；
S8：对源电极、漏电极和栅电极上的钝化层进行刻蚀开孔，并在开孔区域淀积金属，形成互联金属。
在本实施例中，n-GaN层为Si掺杂，其厚度为30-80nm，Si掺杂浓度为1×1019cm-3-5×1019cm-3。高出栅槽的n-GaN层部分，分别向源电极和漏电极所在方向延伸，且不与其接触。
栅槽宽度占源电极与漏电极之间间距的30％～80％。
具体地，请结合参见图4a-图4j，对本实施例的制备方法进行具体说明，图4a-图4j是本发明实施例提供的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的制备工艺流程图。如图所示，具体步骤包括：
步骤1：采用金属有机物化学气相淀积工艺，在蓝宝石衬底401上生长AlN缓冲层402，采用分子束外延工艺，在AlN缓冲层402上依次层叠生长i-GaN层403和p+GaN层404，如图4a所示。
步骤2：采用光刻和感应耦合等离子刻蚀工艺，对p+GaN层404和i-GaN层403进行刻蚀，形成栅槽405，栅槽405底部位于i-GaN层403中，如图4b所示。
步骤3：使用金属有机物化学气相淀积工艺，在栅槽405中生长n-GaN，再采用感应耦合等离子刻蚀工艺刻蚀栅区域之外的n-GaN，形成n-GaN层406，如图4c和4d所示。
其中，n-GaN的生长厚度30-80nm，n-GaN的掺杂浓度1×1019cm-3-5×1019cm-3，在本实施例中，n-GaN层406用于耗尽p+GaN层404中的空穴。
步骤4：采用感应耦合等离子刻蚀工艺进行台面刻蚀，形成器件隔离，如图4e所示。
步骤5：在p+GaN层404上制备源电极407和漏电极408，如图4f所示。
具体地，首先，采用光刻定义出源区和漏区，然后，使用20:1的BOE溶液清洗样品，去除欧姆区域的氧化物，其次，采用电子束蒸发工艺依次淀积20nm厚的镍金属和200nm厚的金金属，分别形成p沟道n-GaN栅器件的源电极407和漏电极408，并在温度为550℃的氧气氛围下退火10min，使源电极407和漏电极408均与p+GaN层404形成欧姆接触。
步骤6：在n-GaN层406上制备栅电极409，如图4g所示。
具体地，采用光刻定义出n-GaN层406上的栅区，在n-GaN层406上依次淀积20nm厚的镍金属和200nm厚的金金属，形成栅电极409，并在温度为400℃的氮气氛围下退火5min，形成肖特基栅；
在其他实施例中，还可以是在n-GaN层406上依次淀积20nm厚的钛金属、140nm厚的铝金属、45nm厚的镍金属和55nm厚的金金属，形成栅电极409，并在温度为550～750℃的氮气氛围下退火30～60s，形成欧姆栅。
步骤7：采用原子层沉积工艺，在整个样品上沉积20nm厚的Al2O3，作为钝化层410，如图4h所示。
步骤8：采用湿法刻蚀工艺，使用20:1的BOE溶液刻蚀掉覆盖在源电极407、漏电极408和栅电极409上钝化层410；或采用反应离子刻蚀工艺，刻蚀掉覆盖在源电极407、漏电极408和栅电极409上的钝化层410，如图4i所示。
步骤9：对源电极407、漏电极408和栅电极409上的开孔区域淀积金属，依次淀积20nm厚的镍金属和200nm厚的金金属，形成互联金属411，如图4j所示。
请参见图5，图5是本发明实施例提供的是p+GaN/i-GaN/AlN异质结能带图和基于n-GaN栅技术的n-GaN/p+GaN/i-GaN/AlN异质结能带图。在图中，虚线表示p+GaN/i-GaN/AlN异质结因极化效应产生二维空穴气的能带图，实线表示基于n-GaN栅技术的n-GaN/p+GaN/i-GaN/AlN异质结能带图，从图中可以看出，在栅槽中填充n-GaN层后对二维空穴气进行耗尽从而使能带图发生了改变。
应当说明的是，在本文中，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，包括：
自下而上依次层叠设置的衬底、AlN层、本征GaN层和p+GaN层；
源电极，设置在所述p+GaN层上；
漏电极，设置在所述p+GaN层上，且与所述源电极相对设置；
n-GaN层，设置在所述本征GaN层和所述p+GaN层的内部，且位于所述源电极和所述漏电极之间；
栅电极，设置在所述n-GaN层上。
2.根据权利要求1所述的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，还包括：钝化层和互联金属，其中，
所述钝化层覆盖在场效应管的表面；
所述互联金属设置在所述源电极、所述漏电极和所述栅电极上。
3.根据权利要求1所述基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，所述AlN层的厚度为1-5μm。
4.根据权利要求1所述基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，所述本征GaN层的厚度为1-10nm。
5.根据权利要求1所述基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，所述p+GaN层为Mg掺杂，其厚度为10-20nm，Mg掺杂浓度为1×1019cm-3-5×1019cm-3。
6.根据权利要求1所述基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，所述n-GaN层为Si掺杂，其厚度为30-80nm，Si掺杂浓度为1×1019cm-3-5×1019cm-3。
7.根据权利要求1所述基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，高出所述p+GaN层的所述n-GaN层部分，分别向所述源电极和所述漏电极所在方向延伸，且不与其接触；
位于所述本征GaN层和所述p+GaN层内部的所述n-GaN层的宽度为所述源电极和所述漏电极间距的30％-80％。
8.根据权利要求1所述基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，其特征在于，所述源电极和所述漏电极均为Ni/Au叠层金属，且均与所述p+GaN层形成欧姆接触；
所述栅电极为Ti/Al/Ni/Au叠层金属，且与所述n-GaN层形成欧姆接触；或是为Ni/Au叠层金属，且与所述n-GaN层形成肖特基接触。
9.一种基于AlN基板的p沟道增强型GaN/AlN异质结场效应管的制备方法，其特征在于，适用于上述权利要求1-8任一项所述的基于AlN基板的p沟道增强型GaN/AlN异质结场效应管，包括：
S1：在衬底上生长依次叠层生长AlN层、本征GaN层和p+GaN层；
S2：对所述p+GaN层和所述本征GaN层进行刻蚀，形成栅槽，所述栅槽底部位于所述本征GaN层中；
S3：在所述栅槽内生长n-GaN层，所述n-GaN层高出所述栅槽；
S4：采用感应耦合等离子刻蚀工艺进行台面刻蚀，形成器件隔离；
S5：在所述p+GaN层上制备源电极和漏电极；
S6：在所述n-GaN层上制备栅电极；
S7：在器件表面淀积钝化层；
S8：对所述源电极、所述漏电极和所述栅电极上的钝化层进行刻蚀开孔，并在开孔区域淀积金属，形成互联金属。
10.根据权利要求9所述的方法，其特征在于，所述n-GaN层为Si掺杂，其厚度为30-80nm，Si掺杂浓度为1×1019cm-3-5×1019cm-3；
高出所述栅槽的所述n-GaN层部分，分别向所述源电极和所述漏电极所在方向延伸，且不与其接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110218550.0A CN113130642A (zh) | 2021-02-26 | 2021-02-26 | 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110218550.0A CN113130642A (zh) | 2021-02-26 | 2021-02-26 | 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113130642A true CN113130642A (zh) | 2021-07-16 |
Family
ID=76772284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110218550.0A Pending CN113130642A (zh) | 2021-02-26 | 2021-02-26 | 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113130642A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113892188A (zh) * | 2021-08-13 | 2022-01-04 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010015437A1 (en) * | 2000-01-25 | 2001-08-23 | Hirotatsu Ishii | GaN field-effect transistor, inverter device, and production processes therefor |
| CN103426922A (zh) * | 2012-05-16 | 2013-12-04 | 索尼公司 | 半导体装置及其制造方法 |
| JP2016100450A (ja) * | 2014-11-21 | 2016-05-30 | 三菱電機株式会社 | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
| CN107836035A (zh) * | 2015-07-14 | 2018-03-23 | 株式会社电装 | 氮化物半导体装置 |
| US20180151681A1 (en) * | 2016-11-28 | 2018-05-31 | Infineon Technologies Austria Ag | Normally Off HEMT with Self Aligned Gate Structure |
| CN109524460A (zh) * | 2017-09-19 | 2019-03-26 | 世界先进积体电路股份有限公司 | 高空穴移动率晶体管 |
| CN111900203A (zh) * | 2020-06-30 | 2020-11-06 | 中国电子科技集团公司第五十五研究所 | 一种GaN基高空穴迁移率晶体管及其制备方法 |
| CN112216736A (zh) * | 2019-07-10 | 2021-01-12 | 联华电子股份有限公司 | 高电子移动率晶体管与其制作方法 |
-
2021
- 2021-02-26 CN CN202110218550.0A patent/CN113130642A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010015437A1 (en) * | 2000-01-25 | 2001-08-23 | Hirotatsu Ishii | GaN field-effect transistor, inverter device, and production processes therefor |
| CN103426922A (zh) * | 2012-05-16 | 2013-12-04 | 索尼公司 | 半导体装置及其制造方法 |
| JP2016100450A (ja) * | 2014-11-21 | 2016-05-30 | 三菱電機株式会社 | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
| CN107836035A (zh) * | 2015-07-14 | 2018-03-23 | 株式会社电装 | 氮化物半导体装置 |
| US20180151681A1 (en) * | 2016-11-28 | 2018-05-31 | Infineon Technologies Austria Ag | Normally Off HEMT with Self Aligned Gate Structure |
| CN109524460A (zh) * | 2017-09-19 | 2019-03-26 | 世界先进积体电路股份有限公司 | 高空穴移动率晶体管 |
| CN112216736A (zh) * | 2019-07-10 | 2021-01-12 | 联华电子股份有限公司 | 高电子移动率晶体管与其制作方法 |
| CN111900203A (zh) * | 2020-06-30 | 2020-11-06 | 中国电子科技集团公司第五十五研究所 | 一种GaN基高空穴迁移率晶体管及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113892188A (zh) * | 2021-08-13 | 2022-01-04 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
| CN113892188B (zh) * | 2021-08-13 | 2022-12-30 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9306031B2 (en) | Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier | |
| US9184258B2 (en) | GaN based semiconductor device and method of manufacturing the same | |
| JP5595685B2 (ja) | 半導体装置 | |
| US8653558B2 (en) | Semiconductor device and method of making | |
| WO2011043110A1 (ja) | 半導体装置およびその製造方法 | |
| WO2010064362A1 (ja) | 電界効果トランジスタ | |
| WO2010109566A1 (ja) | 半導体装置及びその製造方法 | |
| JP5367429B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| JP2008235613A (ja) | 半導体装置 | |
| JP5534701B2 (ja) | 半導体装置 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| TWI641133B (zh) | 半導體單元 | |
| JP2010166027A (ja) | ＧａＮ系電界効果トランジスタおよびその製造方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN113013242A (zh) | 基于n-GaN栅的p沟道GaN基异质结场效应晶体管 | |
| KR20240008373A (ko) | 향상된 성능을 갖는 고전자 이동도 트랜지스터들의 제조 방법들 | |
| TWI569439B (zh) | 半導體單元 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN113130642A (zh) | 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 | |
| JP2011210785A (ja) | 電界効果トランジスタ、およびその製造方法 | |
| CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
| CN112289683B (zh) | 高电子迁移率晶体管及其制造方法 | |
| JP5396068B2 (ja) | 電界効果型トランジスタ | |
| JP6693142B2 (ja) | 半導体装置、電子部品、電子機器、および半導体装置の製造方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210716 |