CN107004605A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN107004605A
CN107004605A CN201580068298.2A CN201580068298A CN107004605A CN 107004605 A CN107004605 A CN 107004605A CN 201580068298 A CN201580068298 A CN 201580068298A CN 107004605 A CN107004605 A CN 107004605A
Authority
CN
China
Prior art keywords
electrode
grid
gate electrode
outer rim
overlooking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580068298.2A
Other languages
English (en)
Inventor
永久哲三
福见公孝
吐田真
吐田真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107004605A publication Critical patent/CN107004605A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种场效应晶体管，具备：氮化物半导体层，含有异质结；源极电极(5)及漏极电极(6)，于所述氮化物半导体层上互相隔开间隔而配置；第一栅极电极(7)，位于所述源极电极(5)与所述漏极电极(6)之间，并且以常导通运作；第二栅极电极(9)，位于所述第一栅极电极(7)与所述源极电极(5)之间，并且以常关断运作，所述第一栅极电极(7)以于俯视时包围所述漏极电极(6)的方式配置，所述第二栅极电极(9)以于俯视时包围所述源极电极(5)的方式配置。

Description

场效应晶体管
技术领域
本发明是关于具有氮化物半导体的HFET(heterostructure field－effecttransistor：异质结场效应晶体管)结构的场效应晶体管。
背景技术
于所述具有HFET结构的氮化物半导体装置中，在实用层级中，一般而言为进行常导通(normally－on)(于栅极电压0伏成为导通状态)运作。然而，为了在栅极电压的控制异常的情形时，也能以电流不流动的方式安全运作，强烈希望常关断(normally－off)(于栅极电压0伏成为关断状态)运作。
然而，即使能够实现所述常关断运作，栅极耐压(gate withstand voltage)也低至数十伏。于电源装置领域中谋求数百伏以上的栅极耐压，相对于此，实现充分的栅极耐压是非常困难的。
此处，提出有如下方法：使用所述常导通运作的氮化物半导体的元件与常关断运作的MOS(Metal─Oxide─Semiconductor：金属氧化物半导体)的元件而设为共源共栅(cascode)连接的方法，或是如日本特开2010－147387号公报(专利文献1)、日本特开2014－123665号公报(专利文献2)及日本特开2013－106018号公报(专利文献3)所揭示的半导体装置般，使用高耐压的常导通运作的栅极与低耐压的常关断运作的栅极，通过氮化物半导体单体与其配线构成共源共栅连接，实现常关断运作的方法。
例如，所述专利文献1所揭示的半导体装置中，具备：半导体区域；源极电极以及漏极电极，设置于该半导体区域的主面上；显示常关断特性的低耐压的栅极电极，隔着设置于所述半导体区域的主面上的p型材料膜而被设置，并且被配置于所述源极电极与所述漏极电极之间；高耐压的第四电极，被设置于所述半导体区域的主面上，并且被配置于所述栅极电极与所述漏极电极之间。而且，于所述第四电极，通过以所述源极电极为基准而施加的0伏～数伏的电压，于常关断运作时在所述漏极电极与所述第四电极之间施加数百伏的高电压，而于所述栅极电极未施加高电压。
另外，所述专利文献2所揭示的半导体装置中，具备：第一晶体管，具有第一栅极电极、第一源极电极、第一漏极电极以及第一氮化物半导体层层压结构(含有第一电子传输层及第一电子供给层)；p型杂质扩散防止层；第二晶体管，具有第二栅极电极、第二源极电极、与第一源极电极为共通电极的第二漏极电极、形成于所述第二栅极电极的下方的第二氮化物半导体层压结构(含有p型杂质的第二电子传输层以及第二电子供给层)，于所述第一氮化物半导体层压结构上夹着所述p型杂质扩散防止层而设置所述第二氮化物半导体层压结构。然后，所述第一栅极电极与所述第二源极电极电连接，所述第一晶体管与所述第二晶体管共源共栅连接。如此，一面减低导通电阻，使高耐压化变得可能，一面实现常关断。
另外，所述专利文献3所揭示的半导体装置中，具备：半导体层压体，含有第一异质结面与位于比该第一异质结面更上方的第二异质结面；漏极电极，电连接于形成在所述第一异质结面的第一二维电子气层；源极电极，由所述第一二维电子气层电连接，另一方面电连接于形成在所述第二异质结面的第二二维电子气层；栅极部，通过导通电极而电连接于第一、第二二维电子气层的两者；辅助栅极部，形成于所述半导体层压体的主面上的所述导通电极与所述漏极电极之间。而且，所述第一二维电子气层的电子浓度比所述第二二维电子气层的电子浓度还浓。如此，以常关断运作，并且实现高耐压与低导通电阻。
然而，于使用所述常导通运作的氮化物半导体元件与所述常关断运作的MOS结构元件而共源共栅连接的方法中，需要的晶片面积变得非常大而于实装方面存在问题。进一步还有因处理两种半导体而成本变高的问题。
另外，如所述专利文献1～专利文献3，使用高耐压的常导通运作的栅极与低耐压的常关断运作的栅极，而以氮化物半导体单体与其配线构成共源共栅连接，实现常关断运作的方法中，由于使用常关断运作的栅极与常导通运作的栅极两个栅极，因此不会产生由所述两个栅极与所述源极电极及所述漏极电极的相互作用引起的电流泄漏或破坏。
此处，提出以常导通运作的栅极与常关断运作的栅极包围漏极电极。
例如，美国专利US008174051B2(专利文献4)所揭示的III－氮化物电力用半导体元件中，成为如下结构：以视为常导通运作的栅极的肖特基电极(schottky electrode)包围漏极电极，以视为常关断运作的栅极电极(其中，宽度比所述肖特基电极狭窄)包围所述肖特基电极(栅极)。
专利文献1：日本特开2010－147387号公报
专利文献2：日本特开2014－123665号公报
专利文献3：日本特开2013－106018号公报
专利文献4：美国专利第8174051(B2)号说明书
发明内容
然而，所述专利文献4所揭示的先前的III－氮化物电力用半导体元件中，成为如下结构：将大致相同长度的所述漏极电极与源极电极平行地排列，以常导通运作的第一栅极电极包围漏极电极，以常关断运作的第二栅极电极包围第一栅极电极。因此，于此结构的情形时，存在如下问题：栅极－源极间的距离尤其于端部中极端地变长，因寄生电阻(parasitic resistance)及干扰等的影响而无法稳定运作。
此处，本发明的课题在于，提供一种场效应晶体管，于以氮化物半导体单体与其配线进行共源共栅连接的情形时，能够稳定运作，且减低产生于端部的电流泄漏，不易产生所述端部的破坏。
为了解决所述课题，此发明的场效应晶体管具备：氮化物半导体层，含有异质结；源极电极及漏极电极，于所述氮化物半导体层上互相隔开间隔而配置；第一栅极电极，位于所述源极电极与所述漏极电极之间，并且以常导通运作；第二栅极电极，位于所述第一栅极电极与所述源极电极之间，并且以常关断运作，所述第一栅极电极以于俯视时包围所述漏极电极的方式配置，所述第二栅极电极以于俯视时包围所述源极电极的方式配置。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极与所述第二栅极电极包含：于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘形成曲线或弯曲的角部的端部；所述第一栅极电极与所述漏极电极在所述端部的间隔被设定为所述第一栅极电极与所述漏极电极在所述直线部的间隔以上。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极及所述第二栅极电极包含：于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘形成曲线或弯曲的角部的端部；所述第二栅极电极与所述源极电极在所述端部的间隔被设定为所述第二栅极电极与所述源极电极在所述直线部的间隔以上。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极与所述第二栅极电极包含：于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘形成曲线或弯曲的角部的端部，所述第一栅极电极在所述端部的栅极长被设定为所述第一栅极电极在所述直线部的栅极长以上。
此处，本发明中，所述直线部中位于所述源极电极与所述漏极电极之间的所述第一栅极电极进一步延伸，于所述端部中，包含包围所述漏极电极的部分(即非位于所述源极电极与所述漏极电极之间的部分)而称为所述第一栅极电极。然后，于所述端部中，于俯视时，在相对于所述第一栅极电极的所述漏极电极侧的外缘而垂直的方向测量的所述第一栅极电极的长度也称为「栅极长」。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极与所述第二栅极电极包含：于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极的外缘及所述第二栅极电极的外缘形成曲线或弯曲的角部的端部，所述第二栅极电极在所述端部的栅极长被设定为所述第二栅极电极在所述直线部的栅极长以上。
此处，本发明中，所述直线部中位于所述第一栅极电极与所述源极电极之间的所述第二栅极电极进一步延伸，于所述端部中，也包含包围所述源极电极的部分(即非位于所述第一栅极电极与所述源极电极之间的部分)而称为所述第二栅极电极。然后，于所述端部中，于俯视时，在相对于所述第二栅极电极的所述漏极电极侧的外缘而垂直的方向测量的所述第二栅极电极的长度也称为「栅极长」。
由以上可明了，此发明的场效应晶体管以于俯视时，所述第一栅极电极包围所述漏极电极的方式配置。
因此，于俯视时，所述第一栅极电极的外缘以及所述第二栅极电极的外缘包含形成曲线或弯曲的角部的端部，能够以具有较高耐压的第一栅极电极，承受经由成为高电压的所述漏极电极而产生的电场。如此，能够保证包含所述端部的耐压。
进一步，所述第二栅极电极以于俯视时包围所述源极电极的方式配置。
因此，于所述端部中，能够防止所述源极电极－所述第二栅极电极之间的距离极端地变长。因此，能够减少产生于所述源极电极－所述第二栅极电极之间的寄生电阻以及干扰等的影响，包含所述端部而能够保持稳定的源极－第二栅极间的电压。如此，能够稳定运作。另外，包含所述端部而能够完全地耗尽(depleted)，能够防止载流子的移动。因此，能够减低通过所述端部的电流泄漏。
附图说明
图1为本发明的场效应晶体管的第一实施方式的形态的俯视图。
图2为图1的A－A’箭头的截面图。
图3为第二实施方式的形态的俯视图。
图4为第三实施方式的形态的俯视图。
图5为第四实施方式的形态的俯视图。
图6为第五实施方式的形态的俯视图。
图7为第六实施方式的形态的俯视图。
图8为第七实施方式的形态的俯视图。
图9为图8的B－B’箭头的截面图。
图10为第八实施方式的形态的俯视图。
图11为图10的C－C’箭头的截面图。
图12为第九实施方式的形态的俯视图。
具体实施方式
以下，通过图示的实施方式详细地说明本发明。
·第一实施方式
图1为作为本第一实施方式的场效应晶体管的氮化物半导体HFET的俯视图，图2为图1的A－A’箭头的截面图。
本氮化物半导体HFET如图2所示，于由Si构成的基板1上，依序形成有由GaN构成的通道层2与由AlxGa1－xN(0＜x＜1)构成的障壁层3。此处，关于AlxGa1－xN的Al混晶比x，作为一例设为x＝0.17。然后，于通道层2与障壁层3的界面产生2DEG(two dimensional electrongas：二维电子气)。本实施方式中，以该通道层2与障壁层3构成氮化物半导体4。另外，本实施方式中，作为一例，将障壁层3的厚度设为30nm。
于所述障壁层3上，空出预先设定的间隔而形成有源极电极5与漏极电极6。本实施方式中，作为源极电极5以及漏极电极6，使用以Ti与Al的顺序层压的Ti/Al。然后，于形成源极电极5与漏极电极6处形成凹口(recess)，通过蒸镀所述电极材料且退火，于源极电极5与所述2DEG之间及漏极电极6与所述2DEG之间形成有欧姆接触(ohmic contact)。
于所述障壁层3上且于源极电极5与漏极电极6之间，形成有常导通(于栅极电压0伏导通)运作的第一栅极电极7，相对于障壁层3形成有肖特基接合。
此外，本实施方式中，所述第一栅极电极7只要作为晶体管的栅极而发挥功能，则由任何材料构成皆无妨。作为一例，可使用W、Ti、Ni、Al、Pt、Au等金属，以及WN、TiN等氮化物，以及这些的合金，以及这些的层压结构。另外，第一栅极电极7与氮化物半导体4形成肖特基接合。然而，本发明并非限定于此，于第一栅极电极7与氮化物半导体4之间形成栅极绝缘膜亦无妨。
另外，于所述障壁层3上且于第一栅极电极7与源极电极5之间，相对于障壁层3形成凹口，于所述凹口的底面以及侧面与障壁层3上，形成由SiO2膜构成的栅极绝缘膜8，于栅极绝缘膜8上形成有第二栅极电极9。此第二栅极电极9以常关断(于栅极电压0伏关断)运作的方式形成。
此外，关于第二栅极电极9，如本实施方式般，形成所述凹口，形成栅极绝缘膜8，而实现常关断运作的结构仅不过为一例，只要是实现常关断运作的结构，则可为任何结构。例如，使用SiO2作为栅极绝缘膜8，但若为SiN或Al2O3等具有绝缘性的物质亦无妨。另外，例如为如下结构亦无妨：通过于障壁层3上形成p型半导体而提高第二栅极电极9下的电势，实现常关断运作。
另外，于所述障壁层3上的源极电极5至第二栅极电极9之间、第二栅极电极9至第一栅极电极7之间，以及第一栅极电极7至漏极电极6之间，形成有由SiN构成的绝缘膜10。此绝缘膜10的功能一面将各电极间绝缘，一面做为氮化物半导体4的崩解(collapse)(于关断时在对漏极施加电压后设为导通状态的情形时，导通电阻比施加所述电压前变得更大的现象)的抑制。
此外，将SiN用于所述绝缘膜10仅不过为一例，若为如SiO2、Al2O3及AlN等能够将各电极间电性绝缘的物质亦可。
此处，针对本实施方式的要点进行说明。
本实施方式中，于所述氮化物半导体4上，形成常导通运作的第一栅极电极7与常关断运作的第二栅极电极9，将通过未图示的配线而常导通运作的第一栅极电极7与源极电极5电连接，由此设为共源共栅连接的结构。使用氮化物半导体4的常关断运作的第二栅极电极9一般而言耐压低，但通过如此共源共栅连接，能够通过一个晶片构成高耐压的场效应晶体管，可减低晶片成本及缩小包装尺寸。
另外，于所述专利文献4的结构中，由图1亦可知，俯视时，所述第一栅极电极的外缘以及第二栅极电极的外缘，皆是由形成大致直线的直线部与形成曲线或弯曲的角部的端部构成。也就是说，于所述俯视时必定存在端部。
另外，近来，对于HFET，期望除了高耐压外，能够于导通时流动大电流。于流动大电流的情形，一般会延伸栅极宽度，作为方法可延伸所述直线部。然而，由于区域的限制，采用与所述直线部的伸长并用，而并列配置多个所述专利文献4的结构的方法。
然而，发明人等明了，若并列配置多个所述专利文献4的结构，则一个晶片所含有的第一栅极电极及第二栅极电极的所述端部的数量变多，该多个端部成为发生电流泄漏的增加与耐压不良的原因。
关于该原因，首先，于所述端部中，通过漏极电极、第一栅极电极、第二栅极电极以及源极电极的结构，产生寄生电阻以及干扰的影响。而且，有该寄生电阻及干扰的影响等对元件整体的稳定运作造成影响的情形。具体而言，于所述端部中，若将源极电极与第二栅极电极的间隔极端地远离，于其间当然会产生寄生电阻，因此会对稳定运作造成不良影响。如上所述，于先前的技术中，进行各种关于截面结构的对策，也就是关于直线部的研究。然而，关于俯视时的所述端部的研究不多，并未显示明确的解决方法。
另外，作为其他问题，于所述端部中，容易自该形状产生电场集中(electricfield concentration)。因此存在引起电流泄漏的增加或耐压不良的问题。
作为防止通过所述端部的泄漏及耐压不良的方法，一般考虑将该部位设为非活性状态的方法。也就是说，于所述端部中，蚀刻障壁层，造成不发生所述2DEG的非活性状态，由此防止泄漏。另外，为通过在设为非活性状态的部位不形成电极结构，而设为不产生电场的方法。然而，氮化物半导体中，即便欲设为非活性状态，氮化物半导体的表面成为泄漏源而与活性区域相比虽微小但无法忽视的泄漏会产生，也就是说，完全的非活性部位的形成是非常困难的。因此，该方法中，作为结果于各电极间产生泄漏而欠佳。
此处，本实施方式中，如图1所示，俯视时，以所述第一栅极电极7完全包围漏极电极6的直线部与端部，以第二栅极电极9完全包围源极电极5的所述直线部与所述端部。
本实施方式中，于俯视时，通过第一栅极电极7完全包围漏极电极6，能够以具有较高耐压的第一栅极电极7包含所述端部而承受经由成为高电压的漏极电极6产生的电场。如此，能够保证包含所述端部的耐压。
同时，通过所述第二栅极电极9完全地包围源极电极5的所述直线部与所述端部，没有源极－第二栅极间的距离极端地变长的情形。因此，能够减少寄生电阻及干扰等的影响，保持包含所述端部而稳定的源极－第二栅极间电压，故能够稳定运作。另外，能够包含所述端部而完全地耗尽，能够防止载流子的移动，故能够减低通过所述端部的电流泄漏。
·第二实施方式
图3为作为本第二实施方式的场效应晶体管的氮化物半导体HFET的俯视图。
本氮化物半导体HFET中，朝与图3的漏极电极6的延伸方向正交的方向的截面，具有与所述第一实施方式的图2完全相同的结构。此处，对与所述第一实施方式的情形相同的部件赋予相同的编号，省略详细说明。以下，针对与所述第一实施方式的情形不同的点进行说明。
本实施方式中，如图3所示，俯视时，于与漏极电极6的延伸方向正交的方向，排列配置有多个图1所示的所述第一实施方式的氮化物半导体HFET的结构。然后，于各氮化物半导体HFET的第一栅极电极7的两个所述端部中的一者，设置共通地连接于各第一栅极电极7的第一栅极电极用配线7A，于与第二栅极电极9的两个所述端部中的所述一者相反侧的另一者，设置共通地连接于各第二栅极电极9的第二栅极电极用配线9A。通过设为此种构成，成为于导通时能够流动大电流的元件。
此时，所述第一栅极电极用配线7A与第二栅极电极用配线9A于俯视时，并未互相交错而被引出。此情形因如下情况而变得可能：第一栅极电极7包围漏极电极6，另一方面第二栅极电极9包围源极电极5，但第一栅极电极7与第二栅极电极9并未互相包围。
如所述，由于所述第一栅极电极用配线7A与第二栅极电极用配线9A于俯视时未互相交错，故能够明显地减低源极－栅极间的电容，进一步能够稳定运作。
·第三实施方式
图4为作为本第三实施方式的场效应晶体管的氮化物半导体HFET的俯视图。
本氮化物半导体HFET中，朝与图4的漏极电极6的延伸方向正交的方向的截面具有与所述第一实施方式的图2完全相同的结构。此处，对与所述第一实施方式的情形相同的部件赋予相同的编号，省略详细说明。以下，针对与所述第一、第二实施方式的情形不同的点进行说明。
本实施方式中，如图4所示，俯视时，常导通运作的第一栅极电极7与漏极电极6的于所述端部的距离L1被设定为与于所述直线部的距离L2相同或是比所述距离L2更长。
所述端部中，也为电场容易自该形状集中，与所述直线部相比电流泄漏容易增大，容易被破坏处。另外，于漏极电极6与第一栅极电极7之间，由于施加高电压，故要求高耐压。
此处，本实施方式中，于俯视时，通过将所述端部的第一栅极电极7与漏极电极6之间的距离设为所述直线部的距离以上而充分地保证。如此，能够进行所述端部的电场缓和(electric field relaxation)，实现进一步的电流泄漏的减低与耐压的提升。
另外，如图4所示，所述第一栅极电极7与漏极电极6之间的距离的自所述直线部至所述端部的最前端的变化，优选为连续的变化。通过如此，凸部等特异点消失，故难以产生电场集中，能够设为不易产生破坏的结构。
·第四实施方式
图5为作为本第四实施方式的场效应晶体管的氮化物半导体HFET的俯视图。
本氮化物半导体HFET中，朝与图5的漏极电极6的延伸方向正交的方向的截面具有与所述第一实施方式的图2完全相同的结构。此处，对与所述第一实施方式的情形相同的部件赋予相同的编号，省略详细说明。以下，针对与所述第一至第三实施方式的情形不同的点进行说明。
本实施方式中，如图5所示，俯视时，常关断运作的第二栅极电极9与源极电极5的于所述端部的距离L3，被设为与于所述直线部的距离L4相同或是比所述距离L4更长。
所述端部中，为电场容易自该形状集中，与所述直线部相比电流泄漏容易增大，另外，容易被破坏处。常关断运作的第二栅极电极9一般而言耐压低，故电场集中的所述端部中，需要电场缓和的结构。
此处，本实施方式中，于俯视时，通过将所述端部的第二栅极电极9与源极电极5之间的距离设为所述直线部的距离以上而充分地保证。如此，能够进行所述端部的电场缓和，实现进一步的电流泄漏的减低与耐压的提升。
另外，如图5所示，所述端部的所述第二栅极电极9与源极电极5之间的距离的自所述直线部侧至所述端部的最前端的变化，优选为连续的变化。通过如此，凸部等特异点消失，故难以产生电场集中，能够设为不易产生破坏的结构。
·第五实施方式
图6为作为本第五实施方式的场效应晶体管的氮化物半导体HFET的俯视图。
本氮化物半导体HFET中，朝与图6的漏极电极6的延伸方向正交的方向的截面，具有与所述第一实施方式的图2完全相同的结构。此处，对与所述第一实施方式的情形相同的部件赋予相同的编号，省略详细说明。以下，针对与所述第一至第四实施方式的情形不同的点进行说明。
本实施方式中，如图6所示，俯视时，常导通运作的第一栅极电极7的在所述端部的栅极长，被设为与在所述直线部的栅极长相同或是比所述栅极长更长。
所述端部中，电场容易自该形状集中，容易产生短沟道效应(short channeleffect)。而且，若产生短沟道效应，会产生流动于源极电极5与漏极电极6之间的亚阈值泄漏(subthreshold leakage)。
此处，本实施方式中，于俯视时，通过将第一栅极电极7在所述端部的栅极长设为在所述直线部的栅极长以上而充分地延长。如此，可防止所述短沟道效应，实现进一步的电流泄漏的减低与耐压的提升。
另外，如图6所示，所述第一栅极电极7在所述端部所述的栅极长的自所述直线部侧至所述端部的顶部的变化，优选为连续的变化。通过如此情形，凸部等特异点消失，故难以产生电场集中，能够设为不易产生破坏的结构。
·第六实施方式
图7为作为本第六实施方式的场效应晶体管的氮化物半导体HFET的俯视图。
本氮化物半导体HFET中，朝与图7的漏极电极6的延伸方向正交的方向的截面，具有与所述第一实施方式的图2完全相同的结构。此处，对与所述第一实施方式的情形相同的部件赋予相同的编号，省略详细说明。以下，针对与所述第一至第五实施方式的情形不同的点进行说明。
本实施方式中，如图7所示，俯视时，常关断运作的第二栅极电极9的在所述端部的栅极长，被设为与在所述直线部的栅极长相同或是比所述栅极长更长。
所述端部中，电场容易自该形状集中，容易产生短沟道效应。而且，若产生短沟道效应，会产生流动于源极电极5与漏极电极6之间的亚阈值泄漏。
此处，本实施方式中，于俯视时，通过将第二栅极电极9在所述端部的栅极长设为所述直线部的栅极长以上而充分地延长。如此，能够防止所述短沟道效应，实现进一步的电流泄漏的减低与耐压的提升。
另外，如图7所示，所述第二栅极电极9在所述端部所述的栅极长的自所述直线部侧至所述端部的顶部的变化，优选为连续的变化。通过如此情形，凸部等特异点消失，故难以产生电场集中，能够设为不易产生破坏的结构。
·第七实施方式
图8为作为本第七实施方式的场效应晶体管的氮化物半导体HFET的俯视图，图9为图8的B－B’箭头的截面图。
本氮化物半导体HFET的基板1、通道层2、障壁层3、氮化物半导体4、源极电极5、漏极电极6、第一栅极电极7、栅极绝缘膜8以及第二栅极电极9，具有与所述第一实施方式的氮化物半导体HFET的情形完全相同的结构。此处，赋予与所述第一实施方式的情形相同的编号，省略详细说明。以下，针对与所述第一至第六实施方式的情形不同的点进行说明。
本第七实施方式中，涵盖所述障壁层3、源极电极5、漏极电极6、第一栅极电极7以及第二栅极电极9上的整体，形成有由SiN构成的绝缘膜11。因此，绝缘膜11也形成于障壁层3上的源极电极5至第二栅极电极9之间、第二栅极电极9至第一栅极电极7之间以及第一栅极电极7至漏极电极6之间。
如图8及图9所示，所述第一栅极电极7的两端部中，于绝缘膜11的源极电极5上及第一栅极电极7上各自形成有接触孔12。然后，自源极电极5的接触孔12上通过第一栅极电极7的接触孔12上而经过相反侧的源极电极5的接触孔12上，于绝缘膜11上形成有两条导电层13a、13b。如此，通过导电层13a、13b，经由接触孔12，源极电极5与第一栅极电极7被电连接。
通过如此，能够极端地缩小进行所述共源共栅连接时的寄生电感(parasiticinductance)，能够稳定运作。
·第八实施方式
图10为作为本第八实施方式的场效应晶体管的氮化物半导体HFET的俯视图，图11为图10的C－C’箭头的截面图。
本氮化物半导体HFET的基板1、通道层2、障壁层3、氮化物半导体4、源极电极5、漏极电极6、第一栅极电极7、栅极绝缘膜8以及第二栅极电极9，具有与所述第一实施方式的氮化物半导体HFET的情形完全相同的结构。此处，赋予与所述第一实施方式的情形相同的编号，省略详细说明。
进一步，绝缘膜11及接触孔12具有与所述第七实施方式的氮化物半导体HFET的情形完全相同的结构。此处，赋予与所述第七实施方式的情形相同的编号，省略详细说明。
以下，针对与所述第一至第七实施方式的情形不同的点进行说明。
本第八实施方式中，如图10及图11所示，所述第一栅极电极7的两端部中，自源极电极5的接触孔12上通过第一栅极电极7的接触孔12上而经过相反侧的源极电极5的接触孔12上，于绝缘膜11上形成有两条导电层14a、14b。进一步，端部连接于两条导电层14a、14b，并且形成有配设于于两条导电层14a、14b之间的两条导电层14c、14d。于此情形，导电层14c、14d被配置于第一栅极电极7的两条所述直线部上，各自从第一栅极电极7上朝漏极电极6侧檐状地延伸。
如此，通过将所述四条导电层14a、14b、14c、14d组合成罗马数字「II」的形状而成的导电层部14，经由接触孔12，源极电极5与第一栅极电极7被电连接。
也就是说，根据本实施方式，于所述直线部中，于第二栅极电极9上不存在导电层部14。因此，能够减低源极·栅极电极间的寄生电容。同时，通过形成檐状的导电层14c、14d，能够缓和朝第一栅极电极7的电场集中，可抑制所述崩解，使耐压提升。
·第九实施方式
图12为作为本第九实施方式的场效应晶体管的氮化物半导体HFET的俯视图。此处，图12的D－D’箭头的截面图具有与所述第一实施方式的图2完全相同的结构。
本实施方式为所述第一、第三实施方式至第六实施方式的变形例，相对于源极电极5及漏极电极6的形状为所谓的梳状电极的情形，也可应用于所述第一、第三至第六实施方式。也就是说，形成如下结构：以第一栅极电极7包围漏极电极6，以第二栅极电极9包围源极电极5。于此情形，15、16成为所述端部。
此外，图12表示应用所述第一至第六实施方式的的情形的基本结构，实际上为
·于应用第一实施方式的情形，所述端部15中，以第一栅极电极7包围漏极电极6，另一方面端部16中以第二栅极电极9包围源极电极5，
·于应用第三实施方式的情形，将所述端部15的第一栅极电极7与漏极电极6之间的距离设为所述直线部的距离以上，
·于应用第四实施方式的情形，将所述端部16的第二栅极电极9与源极电极5之间的距离设为所述直线部的距离以上，
·于应用第五实施方式的情形，将第一栅极电极7在所述端部15的栅极长设为比所述直线部更长，
·于应用第六实施方式的情形，将第二栅极电极9在所述端部16的栅极长设为比所述直线部更长。
通过所述构成，即便于所述源极电极5及漏极电极6的形状为梳状电极的情形，也能够实现减低泄漏的场效应晶体管(氮化物半导体HFET)。
此外，所述第二实施方式中，排列配置多个所述第一实施方式的氮化物半导体HFET的结构，以第一栅极电极用配线7A共通地连接于各氮化物半导体HFET的第一栅极电极7，另一方面以第二栅极电极用配线9A共通地连接于各氮化物半导体HFET的第二栅极电极9。
然而，本发明并非限定于此，即便排列配置多个所述第三实施方式至第八实施方式的任一者所记载的氮化物半导体HFET，以第一栅极电极用配线7A共通地连接于各氮化物半导体HFET的第一栅极电极7，另一方面以第二栅极电极用配线9A共通地连接于各氮化物半导体HFET的第二栅极电极9，也完全没有关系。其中，于应用在所述第七实施方式以及所述第八实施方式所记载的氮化物半导体HFET的情形，即便没有第一栅极电极用配线7A亦无妨。
另外，所述第三实施方式至所述第八实施方式中，举应用于所述第一实施方式的氮化物半导体HFET的情形为例进行说明，但即便应用于所述第三实施方式至所述第八实施方式的任一者或是这些的组合，也完全没有关系。
另外，所述各实施方式中，作为氮化物半导体HFET的基板1，使用Si基板。然而，并未限定于所述Si基板，也可使用蓝宝石基板或SiC基板或GaN基板。
进一步，使用GaN作为所述通道层2，使用AlxGa1－xN作为障壁层3。然而，通道层2及障壁层3并非限定于GaN及AlxGa1－xN，也可以为含有AlxInyGa1－x－yN(x≧0，y≧0，0≦x+y＜1)所表示的氮化物半导体4者。也就是说，氮化物半导体4只要是含有AlGaN、GaN以及InGaN等者即可。
进一步，可在用于所述本发明的氮化物半导体4适当地形成缓冲层。另外，于通道层2与障壁层3之间，为了提升移动度，可形成层厚1nm左右的AlN层。另外，于障壁层3上，可形成GaN作为间隙层(gap layer)。
另外，所述各实施方式中，于所述障壁层3及通道层2的源极电极5与漏极电极6的形成处形成凹口，于该凹口内蒸镀电极材料且进行退火，由此形成源极电极5及漏极电极6与所述2DEG之间的欧姆接触。然而，所述欧姆接触的形成方法并非限定于此。例如，若能在各电极5、6与所述2DEG之间形成欧姆接触，则任何方法皆无妨。例如，于通道层2上例如形成15nm的接触用的无掺杂(undoped)AlGaN层。然后，可不形成凹口，于无掺杂AlGaN层上直接蒸镀电极材料而形成源极电极5与漏极电极6，通过退火形成欧姆接触。
另外，所述各实施方式中，使用以Ti与Al的顺序层压的Ti/Al形成所述源极电极5及漏极电极6。然而，本发明并非限定于此，若有导电性，能与所述2DEG进行欧姆接触的话，则任何材料皆无妨。例如，可使用以Ti、Al及TiN的顺序层压的Ti/Al/TiN。另外，也可使用AlSi、AlCu及Au取代所述Al，也可层压于所述Al上。
另外，本实施方式的各部位的尺寸、膜厚仅不过为一例，若具有本发明的结构即为本发明的应用范围内。
综合所述，本发明的场效应晶体管的特征在于，具备：氮化物半导体层4，含有异质结；源极电极5及漏极电极6，于所述氮化物半导体层4上互相隔开间隔而配置；第一栅极电极7，位于所述源极电极5与所述漏极电极6之间，并且以常导通运作；第二栅极电极9，位于所述第一栅极电极7与所述源极电极5之间，并且以常关断运作，所述第一栅极电极7以于俯视时包围所述漏极电极6的方式配置，所述第二栅极电极9以于俯视时包围所述源极电极5的方式配置。
根据所述构成，所述第一栅极电极7以于俯视时包围所述漏极电极6的方式配置。
因此，于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘包含形成曲线或弯曲的角部的端部，能够以具有较高耐压的第一栅极电极7承受经由成为高电压的所述漏极电极6而产生的电场。如此，能够保证包含所述端部的耐压。
进一步，所述第二栅极电极9以于俯视时包围所述源极电极5的方式配置。
因此，所述端部中，能够防止所述源极电极5－所述第二栅极电极9之间的距离极端地变长。因此，可减少产生于所述源极电极5－所述第二栅极电极9之间的寄生电阻及干扰等的影响，包含所述端部而可保持稳定的源极－第二栅极电极之间的电压。如此，能够稳定运作。另外，包含所述端部而可完全地耗尽，能够防止载流子的移动。因此，能够减低通过所述端部的电流泄漏。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极7及所述第二栅极电极9包含：于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘形成曲线或弯曲的角部的端部，所述第一栅极电极7与所述漏极电极6在所述端部的间隔，被设定为所述第一栅极电极7与所述漏极电极6在所述直线部的间隔以上。
所述端部中，也为电场容易自该形状集中，与所述直线部相比电流泄漏容易增大，容易被破坏处。而且，于所述漏极电极6与所述第一栅极电极7之间，由于施加高电压，故要求高耐压。
根据该实施方式，将所述第一栅极电极7与所述漏极电极6在所述端部所述所述的间隔，设为所述第一栅极电极7与所述漏极电极6在所述直线部所述所述的间隔以上。因此，进行所述端部的电场缓和，可实现进一步的电流泄漏的减低与耐压的提升。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极7与所述第二栅极电极9包含：于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘形成曲线或弯曲的角部的端部，所述第二栅极电极9与所述源极电极5在所述端部的间隔，被设定为所述第二栅极电极9与所述源极电极5在所述直线部的间隔以上。
所述端部中，也为电场容易自该形状集中，与所述直线部相比电流泄漏容易增大，容易被破坏处。常关断运作的所述第二栅极电极9一般而言由于耐压低，故电场集中的所述端部中，需要电场缓和的结构。
根据该实施方式，将所述第二栅极电极9与所述源极电极5在所述端部所述所述的间隔，设为所述第二栅极电极9与所述源极电极5在所述直线部所述所述的间隔以上。因此，能够进行所述端部的电场缓和，实现进一步的电流泄漏的减低与耐压的提升。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极7与所述第二栅极电极9包含：于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘形成曲线或弯曲的角部的端部，第一栅极电极7在所述端部所述的栅极长被设定为所述第一栅极电极7在所述直线部的栅极长以上。
所述端部中，电场容易自该形状集中，容易产生短沟道效应。此外，若产生短沟道效应，会产生流动于所述源极电极5与所述漏极电极6之间的亚阈值泄漏。
根据该实施方式，将所述第一栅极电极7在所述端部所述的栅极长设为所述第一栅极电极7在所述直线部所述的栅极长以上。因此，可防止所述短沟道效应，谋求进一步的电流泄漏的减低与耐压的提升。
另外，一种实施方式的场效应晶体管中，所述第一栅极电极7及所述第二栅极电极9包含：于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘皆形成大致直线的直线部；于俯视时，所述第一栅极电极7的外缘及所述第二栅极电极9的外缘形成曲线或弯曲的角部的端部，所述第二栅极电极9在所述端部的栅极长被设定为所述第二栅极电极9在所述直线部的栅极长以上。
根据该实施方式，将所述第二栅极电极9在所述端部所述的栅极长，设为所述第二栅极电极9在所述直线部所述的栅极长以上。因此，能够防止容易产生于所述端部的所述短沟道效应，谋求进一步的电流泄漏的减低与耐压的提升。
另外，一种实施方式的场效应晶体管中，关于所述端部的所述直线部侧至顶部，所述第一栅极电极7与所述漏极电极6的间隔的变化、所述第二栅极电极9与所述源极电极5的间隔的变化、所述第一栅极电极7的栅极长的变化或是所述第二栅极电极9的栅极长的变化为连续的变化。
根据该实施方式，关于所述端部的所述直线部侧至顶部，所述第一栅极电极7与所述漏极电极6的间隔的变化、所述第二栅极电极9与所述源极电极5的间隔的变化、所述第一栅极电极7的栅极长的变化或是所述第二栅极电极9的栅极长的变化为连续的变化。因此，由所述变化造成的凸部等特异点消失，难以产生电场集中，能够设为不易产生破坏的结构。
附图标记的说明
1 基板
2 通道层
3 障壁层
4 氮化物半导体
5 源极电极
6 漏极电极
7 第一栅极电极
7A 第一栅极电极用配线
8 栅极绝缘膜
9 第二栅极电极
9A 第二栅极电极用配线
10、11 绝缘膜
12 接触孔
13a、13b、14a、14b、14c、14d 导电层
14 导电层部
15、16 端部

Claims (5)

1.一种场效应晶体管，其特征在于，具备：
氮化物半导体层(4)，含有异质结；
源极电极(5)及漏极电极(6)，于所述氮化物半导体层(4)上互相隔开间隔而配置；
第一栅极电极(7)，位于所述源极电极(5)与所述漏极电极(6)之间，并且以常导通运作；
第二栅极电极(9)，位于所述第一栅极电极(7)与所述源极电极(5)之间，并且以常关断运作，
所述第一栅极电极(7)以于俯视时包围所述漏极电极(6)的方式配置，
所述第二栅极电极(9)以于俯视时包围所述源极电极(5)的方式配置。
2.根据权利要求1所述的场效应晶体管，其特征在于，
所述第一栅极电极(7)及所述第二栅极电极(9)包含：
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘皆形成大致直线的直线部；
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘形成曲线或弯曲的角部的端部，
所述第一栅极电极(7)与所述漏极电极(6)在所述端部的间隔被设定为所述第一栅极电极(7)与所述漏极电极(6)在所述直线部的间隔以上。
3.根据权利要求1或权利要求2所述的场效应晶体管，其特征在于，
所述第一栅极电极(7)及所述第二栅极电极(9)包含：
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘皆形成大致直线的直线部；
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘形成曲线或弯曲的角部的端部，
所述第二栅极电极(9)与所述源极电极(5)在所述端部的间隔被设定为所述第二栅极电极(9)与所述源极电极(5)在所述直线部的间隔以上。
4.根据权利要求1至权利要求3中任一项所述的场效应晶体管，其特征在于，
所述第一栅极电极(7)及所述第二栅极电极(9)包含：
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘皆形成大致直线的直线部；
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘形成曲线或弯曲的角部的端部，
所述第一栅极电极(7)在所述端部的栅极长被设定为所述第一栅极电极(7)在所述直线部的栅极长以上。
5.根据权利要求1至权利要求4中任一项所述的场效应晶体管，其特征在于，
所述第一栅极电极(7)及所述第二栅极电极(9)包含：
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘皆形成大致直线的直线部；
于俯视时，所述第一栅极电极(7)的外缘及所述第二栅极电极(9)的外缘形成曲线或弯曲的角部的端部，
所述第二栅极电极(9)在所述端部的栅极长被设定为所述第二栅极电极(9)在所述直线部的栅极长以上。
CN201580068298.2A 2014-12-18 2015-08-24 场效应晶体管 Pending CN107004605A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014255998 2014-12-18
JP2014-255998 2014-12-18
PCT/JP2015/073731 WO2016098391A1 (ja) 2014-12-18 2015-08-24 電界効果トランジスタ

Publications (1)

Publication Number Publication Date
CN107004605A true CN107004605A (zh) 2017-08-01

Family

ID=56126294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580068298.2A Pending CN107004605A (zh) 2014-12-18 2015-08-24 场效应晶体管

Country Status (4)

Country Link
US (1) US20170352753A1 (zh)
JP (1) JPWO2016098391A1 (zh)
CN (1) CN107004605A (zh)
WO (1) WO2016098391A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103249A (zh) * 2018-04-04 2018-12-28 北京大学 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
CN113314602A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 晶体管器件及其形成方法、集成芯片

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018096537A1 (en) * 2016-11-24 2018-05-31 Visic Technologies Ltd. Transistor cell
CN108447898A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种氮化镓功率器件及其制作方法
CN108447906A (zh) * 2017-02-16 2018-08-24 英诺赛科（珠海）科技有限公司 一种功率半导体器件及其制作方法
KR101949504B1 (ko) * 2017-06-12 2019-02-18 성균관대학교산학협력단 부성 미분 전달컨덕턴스 특성을 갖는 반도체 소자 및 그 제조 방법
JP6769400B2 (ja) * 2017-06-26 2020-10-14 株式会社デンソー 半導体装置
JP7009854B2 (ja) * 2017-09-11 2022-01-26 富士電機株式会社 起動素子、スイッチング電源回路の制御ｉｃ及びスイッチング電源回路
JP2021089934A (ja) * 2019-12-03 2021-06-10 株式会社東芝 半導体装置
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947264A (zh) * 2004-02-12 2007-04-11 国际整流器公司 Ⅲ－氮化物双向开关
US20090001424A1 (en) * 2007-06-26 2009-01-01 Jianjun Cao III-nitride power device
JP2013098222A (ja) * 2011-10-28 2013-05-20 Sanken Electric Co Ltd 窒化物半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438837A (ja) * 1990-06-04 1992-02-10 Murata Mfg Co Ltd 電界効果型半導体装置
JP2000150540A (ja) * 1998-11-16 2000-05-30 Mitsubishi Electric Corp 電界効果トランジスタ
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1947264A (zh) * 2004-02-12 2007-04-11 国际整流器公司 Ⅲ－氮化物双向开关
US20090001424A1 (en) * 2007-06-26 2009-01-01 Jianjun Cao III-nitride power device
JP2013098222A (ja) * 2011-10-28 2013-05-20 Sanken Electric Co Ltd 窒化物半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103249A (zh) * 2018-04-04 2018-12-28 北京大学 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
CN113314602A (zh) * 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 晶体管器件及其形成方法、集成芯片

Also Published As

Publication number Publication date
WO2016098391A1 (ja) 2016-06-23
JPWO2016098391A1 (ja) 2017-08-03
US20170352753A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
CN107004605A (zh) 场效应晶体管
CN107112240A (zh) 场效应晶体管
CN103022118B (zh) 氮化物半导体装置
US9911843B2 (en) Semiconductor device
JP4002918B2 (ja) 窒化物含有半導体装置
EP2922096A2 (en) Semiconductor device and manufacturing method for the same
US8890212B2 (en) Normally-off high electron mobility transistor
US20070254431A1 (en) Nitride semiconductor device
US10833185B2 (en) Heterojunction semiconductor device having source and drain pads with improved current crowding
JP2011243978A (ja) 窒化物系半導体装置
US20180308925A1 (en) High electron mobility transistor
TW201421648A (zh) 半導體裝置
JP2006086354A (ja) 窒化物系半導体装置
US9252253B2 (en) High electron mobility transistor
JP2015046444A (ja) 半導体装置
KR20140012507A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
TW201705445A (zh) 半導體裝置
WO2019003746A1 (ja) 半導体装置
TWI626742B (zh) 半導體裝置
WO2012144100A1 (ja) 窒化物系半導体装置
JP7097708B2 (ja) 窒化物半導体装置
US20180301528A1 (en) High electron mobility transistor
CN106373996B (zh) 半导体装置
CN106252404B (zh) 一种具有高k介质槽的纵向增强型mis hemt器件
JP2016001651A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801