WO2012144100A1 - 窒化物系半導体装置 - Google Patents

窒化物系半導体装置 Download PDF

Info

Publication number
WO2012144100A1
WO2012144100A1 PCT/JP2011/074712 JP2011074712W WO2012144100A1 WO 2012144100 A1 WO2012144100 A1 WO 2012144100A1 JP 2011074712 W JP2011074712 W JP 2011074712W WO 2012144100 A1 WO2012144100 A1 WO 2012144100A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride
semiconductor device
electrode
based semiconductor
Prior art date
Application number
PCT/JP2011/074712
Other languages
English (en)
French (fr)
Inventor
上野　勝典
秀介 賀屋
Original Assignee
次世代パワーデバイス技術研究組合
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011096618A external-priority patent/JP5548909B2/ja
Application filed by 次世代パワーデバイス技術研究組合 filed Critical 次世代パワーデバイス技術研究組合
Priority to CN2011800644592A priority Critical patent/CN103314438A/zh
Priority to US13/979,090 priority patent/US8928003B2/en
Publication of WO2012144100A1 publication Critical patent/WO2012144100A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Definitions

  • the present invention relates to a normally-off nitride semiconductor device having a MOS structure.
  • GaN-based semiconductor device a gallium nitride (GaN) -based compound semiconductor device (hereinafter referred to as a GaN-based semiconductor device) has been used as a semiconductor material for a semiconductor device for high frequency devices.
  • a buffer layer formed by using, for example, metal-organic chemical vapor deposition (MOCVD) method, or an electron traveling layer doped with impurities is provided on the surface of a substrate. ing.
  • MOCVD metal-organic chemical vapor deposition
  • Patent Document 1 describes a gallium nitride based semiconductor device having a MOS structure.
  • a schematic block diagram of a gallium nitride based semiconductor device having a MOS structure described in Patent Document 1 is shown in FIG.
  • the conventional gallium nitride based semiconductor device 1000 functions as a GaN layer 1016 functioning as an electron transit layer via a buffer layer 1014 for laminating a GaN crystal on a substrate 1012 and an electron supply layer.
  • An AlGaN layer 1020 is stacked to form a heterojunction structure.
  • a two-dimensional electron gas (2DEG: Two Dimensional Electron Gas, hereinafter referred to as 2DEG) formed immediately below the interface between the GaN layer 1016 and the AlGaN layer 1020 (surface of the GaN layer 1016) is used as a carrier. It is used.
  • a recess 1021 is formed in part of the surface of the AlGaN layer 1020.
  • a gate electrode 1028 is disposed in the recess portion 1021 via a gate insulating film 1022 to form a MOS (n-type MOS) structure (MOSFET portion).
  • MOS channel When a voltage is applied to the gate electrode 1028, electrons gather on the surface of the GaN layer 1016 in contact with the gate insulating film 1022 to form a MOS channel (become ON state), and are formed at the interface between the GaN layer 1016 and the AlGaN layer 1020.
  • the source electrode 1024 and the drain electrode 1026 are electrically conducted by being electrically connected to the formed 2DEG layer 1018.
  • the MOS channel when the MOS channel is in the off state, when a voltage is applied between the source electrode 1024 and the drain electrode 1026, the 2DEG layer 1018 can be depleted from the gate end to maintain a high breakdown voltage. It functions as a high power, high withstand voltage semiconductor element. Therefore, in recent years, development of nitride-based semiconductor devices as high-frequency, high-efficiency power semiconductor devices has progressed. Conventionally, a device called a so-called HEMT in which the gate part is a Schottky junction has mainly been developed. In such a device, the so-called insulated gate is easier to drive, and the device is electrically turned off when the gate voltage applied to the MOSFET portion is 0 V (when the gate voltage is not applied). It is noted for its ease of use in normally-off devices.
  • the electron concentration of 2DEG it is conceivable to set the electron concentration of 2DEG to a concentration of about 2 ⁇ 10 12 cm ⁇ 2 or less. As a result, the 2DEG is easily depleted and the effect of maintaining the withstand voltage is obtained. However, if the concentration of 2DEG is lowered, the conduction resistance of the 2DEG layer 1018 increases, and the on-resistance of the entire device increases, and the advantage of the intrinsic nitride semiconductor is lost. There is a drawback that
  • the gate electrode 1028 is extended on the insulating film thicker than the gate insulating film 1022 called the field plate at the drain side end of the gate electrode 1028, and the electric field of the thin gate insulating film 1022 portion There is a means to relieve However, even in this method, it was found that it is difficult to protect the gate insulating film 1022 when the electron concentration of 2DEG is 3 ⁇ 10 12 cm ⁇ 2 or more.
  • the means has an advantage that the depletion layer can be easily spread by controlling the acceptor concentration, and a high breakdown voltage can be achieved.
  • it is difficult to form a p-type layer of gallium nitride, and it is very difficult to perform concentration control at about 1 ⁇ 10 17 cm ⁇ 3 .
  • the substrate 1012 is made of silicon, it is difficult to obtain the p-type layer itself. That is, it is necessary to select the substrate crystal with a very limited concentration range.
  • the source side and the drain side basically have a symmetrical structure with the gate electrode 1028 interposed therebetween, there is no so-called free wheeling diode (hereinafter referred to as FWD). For this reason, for example, when using for an inverter etc., it is required to connect in parallel the diode which fulfills the function of FWD outside the nitride system semiconductor element.
  • FWD free wheeling diode
  • Patent Document 2 describes a high breakdown voltage power device in which a so-called high breakdown voltage JFET (Junction-Field-Effect-Transistor), which is a normally-on device, and a low breakdown voltage MOSFET are cascode connected in series.
  • FIG. 22 shows the connection between the JFET and the MOSFET. This short-circuits the gate terminal of the JFET with the source of the MOSFET connected in series, and when viewed from the outside, tries to operate as if it were an insulated gate device.
  • JFET Joint-Field-Effect-Transistor
  • JFET is normally on because a MOSFET can use a device with low withstand voltage and low on resistance, but a high withstand voltage and low resistance SiC MOSFET is connected with a low withstand voltage silicon MOSFET, and the on resistance is normally off. A low and high breakdown voltage device is realized.
  • the semiconductor element 2000 shown in FIG. 23 includes a back electrode 2035, a substrate 2012, a buffer layer 2014, an electron transit layer 2016, a 2DEG layer 2018, an electron supply layer 2020, an insulating film 2033, a source electrode 2024, a drain electrode 2026, a gate electrode 2028. And a Schottky electrode 2031.
  • the source electrode 2024, the drain electrode 2026, the gate electrode 2028, and the Schottky electrode 2031 are directly formed on the electron supply layer 2020, and provided between the drain electrode 2026 and the gate electrode 2028.
  • the Schottky electrode 2031 is short-circuited with the source electrode 2024 to realize high-speed operation.
  • this nitride semiconductor device no recess is formed in the gate electrode 2028 portion, and a large electric field is concentrated at the drain side end 1023 in FIG. 21 as in Patent Document 1, and the gate insulating film 1022 is broken. There is no problem that it will be done.
  • the nitride-based semiconductor device disclosed in Patent Document 3 is a normally-on type, safety at the time of failure can not be ensured.
  • the present invention has been made in view of the above, and it is an object of the present invention to provide a nitride-based semiconductor device which prevents the destruction of the gate insulating film of the MOS type device and improves the reliability.
  • a nitride-based semiconductor device comprises a substrate, a buffer layer formed on the substrate, an electron transit layer comprising a nitride-based compound formed on the buffer layer, and the electron transit layer.
  • the electron supply layer is formed on an electron supply layer which is different in band gap energy from the electron transit layer and which is formed of at least one layer, and an area from the surface of the electron supply layer to at least the electron supply layer.
  • the nitride-based semiconductor device according to claim 2 is the nitride-based semiconductor device according to claim 1, wherein the carrier transport electrode has a Schottky junction with at least one of the electron supply layer and the electron transit layer. ing.
  • the nitride-based semiconductor device according to claim 3 is the nitride-based semiconductor device according to claim 2, wherein the depth is from the surface of the electron supply layer to the inside of the electron supply layer or the inside of the electron transit layer.
  • the carrier transport electrode is formed in the region.
  • the nitride-based semiconductor device according to claim 4 is the nitride-based semiconductor device according to claim 1, further comprising: a semiconductor layer having a pn junction with the electron supply layer; and the carrier transport electrode is on the semiconductor layer. It is in ohmic contact.
  • the nitride-based semiconductor device according to claim 5 is the nitride-based semiconductor device according to any one of claims 1 to 4, which extends from the source electrode to the lower region of the recess.
  • a nitride semiconductor device is the nitride semiconductor device according to the fifth aspect, wherein the electron supply layer and the electron transit layer in the lower region of the drain electrode are n + layers.
  • the nitride-based semiconductor device according to claim 7 is the nitride-based semiconductor device according to any one of claims 1 to 6, wherein the electron transit layer is made of undoped GaN and has a thickness of It is 2 nm or more and 500 nm or less.
  • the nitride-based semiconductor device according to claim 8 is the nitride-based semiconductor device according to any one of claims 1 to 7, wherein the electron supply layer is made of AlGaN and has a thickness of 1 nm or more. And 50 nm or less.
  • the nitride-based semiconductor device according to claim 9 is the nitride-based semiconductor device according to any one of claims 1 to 8, wherein the carrier concentration of the two-dimensional electron gas generated in the electron transit layer is It is 2 ⁇ 10 12 cm ⁇ 2 or more and 2 ⁇ 10 13 cm ⁇ 2 or less.
  • the nitride-based semiconductor device according to claim 10 is the nitride-based semiconductor device according to any one of claims 1 to 9, wherein the electron supply layer has at least two types of layers different in composition. It has a laminated structure repeatedly laminated.
  • the nitride-based semiconductor device according to claim 11 is the nitride-based semiconductor device according to any one of claims 1 to 10, wherein the electron supply layer is located between the electron supply layer and the electron transit layer.
  • a layer made of AlN is provided.
  • the nitride-based semiconductor device according to claim 12 is the nitride-based semiconductor device according to any one of claims 1 to 11, wherein the electron supply layer and the periphery excluding the periphery of the recess portion An electric field relaxation layer is provided in a region between the gate insulating film and the gate insulating film, and the gate insulating film has a multistage structure corresponding to the step between the electron supply layer and the electric field relaxation layer.
  • the nitride-based semiconductor device according to claim 13 is the nitride-based semiconductor device according to any one of claims 1 to 12, wherein at least the surface of the electron supply layer, the source electrode, and the drain are provided.
  • a cap layer made of GaN is provided in a region where the electrode and the carrier transport electrode are not formed.
  • the nitride-based semiconductor device according to claim 14 is the nitride-based semiconductor device according to any one of claims 1 to 13, wherein the source electrode, the drain electrode, and the carrier transport electrode are A protective film is formed to cover the surface of the formed electron supply layer.
  • FIG. 1 is a cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device according to a first embodiment of the present invention. It is the circuit diagram which showed the equivalent circuit of the nitride type semiconductor element shown in FIG. It is explanatory drawing for demonstrating the relationship between the carrier concentration of 2DEG of the nitride type semiconductor element shown in FIG. 1, and the conventional nitride type semiconductor element, and a proof pressure. It is sectional drawing which shows an example of a cross-section which is more detailed than the schematic structure shown in FIG. 1 of the nitride type semiconductor element which concerns on the 1st Embodiment of this invention.
  • FIG. 1 is a cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device according to a first embodiment of the present invention. It is the circuit diagram which showed the equivalent circuit of the nitride type semiconductor element shown in FIG. It is explanatory drawing for demonstrating the relationship between the carrier concentration
  • FIG. 7 is an explanatory view for explaining a step of an example of a method of manufacturing the nitride-based semiconductor device shown in FIG. 1;
  • FIG. 7 is an explanatory view for explaining a step of an example of a method of manufacturing the nitride-based semiconductor device shown in FIG. 1;
  • It is sectional drawing which shows an example of schematic structure of the nitride type semiconductor element which concerns on the 2nd Embodiment of this invention.
  • It is sectional drawing which shows an example of schematic structure of the nitride type semiconductor element which concerns on the 3rd Embodiment of this invention.
  • It is sectional drawing which shows an example of schematic structure of the nitride type semiconductor element which concerns on the 4th Embodiment of this invention.
  • FIG. 9 It is a top view which shows an example of the schematic structure which looked at the nitride type semiconductor element shown in FIG. 9 from the upper side. It is sectional drawing which shows an example of schematic structure of the nitride type semiconductor element which concerns on the 5th Embodiment of this invention. It is sectional drawing which shows an example of schematic structure of the nitride type semiconductor element which concerns on the 6th Embodiment of this invention.
  • the relationship between the carrier concentration and the breakdown voltage of the 2DEG of the nitride-based semiconductor device of the sixth embodiment of the present invention, the nitride-based semiconductor device of the first embodiment, and the conventional nitride-based semiconductor device will be described.
  • FIG. 1 A cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is a nitride-based semiconductor device of the present embodiment is shown in FIG.
  • the nitride-based semiconductor device 10 includes the substrate 12, the buffer layer 14, the GaN layer 16, the AlGaN layer 20, the gate insulating film 22, the source electrode 24, the gate electrode 28, the drain electrode 26, the gate electrode 28, and An SBD (Schottky Barrier Diode) metal electrode 30 is provided.
  • the nitride-based semiconductor device 10 according to the present embodiment is composed of a MOSFET unit 32 and a HEMT (High Electron Mobility Transistor) unit 34 from the viewpoint of an equivalent circuit.
  • the buffer layer 14 is a layer having a function to stack GaN crystals, and GaN, AlN, AlGaN or the like can be used, and an electron transit layer (a GaN layer in this embodiment) is formed on the buffer layer 14 It may be lattice matched with the GaN crystal forming 16).
  • the GaN layer 16 functions as an electron transit layer and is made of undoped GaN or the like.
  • the GaN layer 16 may be either N-type or P-type.
  • the AlGaN layer 20 functions as an electron supply layer, and is made of AlGaN having a band gap energy different from that of the GaN layer 16.
  • the AlGaN layer 20 may have a plurality of layer configurations with different Al concentrations. A band offset is formed at the interface between the GaN layer 16 and the AlGaN layer 20, and a positive charge is generated at the AlGaN / GaN interface by the spontaneous polarization and the piezoelectric polarization of the AlGaN layer 20 and the GaN layer 16 On the 16 surfaces, 2 DEGs are generated.
  • the surface layer of the GaN layer 16 in which the 2DEG is generated is referred to as a 2DEG layer 18.
  • the amount of positive charge is controlled by adjusting the film thickness of the GaN layer 16 and the AlGaN layer 20 and the Al composition.
  • the thickness of the GaN layer 16 is preferably 2 nm or more and 500 nm or less.
  • the thickness of the AlGaN layer 20 is preferably 1 nm or more and 50 nm or less, and the Al composition ratio is preferably 0.01 or more and 0.99 or less.
  • the combination of the electron travel layer and the electron supply layer is not limited to the combination of GaN / AlGaN, and the electron supply layer may be a combination of materials having a larger band gap energy than the electron travel layer, such as GaN / AlInGaN, InGaN / GaN, GaNAs / GaN, GaInNAsP / GaN, GaInNP / GaN, GaNP / GaN, GaN / AlGaInNAsP, or a combination of AlInGaN / AlGaN.
  • the film thickness and composition ratio of the electron supply layer and the electron transit layer may be appropriately adjusted in order to set the concentration of 2DEG within the optimum range.
  • the recess 21 is formed through the AlGaN layer 20 to a depth reaching the GaN layer 16, and the gate insulating film 22 is formed in the recess 21 and the surface of the AlGaN layer 20 as shown in FIG. (The surface between the gate electrode 28 and the source electrode 24 and the surface between the gate electrode 28 and the drain electrode 26) are covered.
  • the gate insulating film 22 can be made of SiO 2 , Al 2 O 3 , SiN, SiON, or a composite film of these.
  • the source electrode 24 and the drain electrode 26 are ohmic electrodes and are formed directly on the AlGaN layer 20.
  • the gate electrode 28 is formed in the recess 21, and in the present embodiment, the lower portion of the gate electrode 28 (lower portion of the MOSFET portion) is the GaN layer 16.
  • the SBD metal electrode 30 is formed in a Schottky junction with the AlGaN layer 20 at a position on the AlGaN layer 20 outside the end 23 of the gate electrode 28 on the drain electrode 26 side, and is electrically connected to the source electrode 24. It is connected.
  • FIG. 1 An equivalent circuit diagram of the nitride-based semiconductor device 10 shown in FIG. 1 is shown in FIG.
  • the nitride semiconductor device 10 according to the present embodiment is a normally off device, so the MOSFET unit 32 is turned off. Since the voltage on the drain side of the MOSFET unit 32 becomes close to the voltage value of the drain electrode 26, when the voltage on the drain electrode 26 rises, the voltage value of the SBD metal electrode 30 is higher than the voltage value on the drain side of the MOSFET unit 32. Since it becomes low, the drain side of the MOSFET portion 32 and the drain electrode 26 are electrically disconnected by the SBD metal electrode 30.
  • a voltage of about several V for the SBD metal electrode 30 to turn off the 2DEG layer 18 is applied to the drain side of the MOSFET portion 32 so that the gate insulation at the end of the gate electrode 28 is obtained even if the MOSFET portion 32 is off.
  • a large electric field is not applied to the film 22, while a large voltage is applied between the SBD metal electrode 30 and the drain.
  • the MOSFET unit 32 becomes conductive, the voltage value on the drain side of the MOSFET unit 32 becomes close to the voltage value of the source electrode 24, and the SBD metal electrode 30 is turned off It shifts to the on state and becomes conductive throughout the device.
  • the relationship between the carrier concentration and the breakdown voltage of the 2DEG of the nitride-based semiconductor device 10 of the present embodiment and the conventional nitride-based semiconductor device 1000 shown in FIG. 21 is shown in FIG.
  • the carrier concentration of 2DEG is used at 2 ⁇ 10 12 cm ⁇ 2 or more and 1 ⁇ 10 13 cm ⁇ 2 or less.
  • the breakdown voltage extremely decreases when the carrier concentration of 2DEG is increased to 2 ⁇ 10 12 cm ⁇ 2 or more, but the nitride-based semiconductor device of this embodiment
  • the semiconductor device 10 can maintain the withstand voltage even if the carrier concentration of 2DEG is increased to 5 ⁇ 10 12 cm ⁇ 2 or higher, which is generally considered to be preferable. Became. That is, it has become possible to simultaneously realize low on-resistance and high withstand voltage.
  • the off state a large voltage is not applied to the drain side of the MOSFET portion 32, so that the gate insulating film 22 can be protected.
  • the time change dv / dt of the voltage occurs in the drain electrode 26 during the switching operation, the rise of the voltage value on the drain side of the MOSFET section 32 becomes around 10 V, and the voltage applied to the conventional drain electrode 26 Since the voltage value on the drain side of the MOSFET unit 32 is smaller than in the state where a voltage value (for example, about 300 to 500 V) equivalent to the value is applied, the feedback capacitance due to the gate-drain capacitance is significantly reduced. As a result, secondary effects can be obtained that enable faster switching operation.
  • the gate electrode 28 in general, it is necessary to provide a field plate by the gate electrode 28 in order to reduce the electric field at the end of the gate electrode 28. Since the distance between the gate and the drain is reduced by providing the field plate, the feedback capacitance due to the capacitance between the gate and the drain may be increased to adversely affect the switching characteristics. In the nitride-based semiconductor device 10 of the present invention, even if such a field plate is not provided in the gate electrode 28, the electric field at the end of the gate electrode 28 is relaxed, so the increase in feedback capacitance due to the field plate This can be prevented, and the switching characteristics can be further improved.
  • the load side is short-circuited, and a large voltage is applied while the nitride-based semiconductor device 10 is in the on-state, even in a so-called shorted condition.
  • the nitride-based semiconductor device 10 must be able to withstand without being destroyed to some extent.
  • a large voltage is applied to the drain side of the MOS gate at the time of a short circuit, and a short circuit tolerance can hardly be expected.
  • nitride-based semiconductor device 10 of the present embodiment even when the short circuit occurs, when MOSFET portion 32 enters the current relaxation region, a voltage is generated between SBD metal electrode 30 and the drain side of MOSFET portion 32. Since the 2DEG layer 18 is depleted, it works to pinch off and limit the current. By this operation, it is possible to reduce the flow of an excessive current and the application of an excessive voltage to the drain side of the MOSFET section 32. As a result, the short circuit withstand voltage is significantly improved over the conventional nitride-based semiconductor device 1000, and the nitride-based semiconductor device 10 that is hard to break is obtained.
  • the FWD since there is no built-in diode (FWD), it is necessary to connect the FWD to the outside when used for an inverter or the like. There was a case.
  • the nitride-based semiconductor device 10 of the present embodiment since the Schottky diode is formed between the SBD metal electrode 30 and the drain side end of the MOSFET portion 32, the FWD is built in. Since it is not necessary to newly connect the FWD to the outside, it has become possible to significantly reduce the overall size compared to the prior art.
  • FIG. 1 An example of a cross-sectional structure more detailed than the cross-sectional view of the schematic configuration shown in FIG. 1 of the nitride-based semiconductor device 10 of the present embodiment is shown in FIG.
  • a field insulating film 36 is provided on the surface of the AlGaN layer 20 between the SBD metal electrode 30 and the drain electrode 26, and an insulating film 37 is provided to cover the surface of the gate electrode 28. Is provided.
  • An eave-shaped field plate structure 24 a (hereinafter referred to as “FP”) is formed between the SBD metal electrode 30 and the drain electrode 26 by the source electrode 24 for shorting with the SBD metal electrode 30, and the SBD metal electrode 30 end It is intended to prevent the concentration of electric field in the department.
  • the same FP structure 26 a is also added to the drain electrode 26.
  • a membrane 38 is provided.
  • a back surface electrode 35 is formed on the back surface of the substrate 12. The back electrode 35 usually shorts with the source electrode 24 in many cases, but the connection may be changed according to the application and package structure, such as shorting with the drain electrode 26 or not connecting (neither shorting) with either. You may
  • the nitride-based semiconductor device 10 requires an area for providing the SBD metal electrode 30 on the AlGaN layer 20.
  • the lengths L1 and L2 shown in FIG. 4 are made as small as possible in order to reduce an increase in device resistance due to an increase in device size and an increase in distance between the source and drain. Although it is preferable to do so, since the restriction described below is provided, the lengths L1 and L2 are determined in consideration of the restriction.
  • the length L1 is the distance from the junction of the gate insulating film 22 and the AlGaN layer 20 on the inner sidewall of the recess 21 to the end of the SBD metal electrode 30 on the gate electrode 28 side
  • the length L2 is the SBD It is the length of the metal electrode 30 (the length from the end on the side of the gate electrode 28 to the end on the side of the drain electrode 26).
  • the 2DEG is depleted immediately below the SBD metal electrode 30 of the 2DEG layer 18 at the interface between the AlGaN layer 20 and the GaN layer 16 as shown in FIG. , C2 can be modeled.
  • the voltage value V1 immediately below the SBD metal electrode 30 is obtained by the following equations (1) to (3).
  • V1 C2 ⁇ Vds / (C1 + C2) (Vds: voltage between drain and source)
  • V1 is given as the following formula (4).
  • V1 0.002 ⁇ Vd (Vd: drain voltage) formula (4)
  • V1 2 V is obtained.
  • the capacitances C1 and C2 can not be expressed by the simple equations such as the above-mentioned equations (2) and (3) due to various factors, and the inventor's experience etc.
  • the voltage V1 involves a voltage increase of about five times that of the above equation (4).
  • V1 0.1 ⁇ Vd / (L5 ⁇ L2) (L2 and L5 both in ⁇ m units)
  • the electric field value Emax is generally about 3 MV / cm when the gate insulating film 22 is SiO2. Since it is generally known that the electric field value obtained from the voltage Vd and the length L5 is about 100 V / ⁇ m, the above equation (7) is simplified as the following equation (8).
  • the length L2 is about 0.6 ⁇ m or more.
  • L2 0 from the above equation (8).
  • About 3 ⁇ m is obtained as the lower limit value.
  • the length L1 is also a factor that determines the withstand voltage between the source and the drain of the MOSFET unit 32. That is, since the voltage value at the drain side end of the MOSFET unit 32 is substantially the same as the voltage value V1 described above, if the length L1 is extremely shortened, the breakdown voltage is lowered. When the breakdown voltage is lowered, when a large voltage is applied to the drain electrode 26, a large voltage higher than the breakdown voltage is applied to the drain side end of the MOSFET section 32, and the gate insulating film 22 is broken. It will be done. Therefore, it is necessary to set the length L1 so that breakdown does not occur in the region indicated by the length L1 even when the voltage V1 is applied.
  • the above-described nitride-based semiconductor device 10 according to this embodiment can be manufactured, for example, as follows.
  • the manufacturing method shown below is an example, and is not limited to this.
  • the buffer layer 14 and the GaN layer 16 are sequentially stacked on the substrate 12 by the epitaxial crystal growth method such as the MOCVD method or Molecular Beam Epitaxy (MBE) method. Further, an AlGaN layer 20 is similarly formed on the GaN layer 16 by epitaxial growth (see FIG. 5). The composition and thickness of Al are adjusted in the AlGaN layer 20 in order to control the carrier concentration of 2DEG.
  • the epitaxial crystal growth method such as the MOCVD method or Molecular Beam Epitaxy (MBE) method.
  • MBE Molecular Beam Epitaxy
  • a photoresist is applied to the surface of the AlGaN layer 20, and patterning is performed by a photolithography process to form a predetermined pattern.
  • the photoresist as a mask, the AlGaN layer 20 and the GaN layer 16 (partially) in the region where the recess 21 is to be formed are removed by etching.
  • a gate insulating film 22 such as a SiO 2 film is formed on the surface of the element on which the recess 21 and the electrode are to be formed by a chemical vapor deposition (CVD) method or the like.
  • CVD chemical vapor deposition
  • the source electrode 24, the drain electrode 26, and the gate electrode 28 are formed by a sputtering method, a vacuum evaporation method, or the like.
  • the SBD metal electrode 30 is formed. Furthermore, by electrically connecting the source electrode 24 and the SBD metal electrode 30, the nitride-based semiconductor device 10 of the present embodiment shown in FIG. 1 is manufactured.
  • the nitride-based semiconductor device 10 is provided between the drain electrode 26 and the gate electrode 28.
  • the SBD metal electrode 30 is in Schottky junction with the AlGaN layer 20. Further, the SBD metal electrode 30 and the source electrode 24 are connected and electrically shorted.
  • the MOSFET unit 32 is turned off, and the voltage on the drain side of the MOSFET unit 32 becomes close to the voltage value of the drain electrode 26.
  • the voltage value of the SBD metal electrode 30 becomes lower than the voltage value of the drain side of the MOSFET unit 32, so that the drain side of the MOSFET unit 32 and the drain electrode 26 Electrically disconnected.
  • the drain side of the MOSFET portion 32 and the drain electrode 26 are electrically disconnected by the SBD metal electrode 30, and the drain side end portion of the MOSFET portion 32 is Even if a large voltage is applied to the drain electrode 26, a large electric field is not applied to the gate insulating film 22 at the end of the gate electrode 28 in order to discharge the holes collected in the source electrode 24 to the source electrode 24.
  • the destruction of the gate insulating film 22 can be prevented and the reliability can be improved, and a high-performance, high-performance, low-resistance, high-performance nitride semiconductor device 10 can be obtained.
  • the present invention is not limited to this, and AlGaN may be the main component.
  • the nitride-based semiconductor device 10 of the present embodiment the configuration in which one nitride-based semiconductor device 10 is formed on the substrate 12 has been described, but the present invention is not limited thereto.
  • a plurality of nitride-based semiconductor elements 10 electrically isolated from each other may be arranged and wired to each other to constitute an inverter or the like.
  • the nitride-based semiconductor device according to the second embodiment has substantially the same configuration and operation as the nitride-based semiconductor device 10 according to the first embodiment, so the same reference numerals are given to the same parts and the details thereof are detailed. The description is omitted, and only different parts are described in detail.
  • FIG. 7 is a cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is the nitride-based semiconductor device of the present embodiment.
  • the recess 51 does not reach the GaN layer 16, that is, the lower portion of the MOSFET 32 is the AlGaN layer 20.
  • the threshold value of the MOSFET unit 32 may be lowered to some extent, it is preferable to configure in this way.
  • the AlGaN layer 20 in which the recess 51 is formed is sufficiently thin, the 2DEG generated on the surface of the GaN layer 16 has a sufficiently low concentration, and a normally-off type nitride-based semiconductor device Act as.
  • the gate insulating film 52 is formed on the GaN layer 16 as in the nitride-based semiconductor device 10 of the first embodiment, the surface of the GaN layer 16 is damaged by the etching process when forming the recess 51.
  • the MOS channel is formed at the interface between the GaN layer 16 and the AlGaN layer 20, there is an advantage that the increase in resistance of the MOSFET portion 32 can be suppressed.
  • the recess 51 is formed in the AlGaN layer 20
  • the decrease in mobility of the inversion layer of electrons formed on the surface of the GaN layer 16 is prevented.
  • the effect that the rise of the resistance of the MOSFET section 32 can be suppressed can be further obtained. Therefore, an inexpensive and high-performance device can be provided.
  • the nitride-based semiconductor device of the third embodiment has substantially the same configuration and operation as the nitride-based semiconductor device 10 of the first embodiment and the nitride-based semiconductor device 50 of the second embodiment. Therefore, the same reference numerals are given to the same parts and the detailed description is omitted, and only different parts will be described in detail.
  • FIG. 8 is a cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is the nitride-based semiconductor device of the present embodiment.
  • the SBD metal electrode 30 is provided as an electrode having a Schottky junction with the AlGaN layer 20, but instead of this, a p-AlGaN layer 64 (semiconductor layer) pn-junctioned with the AlGaN layer 20 and an ohmic junction electrode are provided on the p-AlGaN layer 64.
  • a p-AlGaN layer 64 pn-junctioned on the AlGaN layer 20 is provided, and an ohmic electrode 62 is further formed on the p-AlGaN layer 64. There is.
  • the drain side end of the MOSFET portion 32 Since it has a function of discharging holes collected in the source electrode 24 to the source electrode 24, the same effect can be obtained.
  • the SBD metal electrode 30 shown in the first embodiment and the p-AlGaN layer 64 of the present embodiment may be mixedly mounted.
  • the nitride-based semiconductor device of the fourth embodiment has substantially the same configuration as the nitride-based semiconductor devices (nitride-based semiconductor devices 10, 50, 60) of the first to third embodiments. Since the operation is the same, the same reference numerals are given to the same parts and the detailed description is omitted, and only different parts will be described in detail.
  • FIG. 9 A cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is the nitride-based semiconductor device of the present embodiment is shown in FIG. 9, and the upper (source electrode 24, drain electrode 26, and gate electrode 28 are formed.
  • FIG. 10 shows a plan view seen from the side of FIG.
  • FIG. 9 is a cross-sectional view taken along the line AA in FIG.
  • the nitride-based semiconductor device 70 of the present embodiment the AlGaN layer 20 and the GaN layer 16 are replaced with the SBD metal electrode 30 provided on the AlGaN layer 20 in the nitride-based semiconductor device 10 of the first embodiment.
  • the SBD metal electrode 72 embedded in the is provided.
  • a recess 74 is formed from the surface of the AlGaN layer 20 through the AlGaN layer 20 to the GaN layer 16, and the SBD metal electrode 72 is provided in the recess 74.
  • the configuration of the cross section BB in FIG. 10 is as shown in FIG.
  • the recess 74 is partially provided as shown in FIG.
  • the SBD metal electrode 72 is provided in the recess 74 as described above, holes accumulated at the interface of the MOSFET portion 32 can be more efficiently discharged to the source electrode 24.
  • the depth of the recess portion 74 may be at least to the inside of the AlGaN layer 20, but preferably the GaN layer 16 should be reached as shown in FIG. 9, and in particular, the 2DEG generation portion (2DEG layer 18 Is preferably in contact with the SBD metal electrode 72).
  • the nitride-based semiconductor device of the fifth embodiment is substantially the same as the nitride-based semiconductor devices (nitride-based semiconductor devices 10, 50, 60, 70) of the first to fourth embodiments.
  • the same reference numerals are given to the same parts and the detailed description is omitted, and only different parts will be described in detail.
  • FIG. 8 A cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is a nitride-based semiconductor device of the present embodiment is shown in FIG.
  • the n + AlGaN layer 83-2 and the n + GaN layer 82-2 on the side are provided, and the n + AlGaN layer 84 and the n + GaN layer 86 to be the second n + region are provided below the drain electrode 26.
  • n + -AlGaN layer 83-1 which is an n + -region of the lower region of the gate insulating film 22 between the source electrode 24 and the gate electrode 28 is joined to the source electrode 24.
  • the n + GaN layer 82-2 and the n + AlGaN layer 83-2 which are n + regions in the lower region of the gate insulating film 22 between the gate electrode 28 and the SBD metal electrode 30 are not connected to the SBD metal electrode 30.
  • the n + region (n + GaN layers 82-1 and 82-2 and n + AlGaN layers 83-1 and 83-2) forms ions of about 10 15 cm ⁇ 2 in the corresponding portion after forming the AlGaN layer 20.
  • the AlGaN layer 20 is formed on the n + AlGaN layers 83-1 and 83-2 and the GaN layer 16 on the n + GaN layers 82-1 and 82-2 by implanting and heat treatment at about 1000 ° C. thereafter.
  • the side wall portion of the gate insulating film 22 (the side wall portion of the recess portion 21) is a channel region, The resistance component flowing can be removed, and the resistance of the entire nitride semiconductor device 80 can be reduced.
  • the AlGaN layer 20 in the lower region of the drain electrode 26 is changed to the n + AlGaN layer 84, and the GaN layer 16 is changed to the n + GaN layer 86.
  • the ohmic resistance of the drain electrode 26 can be reduced, and the leak current can be reduced.
  • the nitride-based semiconductor device of the sixth embodiment is the same as the nitride-based semiconductor devices (nitride-based semiconductor devices 10, 50, 60, 70, 80) of the first to fifth embodiments. Since the configuration and the operation are substantially the same, the same reference numerals are given to the same parts and the detailed description is omitted, and only different parts will be described in detail.
  • FIG. 90 A cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is the nitride-based semiconductor device of the present embodiment is shown in FIG.
  • an electron supply layer is formed by repeatedly laminating a GaN layer 92 -A and an AlN layer 92 -B instead of the AlGaN layer 20 of the first to fifth embodiments. 92 are provided.
  • FIG. 12 shows the case where the electron supply layer 92 is formed by repeatedly stacking the GaN layer 92 -A and the AlN layer 92 -B three times.
  • the carrier concentration of the 2DEG layer 18 is high, for example, 1 ⁇ 10 13 cm, by forming the electron supply layer 92 into a laminated structure in which the GaN layer 92 -A and the AlN layer 92 -B are repeatedly laminated.
  • the concentration exceeds -2 , the resistance of the nitride-based semiconductor device 90 can be reduced.
  • the nitride semiconductor device 10 according to the first embodiment is used when the carrier concentration of 2DEG is 2 ⁇ 10 12 cm ⁇ 2 or more and 1 ⁇ 10 13 cm ⁇ 2 or less. This is because, in the range where the carrier concentration exceeds 1 ⁇ 10 13 cm ⁇ 2 , reduction in breakdown voltage may be a problem.
  • 13 shows the carrier concentration of the 2DEG of the nitride-based semiconductor device 90 of the present embodiment, the nitride-based semiconductor device 10 of the first embodiment, and the conventional nitride-based semiconductor device 1000 shown in FIG. Indicates the relationship with the withstand voltage.
  • the withstand voltage of the nitride-based semiconductor device depends on the distance between GD (gate and drain), and the withstand voltage increases as the distance between GD increases. Therefore, when the carrier concentration exceeds 1 ⁇ 10 13 cm ⁇ 2 , the problem due to the decrease in breakdown voltage can be resolved by increasing the distance between GDs. Therefore, in the nitride-based semiconductor device 90 of the present embodiment, the distance between GDs is larger than that of the nitride-based semiconductor device 10 of the first embodiment.
  • the breakdown voltage is improved, so the range in which the carrier concentration tends to decrease the breakdown voltage exceeds 1 ⁇ 10 13 cm ⁇ 2. Even in the case of (preferably, 2 ⁇ 10 13 cm ⁇ 2 or less), practically sufficient withstand voltage can be obtained.
  • the electron supply layer 92 has a laminated structure in which the GaN layer 92 -A and the AlN layer 92 -B are repeatedly laminated three times (see FIG. 12). Although shown, the number of laminations, the composition ratio of Al in the whole electron supply layer 92, the film thickness of the electron supply layer 92, etc. are not limited to these.
  • FIG. 14 shows the relationship between the number of times of stacking and the carrier concentration in the nitride-based semiconductor device 90 of the present embodiment.
  • the film thickness of the entire electron supply layer 92 and the composition ratio of Al are substantially the same.
  • the GaN layer 92-A 6.20 nm
  • the AlN layer 92-B 2.10 nm
  • the electron supply layer 92 24.9 nm
  • the AlN film thickness ratio 0. It is 253.
  • a high carrier concentration is obtained regardless of the number of laminations, but the carrier concentration differs depending on the number of laminations.
  • FIG. 15 shows the relationship between the composition ratio of Al in the entire electron supply layer 92 and the carrier concentration in the nitride-based semiconductor device 90 of the present embodiment.
  • the film thickness of the entire electron supply layer 92 and the composition ratio of Al are substantially the same, and the film thickness of the AlN layer 92-B is equal to 0.55 nm, and the film of the GaN layer 92-A is The thickness and number of repetitions are varied.
  • FIG. 16 shows the relationship between the film thickness of the electron supply layer 92 and the carrier concentration in the nitride-based semiconductor device 90 of the present embodiment.
  • the composition ratio of Al in the entire electron supply layer 92 is substantially the same, and the number of repetitions is twelve.
  • the carrier concentration also increases.
  • the carrier concentration differs depending on the number of times of lamination, the composition ratio of Al in the entire electron supply layer 92, the film thickness of the electron supply layer 92, etc. It may be determined according to the characteristics of the nitride-based semiconductor device 90 and the like.
  • the electron supply layer 92 is formed of two types of layers (GaN layer 92-A and AlN layer 92-B), but the invention is not limited to this, and the electron supply layer 92 may be formed of three or more types of layers. You may
  • the nitride-based semiconductor device of the seventh embodiment is the nitride-based semiconductor device (nitride-based semiconductor device 10, 50, 60, 70, 80, 90 of the first to sixth embodiments. Since the configuration and operation are substantially the same as in the above, the same reference numerals are given to the same parts and a detailed description is omitted, and only different parts will be described in detail.
  • FIG. 17 is a cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is a nitride-based semiconductor device of the present embodiment.
  • the electron supply layer 102 is provided with an AlN layer 102 -C on the side in contact with the GaN layer 16.
  • the electron supply layer 102 is made of a 1.60 nm-thick GaN layer 102-A and a 0.55 nm-thick AlN layer.
  • the layer 102-B is configured to be composed of a laminated structure repeatedly laminated 12 times and an AlN layer 102-C.
  • FIG. 18 shows the relationship between the film thickness of the AlN layer 102 -C and the carrier mobility in the nitride-based semiconductor device 100 of the present embodiment.
  • the carrier mobility changes depending on the film thickness of the AlN layer 102-C, so the film thickness of the AlN layer 102-C is preferably about 0.5 to 1.5 nm, and more preferably about 1 nm. preferable.
  • the electron supply layer 102 is configured to include the AlN layer 102 -C between the stacked structure of the GaN layer 102 -A and the AlN layer 102 -B and the GaN layer 16.
  • the invention is not limited thereto.
  • the AlN layer 102 may be formed between the GaN layer 16 and the AlGaN layer (AlGaN layer 20) which is a single electron supply layer. -C may be provided.
  • the nitride-based semiconductor device of the eighth embodiment is the nitride-based semiconductor device (nitride-based semiconductor device 10, 50, 60, 70, 80, 90 of the first to seventh embodiments. , 100), and therefore the same reference numerals are given to the same parts and the detailed description is omitted, and only different parts will be described in detail.
  • FIG. 1 A cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is a nitride-based semiconductor device of the present embodiment is shown in FIG.
  • the electric field relaxation layer 124 is provided in a region between the electron supply layer 20 and the gate insulating film 122 except for the periphery of the recess 21.
  • the electric field at the end of the gate electrode 28 is alleviated, it is not necessary to provide a field plate in which the distance between the gate and the drain becomes short, and an increase in feedback capacitance can be prevented. Said about.
  • a high voltage is not applied to the gate insulating film 22 when the MOSFET portion 32 is off. Thus, there is no need to provide a field plate.
  • a structure for reducing the electric field may be required at the end of the gate electrode 28.
  • the electric field relaxation layer 124 is provided in a region between the electron supply layer 20 and the gate insulating film 122 except the periphery of the recess 21 as the electric field relaxation structure. It is done.
  • the gate insulating film 122 is formed to have a multistage (two-stage in this embodiment) structure in which the surface of the electron supply layer 20 and the surface of the electric field relaxation layer 124 are bent. .
  • a step corresponding to the film thickness of the electric field relaxation layer 124 is generated by the electric field relaxation layer 124, and the electric field concentrated at the end 123 of the gate electrode is dispersed to the step portion.
  • the electric field relaxation layer 124 SiO 2 , SiN, a composite film of these, or the like can be used, and preferably, a SiO 2 film is used. Further, the film thickness of the electric field relaxation layer 124 is determined according to the voltage value applied to the gate insulating film 122 at the time of ON, because the electric field is relaxed according to the film thickness. 5 nm is preferred.
  • the nitride-based semiconductor device of the ninth embodiment is the nitride-based semiconductor device (nitride-based semiconductor device 10, 50, 60, 70, 80, 90 of the first to eighth embodiments. , 100, 110), and therefore, the same reference numerals are given to the same parts to omit the detailed description, and only different parts will be described in detail.
  • FIG. 1 A cross-sectional view showing an example of a schematic configuration of a nitride-based semiconductor device which is the nitride-based semiconductor device of the present embodiment is shown in FIG.
  • a cap layer 132 made of GaN is provided on the surface of the electron supply layer 20.
  • the film thickness of the cap layer 132 is preferably 0.5 to 10 nm.
  • cap layer 132 made of GaN on the surface of the electron supply layer 20 in this manner, it is possible to reduce the collapse in which the drain current is reduced when a high voltage is applied.
  • the cap layer 132 is provided on the entire surface of the electron supply layer 20 excluding the recess 21.
  • the present invention is not limited to this. , And may not be provided in the region corresponding to the lower part of the SBD metal electrode 30.
  • the entire surface of the nitride semiconductor device (the surface on which the electron supply layer is provided) may be, for example, SiN x.
  • a surface protection film passivation film

Abstract

　ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することを目的とする。ドレイン電極（２６）とゲート電極（２８）との間に設けられたＳＢＤ金属電極（３０）がＡｌＧａＮ層（２０）とショットキー接合されている。また、ＳＢＤ金属電極（３０）とソース電極（２４）とが接続されており、電気的に短絡している。これにより、ゲート電極（２８）にオフ信号が入ると、ＭＯＳＦＥＴ部（３２）がオフ状態となり、ＭＯＳＦＥＴ部（３２）のドレイン側の電圧がドレイン電極（２６）の電圧値と近くなる。ドレイン電極（２６）の電圧が上昇すると、ＳＢＤ金属電極（３０）の電圧値が、ＭＯＳＦＥＴ部（３２）のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極（３０）によってＭＯＳＦＥＴ部（３２）のドレイン側とドレイン電極２６とが電気的に切断される。

Description

窒化物系半導体装置
　本発明は、ＭＯＳ構造を有するノーマリオフの窒化物系の半導体装置に関するものである。
　従来から高周波デバイス用半導体素子には、半導体材料として窒化ガリウム（ＧａＮ）系化合物半導体装置（以下、ＧａＮ系半導体素子という）が用いられている。ＧａＮ系半導体素子では、基板の表面に、例えば有機金属化学気相蒸着（ＭＯＣＶＤ：Ｍｅｔａｌ－Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｒｉｏｎ）法を用いて形成されたバッファ層や、不純物がドープされた電子走行層が設けられている。最近では、高周波用途に加え、電力用半導体素子（パワーデバイス）にも適用可能であるという認識から、高耐圧、大電流を扱うＧａＮ系半導体素子の検討が行われている。
　特許文献１には、ＭＯＳ構造を有する窒化ガリウム系半導体素子が記載されている。特許文献１に記載されたＭＯＳ構造を有する窒化ガリウム系半導体素子の概略構成図を図２１に示す。図２１に示すように、従来の窒化ガリウム系半導体素子１０００は、基板１０１２上に、ＧａＮ結晶を積層するためのバッファ層１０１４を介して電子走行層として機能するＧａＮ層１０１６及び電子供給層として機能するＡｌＧａＮ層１０２０が積層され、ヘテロ接合構造が形成されている。図２１の窒化ガリウム系半導体では、ＧａＮ層１０１６とＡｌＧａＮ層１０２０との界面直下（ＧａＮ層１０１６の表面）に形成された２次元電子ガス（２ＤＥＧ：Ｔｗｏ　Ｄｉｍｅｎｓｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｇａｓ、以下２ＤＥＧという）がキャリアとして利用される。
　ＡｌＧａＮ層１０２０の表面の一部にはリセス部１０２１が形成される。当該リセス部１０２１にゲート絶縁膜１０２２を介して、ゲート電極１０２８が配置されて、ＭＯＳ（ｎ型ＭＯＳ）構造（ＭＯＳＦＥＴ部）を構成する。
　ゲート電極１０２８に電圧を印加すると、ゲート絶縁膜１０２２と接したＧａＮ層１０１６の表面に電子が集まり、ＭＯＳチャネルを形成し（オン状態になり）、ＧａＮ層１０１６とＡｌＧａＮ層１０２０との界面に形成された２ＤＥＧ層１０１８と電気的に接続されて、ソース電極１０２４とドレイン電極１０２６との間が電気的に導通された状態になる。
　また、ＭＯＳチャネルがオフ状態の場合には、ソース電極１０２４とドレイン電極１０２６との間に電圧が印加されるとゲート端部から２ＤＥＧ層１０１８が空乏化して高耐圧を維持することが可能となり、大電力かつ、高耐圧の半導体素子として機能する。そのため、近年、高周波で高効率の電力用半導体素子として窒化物系半導体素子の開発が進んでいる。従来、ゲート部がショットキー接合となっているいわゆるＨＥＭＴと呼ばれるデバイスが主に開発されてきた。このようなデバイスは、絶縁ゲートのほうが駆動回路が容易であること、及びＭＯＳＦＥＴ部に印加されるゲート電圧が０Ｖの場合（ゲート電圧を印加しない場合）に、電気的にオフ状態になる、いわゆるノーマリオフデバイスに用いることが容易であることから、注目されている。
　電力用半導体素子として使用するためには、高速で動作し、導通抵抗が低いということは大きな利点である。一方、２ＤＥＧ層１０１８を空乏化させようとすると、ＭＯＳＦＥＴ部のドレイン側端部１０２３に大きな電界が集中し、ゲート絶縁膜１０２２が破壊されてしまうという不具合が頻発する場合があることがわかった。この原因は、高電界で発生した正孔がゲート絶縁膜１０２２及びゲート絶縁膜１０２２に近いＡｌＧａＮ層１０２０／ＧａＮ層１０１６界面に集まって、ドレイン電極１０２６に印加された電圧の殆どがゲート絶縁膜１０２２に印加されてしまうことためであることがわかった。
　さらに、破壊されない場合であっても、長時間にわたってドレイン電極１０２６に大きな電圧を印加し続けた場合、ゲート絶縁膜１０２２に高電界が長時間印加されることになり、その特性が経時的に劣化してしまうという、信頼性上の問題が発生する場合がある。
　これを防止するためには、２ＤＥＧの電子濃度を２×１０１２ｃｍ－２程度以下の濃度にすることが考えられる。これにより２ＤＥＧが空乏化されやすくなり、耐圧が維持される効果が得られる。しかし、２ＤＥＧの濃度を下げてしまうと、２ＤＥＧ層１０１８部分の導通抵抗が大きくなってしまうため、素子全体としてのオン抵抗が上昇してしまい、本来の窒化物系半導体としての利点が失われてしまうという難点がある。
　また、その他の手段として、ゲート電極１０２８のドレイン側端部にフィールドプレートとよばれる、ゲート絶縁膜１０２２よりも厚い絶縁膜の上にゲート電極１０２８を延長させて、薄いゲート絶縁膜１０２２部分の電界を和らげる手段が挙げられる。しかしながら、当該手段においても、２ＤＥＧの電子濃度が３×１０１２ｃｍ－２以上の場合では、ゲート絶縁膜１０２２を保護することが困難であることが判明した。
　またさらに、別の手段として、ＧａＮ層１０１６をｐ型とすることにより、ゲート絶縁膜１０２２周辺に集まる正孔をｐ型領域へと排出し、２ＤＥＧ層１０１８を空乏化させやすくするという手段が挙げられる。当該手段は、例えば、非特許文献１に示されているように、そのアクセプタ濃度を制御することにより空乏層が拡がりやすくなり、高耐圧を達成できるという利点がある。しかしながら、一般に、窒化ガリウムのｐ型層を形成することは困難であり、さらに濃度制御を１×１０１７ｃｍ－３程度で行うことが非常に難しい。特に基板１０１２がシリコンより成る場合には、ｐ型層そのものを得ることが困難である。すなわち、非常に制限された濃度範囲、基板結晶の選択が必要となる。
　また、図２１の構造においては、ソース側とドレイン側がゲート電極１０２８を挟んで基本的に対照的な構造を有しているため、いわゆるフリーホイリングダイオード（以下、ＦＷＤという）が無い。このため、例えば、インバータ等に使用する場合には、窒化物系半導体素子外部にＦＷＤの機能をになうダイオードを並列に接続することが必要とされる。
　一方、特許文献２には、ノーマリオンデバイスである、いわゆる高耐圧ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ－Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ）と低耐圧ＭＯＳＦＥＴとを直列にカスコード接続した高耐圧パワーデバイスが記載されている。図２２に、当該ＪＦＥＴとＭＯＳＦＥＴとの接続状況を示す。これは、ＪＦＥＴのゲート端子を直列に接続されたＭＯＳＦＥＴのソースと短絡し、外から見ると、あたかも絶縁ゲートデバイスのように動作させようとするものである。ＭＯＳＦＥＴは、低耐圧でオン抵抗の低いデバイスを使用することができるため、ＪＦＥＴはノーマリオンであるが、高耐圧で抵抗の低いＳｉＣ　ＭＯＳＦＥＴは低耐圧シリコンのＭＯＳＦＥＴを接続し、ノーマリオフでオン抵抗が低く高耐圧のデバイスを実現させている。
　一方、例えば、図２３に示すような、特許文献３に示される窒化物系半導体素子が知られている。図２３に示した半導体素子２０００は、背面電極２０３５、基板２０１２、バッファ層２０１４、電子走行層２０１６、２ＤＥＧ層２０１８、電子供給層２０２０、絶縁膜２０３３、ソース電極２０２４、ドレイン電極２０２６、ゲート電極２０２８、及びショットキー電極２０３１を備えて構成されている。半導体素子２０００では、電子供給層２０２０上に直接、ソース電極２０２４、ドレイン電極２０２６、ゲート電極２０２８、及びショットキー電極２０３１が形成されており、ドレイン電極２０２６とゲート電極２０２８との間に設けられたショットキー電極２０３１がソース電極２０２４と短絡されていることにより、高速動作を実現させている。この窒化物系半導体素子は、ゲート電極２０２８部分にリセスが形成されておらず、特許文献１のように、図２１でのドレイン側端部１０２３に大きな電界が集中し、ゲート絶縁膜１０２２が破壊されてしまうという不具合は生じない。しかし、特許文献３に示される窒化物系半導体素子は、ノーマリオン型であるため、故障時の安全性を確保できない。
国際公開第２００３／０７１６０７号パンフレット ＵＳ－６９００５３７号公報 特開２００７－２７３７９５号公報 Proceedings of International Symposium on Power Semiconductor Device and IC's "Enhancement-mode GaN Hybrid MOS-HEMTs with Ron,sp of 20mΩ-cm2"(2008) pp.295-298
　本発明は、上記に鑑みてなされたものであって、ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することを目的とする。
　請求項１に記載の窒化物系半導体装置は、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なり、かつ、少なくとも一層からなる電子供給層と、前記電子供給層の表面から少なくとも前記電子供給層に到るまでの領域に形成されたリセス部と、前記電子供給層上に前記リセス部を挟んで対向する位置に形成されたソース電極及びドレイン電極と、前記リセス部内部を覆うように、前記リセス部から前記電子供給層の表面にわたって形成されたゲート絶縁膜と、前記リセス部内の前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ソース電極に接続されて前記ソース電極にキャリアを輸送するためのキャリア輸送用電極と、を備える。
　請求項２に記載の窒化物系半導体装置は、請求項１に記載の窒化物系半導体装置において、前記キャリア輸送用電極が、前記電子供給層及び前記電子走行層の少なくとも一方とショットキー接合されている。
　請求項３に記載の窒化物系半導体装置は、請求項２に記載の窒化物系半導体装置において、前記電子供給層の表面から前記電子供給層内部または前記電子走行層内部に到る深さまでの領域に前記キャリア輸送用電極が形成されている。
　請求項４に記載の窒化物系半導体装置は、請求項１に記載の窒化物系半導体装置において、前記電子供給層とｐｎ接合する半導体層を備え、前記半導体層上に前記キャリア輸送用電極がオーミック接合されている。
　請求項５に記載の窒化物系半導体装置は、請求項１から請求項４のいずれか１項に記載の窒化物系半導体装置において、前記ソース電極から前記リセス部の下部領域に到るまでの前記ゲート絶縁膜の下部領域に形成され、前記ソース電極に接続された第１のｎ＋層と、前記リセス部の下部領域から前記キャリア輸送用電極の手前に到るまでの前記ゲート絶縁膜の下部領域に形成され、前記キャリア輸送用電極に接続されていない第２のｎ＋層と、を備えた。
　請求項６に記載の窒化物系半導体装置は、請求項５に記載の窒化物系半導体装置において、前記ドレイン電極の下部領域の電子供給層及び電子走行層がｎ＋層である。
　請求項７に記載の窒化物系半導体装置は、請求項１から請求項６のいずれか１項に記載の窒化物系半導体装置において、前記電子走行層は、アンドープのＧａＮからなり、厚さが２ｎｍ以上、かつ、５００ｎｍ以下である。
　請求項８に記載の窒化物系半導体装置は、請求項１から請求項７のいずれか１項に記載の窒化物系半導体装置において、前記電子供給層は、ＡｌＧａＮからなり、厚さが１ｎｍ以上、かつ、５０ｎｍ以下である。
　請求項９に記載の窒化物系半導体装置は、請求項１から請求項８のいずれか１項に記載の窒化物系半導体装置において、前記電子走行層に発生する２次元電子ガスのキャリア濃度は２×１０１２ｃｍ－２以上、かつ、２×１０１３ｃｍ－２以下である。
　請求項１０に記載の窒化物系半導体装置は、請求項１から請求項９のいずれか１項に記載の窒化物系半導体装置において、前記電子供給層は、組成が異なる少なくとも二種類の層が繰り返し積層された積層構造を有する。
　請求項１１に記載の窒化物系半導体装置は、請求項１から請求項１０のいずれか１項に記載の窒化物系半導体装置において、前記電子供給層は、前記電子走行層との間に、ＡｌＮからなる層を備える。
　請求項１２に記載の窒化物系半導体装置は、請求項１から請求項１１のいずれか１項に記載の窒化物系半導体装置において、前記リセス部の周囲を除いた、前記電子供給層と前記ゲート絶縁膜との間の領域に、電界緩和層を備え、前記ゲート絶縁膜は、前記電子供給層と前記電界緩和層との段差に応じた多段構造を有する。
　請求項１３に記載の窒化物系半導体装置は、請求項１から請求項１２のいずれか１項に記載の窒化物系半導体装置において、前記電子供給層の表面の少なくとも、前記ソース電極、前記ドレイン電極、及び前記キャリア輸送用電極が形成されない領域に、ＧａＮよりなるキャップ層を備える。
　請求項１４に記載の窒化物系半導体装置は、請求項１から請求項１３のいずれか１項に記載の窒化物系半導体装置において、前記ソース電極、前記ドレイン電極、及び前記キャリア輸送用電極が形成された前記電子供給層の表面を覆うように形成された保護膜を備える。
　ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することができる、という効果を奏する。
本発明の第１の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 図１に示した窒化物系半導体素子の等価回路を示した回路図である。 図１に示した窒化物系半導体素子及び従来の窒化物系半導体素子の２ＤＥＧのキャリア濃度と耐圧との関係を説明するための説明図である。 本発明の第１の実施の形態に係る窒化物系半導体素子の図１に示した概略構成よりも詳細な断面構造の一例を示す断面図である。 図１に示した窒化物系半導体素子の製造方法の一例の一工程を説明するための説明図である。 図１に示した窒化物系半導体素子の製造方法の一例の一工程を説明するための説明図である。 本発明の第２の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 本発明の第３の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 本発明の第４の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 図９に示した窒化物系半導体素子を上側からみた概略構成の一例を示す平面図である。 本発明の第５の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 本発明の第６の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 本発明の第６の実施の形態の窒化物系半導体素子、第１の実施の形態の窒化物系半導体素子、及び従来の窒化物系半導体素子の２ＤＥＧのキャリア濃度と耐圧との関係を説明するための説明図である。 本発明の第６の実施の形態の窒化物系半導体素子における、積層回数とキャリア濃度との関係を説明するための説明図である。 本発明の第６の実施の形態の窒化物系半導体素子における、電子供給層全体のＡｌ組成比率とキャリア濃度との関係を説明するための説明図である。 本発明の第６の実施の形態の窒化物系半導体素子における、電子供給層の膜厚とキャリア濃度との関係を説明するための説明図である。 本発明の第７の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 本発明の第７の実施の形態に係る窒化物系半導体素子における、ＡｌＮ層の膜厚とキャリア移動度との関係を説明するための説明図である。 本発明の第８の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 本発明の第９の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す断面図である。 従来の窒化物系半導体素子の概略構成の一例を示す断面図である。 従来の窒化物系半導体素子の等価回路を示した回路図である。 従来の窒化物系半導体素子の概略構成の一例を示す断面図である。
　［第１の実施の形態］
　以下、図面を参照して本実施の形態の窒化物系半導体装置について詳細に説明する。なお、本実施の形態は本発明の半導体装置の一例であり、本実施の形態により本発明が限定されるものではない。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図１に示す。
　本実施の形態の窒化物系半導体素子１０は、基板１２、バッファ層１４、ＧａＮ層１６、ＡｌＧａＮ層２０、ゲート絶縁膜２２、ソース電極２４、ゲート電極２８、ドレイン電極２６、ゲート電極２８、及びＳＢＤ（Ｓｃｈｏｔｔｋｙ　Ｂａｒｒｉｅｒ　Ｄｉｏｄｅ、ショットキーバリアダイオード）金属電極３０を備えて構成されている。また、本実施の形態の窒化物系半導体素子１０は、等価回路としての見方をするとＭＯＳＦＥＴ部３２とＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）部３４により構成されている。
　基板１２の具体的一例としては、シリコン、サファイア、ＳｉＣ、ＺｒＢ２、Ｓｉ、ＧａＮ、ＭｇＯ等の窒化物系化合物半導体を結晶成長させることが可能な基板が挙げられる。バッファ層１４は、ＧａＮ結晶を積層するための機能を有する層であり、ＧａＮ、ＡｌＮ、ＡｌＧａＮ等を用いることができ、バッファ層１４上に形成される電子走行層（本実施の形態ではＧａＮ層１６）を形成するＧａＮ結晶と格子整合すればよい。
　ＧａＮ層１６は、電子走行層として機能するものであり、アンドープのＧａＮ等からなる。また、ＧａＮ層１６はＮ型でもＰ型でもよい。ＡｌＧａＮ層２０は、電子供給層として機能するものであり、ＧａＮ層１６とバンドギャップエネルギーが異なるＡｌＧａＮからなる。また、ＡｌＧａＮ層２０は、Ａｌ濃度の異なる複数の層構成を有していてもよい。ＧａＮ層１６とＡｌＧａＮ層２０との界面にバンドオフセットが形成されると共に、ＡｌＧａＮ／ＧａＮ界面にＡｌＧａＮ層２０及びＧａＮ層１６の自発分極及びピエゾ分極によって、正の電荷が発生することにより、ＧａＮ層１６の表面には、２ＤＥＧが生成される。本実施の形態では、２ＤＥＧが生成されたＧａＮ層１６の表面層を２ＤＥＧ層１８という。このとき、正の電荷の量は、ＧａＮ層１６及びＡｌＧａＮ層２０の膜厚とＡｌ組成の調整によって、制御される。なお、本実施の形態では、ＧａＮ層１６の厚さは２ｎｍ以上、５００ｎｍ以下が好ましい。また、ＡｌＧａＮ層２０の厚さは１ｎｍ以上、５０ｎｍ以下であり、Ａｌ組成比が０．０１以上、０．９９以下であることが好ましい。
　電子走行層と電子供給層の組み合わせとしては、ＧａＮ／ＡｌＧａＮの組み合わせに限定されず、電子供給層が電子走行層よりもバンドギャップエネルギーの大きい材料の組み合わせであればよく、例えばＧａＮ／ＡｌＩｎＧａＮ、ＩｎＧａＮ／ＧａＮ、ＧａＮＡｓ／ＧａＮ、ＧａＩｎＮＡｓＰ／ＧａＮ、ＧａＩｎＮＰ／ＧａＮ、ＧａＮＰ／ＧａＮ、ＧａＮ／ＡｌＧａＩｎＮＡｓＰ、または、ＡｌＩｎＧａＮ／ＡｌＧａＮの組み合わせであってもよい。これらの組み合わせの場合であっても、２ＤＥＧの濃度を最適範囲内とするため、電子供給層及び電子走行層の膜厚及び組成比を適宜調整すればよい。
　本実施の形態では、ＡｌＧａＮ層２０を貫通してＧａＮ層１６に達する深さまでリセス部２１が形成されており、図１のようにゲート絶縁膜２２がリセス部２１の内部及びＡｌＧａＮ層２０の表面（ゲート電極２８とソース電極２４との間の表面、及びゲート電極２８とドレイン電極２６との間の表面）を覆うように形成されている。ゲート絶縁膜２２は、ＳｉＯ２やＡｌ２Ｏ３、ＳｉＮ、ＳｉＯＮ、または、これらの複合膜を用いることができる。
　ソース電極２４及びドレイン電極２６は、オーミック電極であり、ＡｌＧａＮ層２０上に直接形成されている。ゲート電極２８は、リセス部２１に形成されており、本実施の形態では、ゲート電極２８の下部（ＭＯＳＦＥＴ部の下部）がＧａＮ層１６になっている。
　ＳＢＤ金属電極３０は、ゲート電極２８のドレイン電極２６側の端部２３の外側のＡｌＧａＮ層２０上の位置に、ＡｌＧａＮ層２０とショットキー接合されて形成されており、ソース電極２４に電気的に接続されている。
　図１に示した窒化物系半導体素子１０の等価回路図を図２に示す。ゲート電極２８にオフ信号が入ると、本実施の形態の窒化物系半導体素子１０はノーマリオフのデバイスであるため、ＭＯＳＦＥＴ部３２はオフ状態となる。ＭＯＳＦＥＴ部３２のドレイン側の電圧がドレイン電極２６の電圧値と近くなることから、ドレイン電極２６の電圧が上昇すると、ＳＢＤ金属電極３０の電圧値が、ＭＯＳＦＥＴ部３２のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極３０によってＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断される。ＭＯＳＦＥＴ部３２のドレイン側にはＳＢＤ金属電極３０が２ＤＥＧ層１８をオフ状態にするための概略数Ｖ程度の電圧がかかるだけで、ＭＯＳＦＥＴ部３２がオフ状態でもゲート電極２８の端部のゲート絶縁膜２２には大きな電界が印加されず、一方、ＳＢＤ金属電極３０とドレインとの間には大きな電圧が印加される。
　一方、ゲート電極２８にオン信号が入ると、ＭＯＳＦＥＴ部３２は導通状態となって、ＭＯＳＦＥＴ部３２のドレイン側の電圧値がソース電極２４の電圧値と近くなり、ＳＢＤ金属電極３０がオフ状態からオン状態へと移行して、デバイス全体で導通状態となる。
　本実施の形態の窒化物系半導体素子１０及び図２１に示した従来の窒化物系半導体素子１０００の２ＤＥＧのキャリア濃度と耐圧との関係を図３に示す。一般に、２ＤＥＧのキャリア濃度は、２×１０１２ｃｍ－２以上、１×１０１３ｃｍ－２以下で用いられる。しかしながら図２１に示したような従来の窒化物系半導体素子１０００では、２ＤＥＧのキャリア濃度を２×１０１２ｃｍ－２以上に大きくすると耐圧が極端に低下するが、本実施の形態の窒化物系半導体素子１０は、上述した構造をとることにより、２ＤＥＧのキャリア濃度を一般に、好ましいとされている濃度である５×１０１２ｃｍ－２以上に大きくしても、耐圧を維持することができるようになった。すなわち、低いオン抵抗と高い耐圧とを同時に実現することが可能となった。
　さらに、オフ状態のときに、ＭＯＳＦＥＴ部３２のドレイン側に大きな電圧が印加されないため、ゲート絶縁膜２２を保護することが可能となった。また、スイッチング動作時において、ドレイン電極２６に電圧の時間変化ｄｖ／ｄｔが発生するとき、ＭＯＳＦＥＴ部３２のドレイン側の電圧値の上昇が１０Ｖ前後となり、従来のドレイン電極２６に印加されていた電圧値と同等の電圧値（例えば３００～５００Ｖ程度）が印加されていた状態に比べて、ＭＯＳＦＥＴ部３２のドレイン側の電圧値が小さくなったため、ゲート・ドレイン間容量に起因した帰還容量が著しく低減でき、より高速なスイッチング動作が可能となる副次的な効果が得られる。
　また、従来のＭＯＳ型デバイスでは、一般に、ゲート電極２８端部での電界緩和のために、ゲート電極２８によるフィールドプレートを設ける必要があった。当該フィールドプレートを設けることでゲート・ドレイン間距離が近くなるため、さらにゲート・ドレイン間容量に起因した帰還容量が増加して、スイッチング特性に悪影響を与える場合があった。本発明の窒化物系半導体素子１０では、ゲート電極２８にこのようなフィールドプレートを設けなくとも、ゲート電極２８端部での電界が緩和されるため、当該フィールドプレートに起因した帰還容量の増加を防止することができ、さらにスイッチング特性が改善されるという効果が得られる。
　さらに、窒化物系半導体素子１０をインバータに使用する場合においては、負荷側が短絡して、窒化物系半導体素子１０がオン状態のままで大きな電圧が印加されてしまう、いわゆる短絡状態であっても、ある程度窒化物系半導体素子１０が破壊されずに耐えられなければいけない。図２１に示したような従来の窒化物系半導体素子１０００では、短絡時には、ＭＯＳゲートのドレイン側に大きな電圧が印加されて、短絡耐量は殆ど期待できなかった。一方、本実施の形態の窒化物系半導体素子１０では、短絡時であっても、ＭＯＳＦＥＴ部３２が電流緩和領域に入ると、ＳＢＤ金属電極３０とＭＯＳＦＥＴ部３２のドレイン側の間に電圧が発生して、２ＤＥＧ層１８が空乏化するため、ピンチオフして電流を制限するように働く。当該動作により、過大な電流が流れたり、ＭＯＳＦＥＴ部３２のドレイン側に過大な電圧が印加されたりするのを低減できるようになった。これにより、短絡耐量が従来の窒化物系半導体素子１０００よりも著しく向上して、破壊されにくい窒化物系半導体素子１０が得られるようになった。
　さらにまた、上述のように、図２１に示したような従来の窒化物系半導体素子１０００では、内蔵ダイオード（ＦＷＤ）が存在しないため、インバータ等に使用する場合では、外部にＦＷＤを接続する必要がある場合があった。本実施の形態の窒化物系半導体素子１０では、ＳＢＤ金属電極３０とＭＯＳＦＥＴ部３２のドレイン側端部との間でショットキーダイオードを構成しているため、ＦＷＤを内蔵していることになり、新たに外部にＦＷＤを接続する必要がないため、全体の大きさを従来に比べて著しく縮小することが可能となった。
　本実施の形態の窒化物系半導体素子１０の図１に示した概略構成の断面図よりも詳細な断面構造の一例を図４に示す。
　図４に示すように、ＳＢＤ金属電極３０とドレイン電極２６との間のＡｌＧａＮ層２０の表面にはフィールド絶縁膜３６が設けられており、また、ゲート電極２８の表面を覆うように絶縁膜３７が設けられている。ＳＢＤ金属電極３０と短絡するためのソース電極２４により、ＳＢＤ金属電極３０とドレイン電極２６との間にひさし状のフィールドプレート構造２４ａ（以下、ＦＰという）を構成しており、ＳＢＤ金属電極３０端部での電界集中を防止するようにしている。また、ドレイン電極２６においても同様なＦＰ構造２６ａが付加されている。
　窒化物系半導体素子１０の表面（ゲート電極２８等の電極が形成されている側の面、図４では上側にあたる面）には、外部からのごみや影響等を最低限に抑えるための表面保護膜３８が設けられている。基板１２の裏面には、裏面電極３５が形成されている。裏面電極３５は、通常はソース電極２４と短絡する場合が多いが、ドレイン電極２６と短絡したり、あるいはどちらとも接続しない（短絡しない）ようにしたり等、用途やパッケージ構造に合わせて接続を変更してもよい。
　なお、窒化物系半導体素子１０では、ＳＢＤ金属電極３０をＡｌＧａＮ層２０上に設けるための面積が必要になる。これによりデバイスのサイズが大きくなってしまうことや、ソース・ドレイン間の距離が長くなることにより素子抵抗が増大することを軽減するために、図４に示した長さＬ１、Ｌ２をできる限り小さくすることが好ましいが、以下に説明するような制限が設けられているため、当該制限を考慮して長さＬ１、Ｌ２が定められる。なお、長さＬ１は、リセス部２１の内側壁におけるゲート絶縁膜２２とＡｌＧａＮ層２０との接合部からＳＢＤ金属電極３０のゲート電極２８側端部までの距離であり、長さＬ２は、ＳＢＤ金属電極３０の長さ（ゲート電極２８側端部からドレイン電極２６側端部までの長さ）である。
　窒化物系半導体素子１０がオフ状態である場合、ＡｌＧａＮ層２０／ＧａＮ層１６の界面の２ＤＥＧ層１８のＳＢＤ金属電極３０直下は、２ＤＥＧが空乏化しており、図４に示すように、容量Ｃ１、Ｃ２としてモデル化することができる。
　これによりＳＢＤ金属電極３０直下の電圧値Ｖ１は、下記式（１）～（３）により得られる。
　Ｖ１＝Ｃ２×Ｖｄｓ／（Ｃ１＋Ｃ２）　（Ｖｄｓ：ドレイン・ソース間電圧）　・・・式（１）
　Ｃ１∝Ｌ２／Ｌ４　（Ｌ４：ＡｌＧａＮ層２０の層厚）　・・・式（２）
　Ｃ２∝Ｌ３／Ｌ５　（Ｌ３：ＧａＮ層１６の層厚、Ｌ５：ドレイン電極２６端部からＳＢＤ金属電極３０のドレイン電極２６側端部までの距離）　・・・式（３）
　例えば具体的一例として、Ｌ２＝１μｍ、Ｌ３＝１μｍ、Ｌ４＝２０ｎｍ、及びＬ５＝１０μｍとした場合、Ｖ１は下記式（４）として与えられる。
　Ｖ１＝０．００２×Ｖｄ　（Ｖｄ：ドレイン電圧）　・・・式（４）
　Ｖｄ＝１ｋＶとして電圧を印加すると、Ｖ１＝２Ｖとなる。これは簡単なモデルによる説明だが、実際には、容量Ｃ１、Ｃ２は、様々な要因により、上述の式（２）、（３）のような簡単な式では表せず、本発明者の経験等を考慮すると実際には電圧Ｖ１は、上記（４）式の５倍程度の電圧上昇を伴う。
　従って、実際のデバイス構造においては、上記式（２）～（４）と合わせて下記式（５）のようになる。
　Ｖ１＝０．１×Ｖｄ／（Ｌ５×Ｌ２）　（Ｌ２、Ｌ５共にμｍ単位）　・・・式（５）
　電圧Ｖ１が定常的にゲート電極２８に印加されても問題ない程度とするためには、下記式（６）を満たす必要がある。
　Ｖ１＜Ｅｍａｘ×ｄｏｘ　（Ｅｍａｘ：ゲート絶縁膜２２に定常的に印加しても良い最大電界値、ｄｏｘ：ゲート絶縁膜２２の膜厚）　・・・式（６）
　上記式（５）、（６）を合わせると長さＬ２に対して下記式（７）の関係を満たす必要がある。
　Ｌ２＞０．１×Ｖｄ／（Ｌ５×Ｖｄ×Ｅｍａｘ）　・・・式（７）
　電界値Ｅｍａｘは、ゲート絶縁膜２２がＳｉＯ２である場合、一般に３ＭＶ／ｃｍ程度である。電圧Ｖｄと長さＬ５から得られる電界値は１００Ｖ／μｍ程度であることが一般に知られているため、上記式（７）は下記式（８）のように簡略化される。
　Ｌ２＞１０／（Ｅｍａｘ×ｄｏｘ）　・・・（８）
　例えば、ゲート絶縁膜２２の膜厚ｄｏｘ＝６０ｎｍである場合、長さＬ２＝０．６μｍ程度以上となる。ゲート絶縁膜２２をより薄くした場合には、さらに長さＬ２を短くすることが困難になる。これらと、実際の窒化物系半導体素子１０の製造方法を鑑みると、ゲート絶縁膜２２の膜厚を厚くして０．１μｍ程度とした場合には、上記式（８）より、Ｌ２＝０．３μｍ程度が下限値として得られる。
　また、長さＬ１もＭＯＳＦＥＴ部３２のソース・ドレイン間耐圧を決める要素であることは当業者に一般的に理解されている。すなわち、ＭＯＳＦＥＴ部３２のドレイン側端部の電圧値は、上述した電圧値Ｖ１とほぼ同じ電圧値となることから、長さＬ１を極端に短くしてしまうと、当該耐圧が低下してしまう。当該耐圧が低下してしまうと、ドレイン電極２６に大きな電圧が印加された場合、ＭＯＳＦＥＴ部３２のドレイン側端部に当該耐圧以上の大きな電圧が印加されることになり、ゲート絶縁膜２２が破壊されてしまう。従って、上記電圧Ｖ１が印加されても、長さＬ１で示した領域でのブレークダウンが発生しないような長さに長さＬ１を設定する必要がある。具体的には、長さＬ１は、ＧａＮ層１６の耐圧で決められる。本発明者の経験により、ＧａＮ層１６の横方向耐圧は上記のように１００Ｖ／μｍ程度であることから、電圧Ｖ１として２０Ｖ以上の耐圧を持たせるためには、Ｌ１＝０．２μｍ以上とする必要がある。
　なお、上述した本実施の形態の窒化物系半導体素子１０は、例えば、以下のようにして製造することができる。なお、以下に示す製造方法は一例であり、これに限定されるものではない。
　ＭＯＣＶＤ法や、分子線エピタキシャル成長（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｉａｌ、ＭＢＥ）法等のエピタキシャル結晶成長法により、基板１２上にバッファ層１４及びＧａＮ層１６を順次積層させる。さらに、ＧａＮ層１６の上にＡｌＧａＮ層２０を同様にエピタキシャル成長法により形成する（図５参照）。なお、２ＤＥＧのキャリア濃度を制御するため、ＡｌＧａＮ層２０では、Ａｌの組成や層厚が調整される。
　次に、ＡｌＧａＮ層２０の表面にフォトレジストを塗布して、フォトリソグラフィ工程により、パターニングを行って予め定められたパターンを形成する。フォトレジストをマスクとして、リセス部２１が形成される領域の、ＡｌＧａＮ層２０及びＧａＮ層１６（一部）をエッチングにより除去する。さらに、化学気相成長（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｒｉｏｎ、ＣＶＤ）法等によりＳｉＯ２膜等のゲート絶縁膜２２をリセス部２１及び電極が形成される側の素子の表面に形成する。その後、フォトリソグラフィ工程を用いてパターニングを行い、ソース電極２４、ドレイン電極２６、及びＳＢＤ金属電極３０が形成される領域等のゲート絶縁膜２２をエッチング除去する（図６参照）。
　さらに、スパッタ法や真空蒸着法等によりソース電極２４、ドレイン電極２６、及びゲート電極２８を形成する。また、ＳＢＤ金属電極３０を形成する。さらに、ソース電極２４とＳＢＤ金属電極３０とを電気的に接続することにより、図１に示した本実施の形態の窒化物系半導体素子１０が製造される。
　以上説明したように、本発明者の多くの実験と破壊メカニズムの解析の結果得られた本実施の形態の窒化物系半導体素子１０では、ドレイン電極２６とゲート電極２８との間に設けられたＳＢＤ金属電極３０がＡｌＧａＮ層２０とショットキー接合されている。また、ＳＢＤ金属電極３０とソース電極２４とが接続されており、電気的に短絡している。これにより、ゲート電極２８にオフ信号が入ると、ＭＯＳＦＥＴ部３２がオフ状態となり、ＭＯＳＦＥＴ部３２のドレイン側の電圧がドレイン電極２６の電圧値と近くなる。ドレイン電極２６の電圧が上昇すると、ＳＢＤ金属電極３０の電圧値が、ＭＯＳＦＥＴ部３２のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極３０によってＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断される。
　このように本実施の形態では、ゲート電極２８にオフ信号が入ると、ＳＢＤ金属電極３０によりＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断され、ＭＯＳＦＥＴ部３２のドレイン側端部に集まる正孔をソース電極２４へ排出するため、ドレイン電極２６に大きな電圧が印加された場合であっても、ゲート電極２８の端部のゲート絶縁膜２２には大きな電界が印加されない。
　従って、ゲート絶縁膜２２の破壊を防止すると共に、信頼性を向上させることができ、高耐圧高速低抵抗の高性能な窒化物系半導体素子１０が得られる。
　なお、本実施の形態の窒化物系半導体素子１０では、電子供給層としてＡｌＧａＮ層２０を用いているがこれに限らず、ＡｌＧａＮが主成分であればよい。また、本実施の形態の窒化物系半導体素子１０では、基板１２上に１つの窒化物系半導体素子１０が形成されている構成について説明したがこれに限らず、１つの基板１２上に、お互いに電気的に絶縁された複数の窒化物系半導体素子１０を配置して、お互いに配線することによってインバータ等を構成してもよい。
　［第２の実施の形態］
　第２の実施の形態の窒化物系半導体素子は、第１の実施の形態の窒化物系半導体素子１０と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図７に示す。本実施の形態の窒化物系半導体素子５０では、リセス部５１がＧａＮ層１６に達していない、すなわちＭＯＳＦＥＴ部３２の下部がＡｌＧａＮ層２０であるように形成されている。ＭＯＳＦＥＴ部３２の閾値をある程度低くしても良い場合には、このように構成することが好ましい。なお、本実施の形態では、リセス部５１が形成されているＡｌＧａＮ層２０が十分に薄いため、ＧａＮ層１６の表面に生成された２ＤＥＧは濃度が十分に低く、ノーマリオフ型の窒化物系半導体装置として動作する。
　第１の実施の形態の窒化物系半導体素子１０のようにＧａＮ層１６上にゲート絶縁膜５２を形成する場合では、リセス部５１を形成する際のエッチングプロセスによるダメージ等により、ＧａＮ層１６表面に形成される電子の反転層の移動度が低下する。ＧａＮ層１６とＡｌＧａＮ層２０との界面よりも上部にゲート絶縁膜５２を形成することにより、移動度の低下を防止することができる。この場合には、ＭＯＳチャネルはＧａＮ層１６／ＡｌＧａＮ層２０界面に形成されるため、ＭＯＳＦＥＴ部３２の抵抗の上昇が抑えられるという利点が生じる。
　このように本実施の形態の窒化物系半導体素子５０では、リセス部５１がＡｌＧａＮ層２０内に形成されているため、ＧａＮ層１６表面に形成される電子の反転層の移動度の低下を防止すると共に、ＭＯＳＦＥＴ部３２の抵抗の上昇を抑えることができるという効果がさらに得られる。従って、安価で高性能なデバイスを提供することができる。
　［第３の実施の形態］
　第３の実施の形態の窒化物系半導体素子は、第１の実施の形態の窒化物系半導体素子１０及び第２の実施の形態の窒化物系半導体素子５０と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図８に示す。本実施の形態の窒化物系半導体素子６０では、第１の実施の形態の窒化物系半導体素子１０では、ＡｌＧａＮ層２０とショットキー接合された電極としてＳＢＤ金属電極３０が設けられているがこれにかわり、ＡｌＧａＮ層２０とｐｎ接合されたｐ－ＡｌＧａＮ層６４（半導体層）と、ｐ－ＡｌＧａＮ層６４の上にオーミック接合された電極が設けられている。
　本実施の形態の窒化物系半導体素子６０は、ＡｌＧａＮ層２０の上にｐｎ接合されたｐ－ＡｌＧａＮ層６４が設けられており、さらにｐ－ＡｌＧａＮ層６４の上にオーミック電極６２が形成されている。
　本実施の形態の窒化物系半導体素子６０のｐ－ＡｌＧａＮ層６４においても、第１の実施の形態の窒化物系半導体素子１０のＳＢＤ金属電極３０と同様に、ＭＯＳＦＥＴ部３２のドレイン側端部に集まる正孔をソース電極２４に排出する機能を有しているため、同様の効果が得られる。
　なお、第１の実施の形態に示したＳＢＤ金属電極３０と本実施の形態のｐ－ＡｌＧａＮ層６４とを混載するように構成してもよい。
　［第４の実施の形態］
　第４の実施の形態の窒化物系半導体素子は、第１の実施の形態～第３の実施の形態の窒化物系半導体素子（窒化物系半導体素子１０、５０、６０）と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図９に、また、上（ソース電極２４、ドレイン電極２６、及びゲート電極２８が形成されている側）から見た平面図を図１０に示す。なお、図９は図１０におけるＡ－Ａ断面での構成である。本実施の形態の窒化物系半導体素子７０では、第１の実施の形態の窒化物系半導体素子１０ではＡｌＧａＮ層２０上に設けられていたＳＢＤ金属電極３０にかわり、ＡｌＧａＮ層２０及びＧａＮ層１６に埋込まれたＳＢＤ金属電極７２が設けられている。
　本実施の形態では、ＡｌＧａＮ層２０の表面から、ＡｌＧａＮ層２０を貫通し、ＧａＮ層１６に到るまでリセス部７４が形成されており、当該リセス部７４にＳＢＤ金属電極７２が設けられており、図１０におけるＢ－Ｂ断面での構成は図１に示したような構成となる。なお、リセス部７４は、図１０に示すように、部分的に設けられている。
　このようにリセス部７４内にＳＢＤ金属電極７２が設けられていることにより、ＭＯＳＦＥＴ部３２界面に蓄積する正孔をより効率的にソース電極２４に排出することができる。
　なお、リセス部７４の深さは、少なくともＡｌＧａＮ層２０内部まででもよいが、好ましくは図９に示したようにＧａＮ層１６に到達している方がよく、特に２ＤＥＧの発生部分（２ＤＥＧ層１８）にＳＢＤ金属電極７２が接触していることが好ましい。
　［第５の実施の形態］
　第５の実施の形態の窒化物系半導体素子は、第１の実施の形態～第４の実施の形態の窒化物系半導体素子（窒化物系半導体素子１０、５０、６０、７０）と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図１１に示す。本実施の形態の窒化物系半導体素子８０では、ゲート絶縁膜２２の下部領域に第１のｎ＋領域となるソース電極２４側のｎ＋ＡｌＧａｎ層８３－１及びｎ＋ＧａＮ層８２－１と、ＳＢＤ金属電極３０側のｎ＋ＡｌＧａＮ層８３－２及びｎ＋ＧａＮ層８２－２が設けられていると共に、ドレイン電極２６の下部に第２のｎ＋領域となるｎ＋ＡｌＧａＮ層８４及びｎ＋ＧａＮ層８６が設けられている。
　ソース電極２４とゲート電極２８との間のゲート絶縁膜２２の下部領域のｎ＋領域であるｎ＋ＡｌＧａＮ層８３－１は、ソース電極２４と接合されている。また、ゲート電極２８とＳＢＤ金属電極３０との間のゲート絶縁膜２２の下部領域のｎ＋領域であるｎ＋ＧａＮ層８２－２及びｎ＋ＡｌＧａＮ層８３－２は、ＳＢＤ金属電極３０とは接続されていない。
　本実施の形態のｎ＋領域（ｎ＋ＧａＮ層８２－１、８２－２及びｎ＋ＡｌＧａＮ層８３－１、８３－２）は、ＡｌＧａＮ層２０を形成後、該当個所にＳｉを１０１５ｃｍ－２程度でイオン注入し、その後１０００℃前後で熱処理することにより、ＡｌＧａＮ層２０がｎ＋ＡｌＧａＮ層８３－１、８３－２に、ＧａＮ層１６がｎ＋ＧａＮ層８２－１、８２－２に変化することで形成される。
　このようにゲート絶縁膜２２下部領域にｎ＋領域が設けられていることにより、ゲート絶縁膜２２の側壁部分（リセス部２１の側壁部分）がチャネル領域となっているために、当該側壁部分を伝わって流れる抵抗成分を除去することができ、窒化物系半導体素子８０全体の抵抗を小さくすることができる。
　また、本実施の形態の窒化物系半導体素子８０では、ドレイン電極２６の下部領域のＡｌＧａＮ層２０がｎ＋ＡｌＧａＮ層８４に、ＧａＮ層１６がｎ＋ＧａＮ層８６に変化している。これにより、ドレイン電極２６のオーミック抵抗を小さくすることができると共に、リーク電流を減少させることができる。
　［第６の実施の形態］
　第６の実施の形態の窒化物系半導体素子は、第１の実施の形態～第５の実施の形態の窒化物系半導体素子（窒化物系半導体素子１０、５０、６０、７０、８０）と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図１２に示す。本実施の形態の窒化物系半導体素子９０では、第１～第５の実施の形態のＡｌＧａＮ層２０にかわり、ＧａＮ層９２－ＡとＡｌＮ層９２－Ｂとが繰り返し積層されてなる電子供給層９２が設けられている。
　図１２では、電子供給層９２をＧａＮ層９２－ＡとＡｌＮ層９２－Ｂとが３回、繰り返し積層されている場合を示している。このように電子供給層９２を、ＧａＮ層９２－ＡとＡｌＮ層９２－Ｂとが繰り返し積層された積層構造とすることにより、２ＤＥＧ層１８のキャリア濃度を高濃度、例えば、１×１０１３ｃｍ－２を越える濃度とし、窒化物系半導体素子９０を低抵抗化することができる。
　ところで、第１の実施の形態では、第１の実施の形態の窒化物系半導体素子１０は、２ＤＥＧのキャリア濃度が２×１０１２ｃｍ－２以上、１×１０１３ｃｍ－２以下で用いられることについて述べたが、これは、キャリア濃度が１×１０１３ｃｍ－２を越える範囲では、耐圧の低下が問題になる場合があるからである。図１３に、本実施の形態の窒化物系半導体素子９０、第１の実施の形態の窒化物系半導体素子１０、及び図２１に示した従来の窒化物系半導体素子１０００の２ＤＥＧのキャリア濃度と耐圧との関係を示す。
　一般に、窒化物系半導体素子の耐圧は、ＧＤ（ゲート－ドレイン）間距離に依存し、ＧＤ間距離が大きくなるほど、耐圧は、大きくなる。そのため、キャリア濃度が１×１０１３ｃｍ－２を越える場合には、ＧＤ間距離を大きくとることにより、耐圧の低下による問題を解消することができる。そのため、本実施の形態の窒化物系半導体素子９０では、第１の実施の形態の窒化物系半導体素子１０よりもＧＤ間距離を大きくしている。
　図１３に示すように、本実施の形態の窒化物系半導体素子９０では、耐圧が向上されているため、耐圧が低下していく傾向にあるキャリア濃度が１×１０１３ｃｍ－２を越える範囲（好ましくは、２×１０１３ｃｍ－２以下）においても、実用上、充分な耐圧が得られることが可能となった。
　なお、本実施の形態では、上述のように、電子供給層９２がＧａＮ層９２－ＡとＡｌＮ層９２－Ｂとが３回、繰り返し積層されている積層構造（図１２参照）である場合について示したが、積層回数、電子供給層９２全体におけるＡｌの組成比率、電子供給層９２の膜厚等、これに限定されるものではない。
　図１４に、本実施の形態の窒化物系半導体素子９０における、積層回数とキャリア濃度との関係を示す。なお、ここでは、積層回数にかかわらず、電子供給層９２全体の膜厚及びＡｌの組成比率は、略同様としている。具体的例として、積層回数が３回の場合では、ＧａＮ層９２－Ａ＝６．２０ｎｍ、ＡｌＮ層９２－Ｂ＝２．１０ｎｍ、電子供給層９２＝２４．９ｎｍ、ＡｌＮ膜厚比＝０．２５３としている。
　図１４に示すように、本実施の形態の窒化物系半導体素子９０では、積層回数にかかわらず、いずれも高いキャリア濃度が得られているが、積層回数により、キャリア濃度は異なる。
　また、図１５に、本実施の形態の窒化物系半導体素子９０における、電子供給層９２全体のＡｌの組成比率とキャリア濃度との関係を示す。なお、ここでは、電子供給層９２全体の膜厚及びＡｌの組成比率は、略同様としており、またＡｌＮ層９２－Ｂの膜厚＝０．５５ｎｍで同一としており、ＧａＮ層９２－Ａの膜厚及び繰り返し回数を変化させている。
　図１５に示すように、電子供給層９２全体のＡｌの組成比率が増加するのに応じて、キャリア濃度も増加する。
　また、図１６に、本実施の形態の窒化物系半導体素子９０における、電子供給層９２の膜厚とキャリア濃度との関係を示す。なお、ここでは、電子供給層９２全体のＡｌの組成比率は略同様としており、繰り返し回数は１２回としている。ＧａＮ層９２－Ａ及びＡｌＮ層９２－Ｂの膜厚を変化させることにより、電子供給層９２全体の膜厚を変更させている。
　図１６に示すように、電子供給層９２全体の膜厚が増加するのに応じて、キャリア濃度も増加する。
　このように、窒化物系半導体素子９０では、積層回数、電子供給層９２全体におけるＡｌの組成比率、電子供給層９２の膜厚等により、キャリア濃度が異なるため、これらは、所望のキャリア濃度や窒化物系半導体素子９０の特性等に応じて、定めればよい。
　また、本実施の形態では、電子供給層９２を２種類の層（ＧａＮ層９２－Ａ及びＡｌＮ層９２－Ｂ）により構成しているがこれに限らず、３種類以上の層で構成するようにしてもよい。
　［第７の実施の形態］
　第７の実施の形態の窒化物系半導体素子は、第１の実施の形態～第６の実施の形態の窒化物系半導体素子（窒化物系半導体素子１０、５０、６０、７０、８０、９０）と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図１７に示す。本実施の形態の窒化物系半導体素子１００では、電子供給層１０２が、ＧａＮ層１６と接する側に、ＡｌＮ層１０２－Ｃが備えられている。
　図１７に示した本実施の形態の窒化物系半導体素子１００では、具体的例として、電子供給層１０２を、膜厚が１．６０ｎｍのＧａＮ層１０２－Ａと膜厚が０．５５ｎｍのＡｌＮ層１０２－Ｂとが、１２回繰り返し積層された積層構造と、ＡｌＮ層１０２－Ｃとからなるように構成している。
　このように、電子供給層１０２が、ＡｌＮ層１０２－Ｃを備えることにより、キャリアの移動度を向上させることができる。図１８に、本実施の形態の窒化物系半導体素子１００における、ＡｌＮ層１０２－Ｃの膜厚とキャリア移動度との関係を示す。図１８に示すように、ＡｌＮ層１０２－Ｃの膜厚によりキャリア移動度は、変化するため、ＡｌＮ層１０２－Ｃの膜厚は、０．５～１．５ｎｍ程度が好ましく、１ｎｍ程度がより好ましい。
　なお、本実施の形態では、電子供給層１０２は、ＧａＮ層１０２－ＡとＡｌＮ層１０２－Ｂとによる積層構造と、ＧａＮ層１６と、の間にＡｌＮ層１０２－Ｃを備えるように構成しているがこれに限らず、例えば、第１～第５の実施の形態のように単一の電子供給層であるＡｌＧａＮ層（ＡｌＧａＮ層２０）と、ＧａＮ層１６と、の間にＡｌＮ層１０２－Ｃを備えるように構成してもよい。
　［第８の実施の形態］
　第８の実施の形態の窒化物系半導体素子は、第１の実施の形態～第７の実施の形態の窒化物系半導体素子（窒化物系半導体素子１０、５０、６０、７０、８０、９０、１００）と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図１９に示す。本実施の形態の窒化物系半導体素子１２０では、電子供給層２０とゲート絶縁膜１２２との間の、リセス部２１の周囲を除いた領域に電界緩和層１２４が設けられている。
　第１の実施の形態では、ゲート電極２８端部での電界が緩和されるため、ゲート・ドレイン間距離が近くなってしまうフィールドプレートを設ける必要がなく、帰還容量の増加を防止することができることについて述べた。第１の実施の形態の窒化物系半導体素子１０では、ＭＯＳＦＥＴ部３２がオフ時には、ゲート絶縁膜２２に高電圧が印加されない構造であるため、このように、フィールドプレートを設ける必要がない。しかしながら、オン時には、ゲート絶縁膜２２に高電圧が印加されるため、ゲート電極２８端部に電界を緩和するための構造（電界緩和構造）が必要とされる場合がある。
　そこで本実施の形態の窒化物系半導体素子１１０では、当該電界緩和構造として、電子供給層２０とゲート絶縁膜１２２との間の、リセス部２１の周囲を除いた領域に電界緩和層１２４が設けられている。
　電界緩和層１２４を設けることにより、ゲート絶縁膜１２２は、電子供給層２０の表面及び電界緩和層１２４の表面で折れ曲がった、多段（本実施の形態では２段）構造を有するように形成される。このようにゲート絶縁膜１２２では、電界緩和層１２４により、電界緩和層１２４の膜厚に応じた段差が生じ、ゲート電極の端部１２３に集中する電界を当該段差部分に分散させるため、ゲート電極の端部１２３に集中する電界を緩和することができる。
　電界緩和層１２４としては、ＳｉＯ２やＳｉＮ、または、これらの複合膜等を用いることができ、好ましくは、ＳｉＯ２膜が用いられる。また、電界緩和層１２４の膜厚は、当該膜厚に応じて電界が緩和されるため、オン時にゲート絶縁膜１２２に印加される電圧値等に応じて定められるが、０．０５～０．５ｎｍが好ましい。
　［第９の実施の形態］
　第９の実施の形態の窒化物系半導体素子は、第１の実施の形態～第８の実施の形態の窒化物系半導体素子（窒化物系半導体素子１０、５０、６０、７０、８０、９０、１００、１１０）と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。
　本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例を示す断面図を図２０に示す。本実施の形態の窒化物系半導体素子１３０では、電子供給層２０の表面にＧａＮよりなるキャップ層１３２が設けられている。キャップ層１３２の膜厚は、０．５～１０ｎｍが好ましい。
　このようにＧａＮよりなるキャップ層１３２を電子供給層２０の表面に設けることにより、高電圧が印加された際にドレイン電流が減少する、コラプスを低減することができる。
　なお、本実施の形態では、キャップ層１３２を図２０に示すように、リセス部２１を除いた電子供給層２０の表面全体に設けられているがこれに限らず、ソース電極２４、ドレイン電極２６、及びＳＢＤ金属電極３０の下部にあたる領域には設けないようにしてもよい。
　なお、上述の第１～第９の実施の形態では、説明及び図示を省略したが、窒化物系半導体素子の表面（電子供給層が設けられている側の面）全体には、例えば、ＳｉＮｘよりなる表面保護膜（パッシベーション膜）を設けることが好ましい。

Claims (14)

  1. 　基板と、
    　前記基板上に形成されたバッファ層と、
    　前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、
    　前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なり、かつ、少なくとも一層からなる電子供給層と、
    　前記電子供給層の表面から少なくとも前記電子供給層に到るまでの領域に形成されたリセス部と、
    　前記電子供給層上に前記リセス部を挟んで対向する位置に形成されたソース電極及びドレイン電極と、
    　前記リセス部内部を覆うように、前記リセス部から前記電子供給層の表面にわたって形成されたゲート絶縁膜と、
    　前記リセス部内の前記ゲート絶縁膜上に形成されたゲート電極と、
    　前記ゲート電極と前記ドレイン電極との間に形成され、かつ前記ソース電極に接続されて前記ソース電極にキャリアを輸送するためのキャリア輸送用電極と、
    　を備えた窒化物系半導体装置。
  2. 　前記キャリア輸送用電極が、前記電子供給層及び前記電子走行層の少なくとも一方とショットキー接合されている、請求項１に記載の窒化物系半導体装置。
  3. 　前記電子供給層の表面から前記電子供給層内部または前記電子走行層内部に到る深さまでの領域に前記キャリア輸送用電極が形成されている請求項２に記載の窒化物系半導体装置。
  4. 　前記電子供給層とｐｎ接合する半導体層を備え、前記半導体層上に前記キャリア輸送用電極がオーミック接合されている、請求項１に記載の窒化物系半導体装置。
  5. 　前記ソース電極から前記リセス部の下部領域に到るまでの前記ゲート絶縁膜の下部領域に形成され、前記ソース電極に接続された第１のｎ＋層と、
    　前記リセス部の下部領域から前記キャリア輸送用電極の手前に到るまでの前記ゲート絶縁膜の下部領域に形成され、前記キャリア輸送用電極に接続されていない第２のｎ＋層と、
    　を備えた請求項１から請求項４のいずれか１項に記載の窒化物系半導体装置。
  6. 　前記ドレイン電極の下部領域の電子供給層及び電子走行層がｎ＋層である、請求項５に記載の窒化物系半導体装置。
  7. 　前記電子走行層は、アンドープのＧａＮからなり、厚さが２ｎｍ以上、かつ、５００ｎｍ以下である、請求項１から請求項６のいずれか１項に記載の窒化物系半導体装置。
  8. 　前記電子供給層は、ＡｌＧａＮからなり、厚さが１ｎｍ以上、かつ、５０ｎｍ以下である、請求項１から請求項７のいずれか１項に記載の窒化物系半導体装置。
  9. 　前記電子走行層に発生する２次元電子ガスのキャリア濃度は２×１０１２ｃｍ－２以上、かつ、２×１０１３ｃｍ－２以下である、請求項１から請求項８のいずれか１項に記載の窒化物系半導体装置。
  10. 　前記電子供給層は、組成が異なる少なくとも二種類の層が繰り返し積層された積層構造を有する、請求項１から請求項９のいずれか１項に記載の窒化物系半導体装置。
  11. 　前記電子供給層は、前記電子走行層との間に、ＡｌＮからなる層を備えた、請求項１から請求項１０のいずれか１項に記載の窒化物系半導体装置。
  12. 　前記リセス部の周囲を除いた、前記電子供給層と前記ゲート絶縁膜との間の領域に、電界緩和層を備え、
    　前記ゲート絶縁膜は、前記電子供給層と前記電界緩和層との段差に応じた多段構造を有する、請求項１から請求項１１のいずれか１項に記載の窒化物系半導体装置。
  13. 　前記電子供給層の表面の少なくとも、前記ソース電極、前記ドレイン電極、及び前記キャリア輸送用電極が形成されない領域に、ＧａＮよりなるキャップ層を備えた、請求項１から請求項１２のいずれか１項に記載の窒化物系半導体装置。
  14. 　前記ソース電極、前記ドレイン電極、及び前記キャリア輸送用電極が形成された前記電子供給層の表面を覆うように形成された保護膜を備えた、請求項１から請求項１３のいずれか１項に記載の窒化物系半導体装置。
PCT/JP2011/074712 2010-04-23 2011-10-26 窒化物系半導体装置 WO2012144100A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011800644592A CN103314438A (zh) 2011-04-22 2011-10-26 氮化物系半导体装置
US13/979,090 US8928003B2 (en) 2010-04-23 2011-10-26 Nitride semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011096618A JP5548909B2 (ja) 2010-04-23 2011-04-22 窒化物系半導体装置
JP2011-096618 2011-04-22

Publications (1)

Publication Number Publication Date
WO2012144100A1 true WO2012144100A1 (ja) 2012-10-26

Family

ID=47042215

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/074712 WO2012144100A1 (ja) 2010-04-23 2011-10-26 窒化物系半導体装置

Country Status (2)

Country Link
CN (1) CN103314438A (ja)
WO (1) WO2012144100A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130187627A1 (en) * 2012-01-24 2013-07-25 Fujitsu Limited Semiconductor device and power supply device
CN111952282A (zh) * 2019-05-16 2020-11-17 珠海格力电器股份有限公司 一种晶体管及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579332B (zh) * 2013-10-31 2016-04-13 中航（重庆）微电子有限公司 异质结场效应管及其制作方法
CN104409482B (zh) * 2014-11-18 2017-02-22 西安电子科技大学 GaN基T形源场板功率器件及其制作方法
JP6614116B2 (ja) * 2016-05-24 2019-12-04 株式会社デンソー 半導体装置
CN115411106B (zh) * 2022-08-30 2023-06-16 杭州云镓半导体科技有限公司 一种具有雪崩耐量的GaN器件及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147387A (ja) * 2008-12-22 2010-07-01 Sanken Electric Co Ltd 半導体装置
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
JP2011082415A (ja) * 2009-10-09 2011-04-21 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
WO2008035403A1 (en) * 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147387A (ja) * 2008-12-22 2010-07-01 Sanken Electric Co Ltd 半導体装置
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
JP2011082415A (ja) * 2009-10-09 2011-04-21 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130187627A1 (en) * 2012-01-24 2013-07-25 Fujitsu Limited Semiconductor device and power supply device
CN111952282A (zh) * 2019-05-16 2020-11-17 珠海格力电器股份有限公司 一种晶体管及其制备方法

Also Published As

Publication number Publication date
CN103314438A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5548909B2 (ja) 窒化物系半導体装置
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
US9461122B2 (en) Semiconductor device and manufacturing method for the same
JP5487550B2 (ja) 電界効果半導体装置及びその製造方法
JP6251071B2 (ja) 半導体装置
US8530937B2 (en) Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
JP4645313B2 (ja) 半導体装置
US8823061B2 (en) Semiconductor device
WO2014174550A1 (ja) 窒化物半導体装置
JP2011204717A (ja) 化合物半導体装置
WO2019003746A1 (ja) 半導体装置
US20110204380A1 (en) Nitride-based fet
WO2012144100A1 (ja) 窒化物系半導体装置
WO2012160757A1 (ja) ショットキーダイオード
JP6562359B2 (ja) 半導体装置
WO2010016564A1 (ja) 半導体装置
JP6496149B2 (ja) 半導体装置および半導体装置の製造方法
JP5548906B2 (ja) 窒化物系半導体装置
JP5985162B2 (ja) 窒化物系半導体装置
JP5545653B2 (ja) 窒化物系半導体装置
JPWO2016185715A1 (ja) 半導体装置
JP2013041976A (ja) 窒化物系半導体装置
JP2016001651A (ja) 半導体装置およびその製造方法
JP2015056413A (ja) 窒化物半導体装置
JP7176475B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11863924

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13979090

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11863924

Country of ref document: EP

Kind code of ref document: A1