JP2013041976A - 窒化物系半導体装置 - Google Patents

Abstract

【課題】ダイオード部とトランジスタ部の面積比率を自由に設定することが可能な窒化物系半導体装置を提供することを目的とする。
【解決手段】第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１から成るトランジスタ部１と、第１電極２４と電気的に短絡された第１ショットキー電極２８及び第１ゲート電極２６と電気的に第２ショットキー電極２９から成るダイオード部２と、を備えて構成されている。また、第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成され、かつ、第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。さらに、第１ゲート電極２６と第２ゲート電極２７とは、対向して形成されており、第１ショットキー電極２８と第２ショットキー電極２９とは対向して形成されている。
【選択図】図１

Description

本発明は、双方向性を有する窒化物系の半導体装置に関するものである。

従来から高周波デバイス用半導体素子には、半導体材料として窒化ガリウム（ＧａＮ）系化合物半導体装置（以下、ＧａＮ系半導体素子という）が用いられている。ＧａＮ系半導体素子では、基板の表面に、例えば有機金属化学気相蒸着（ＭＯＣＶＤ：Ｍｅｔａｌ−Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｒｉｏｎ）法を用いて形成されたバッファ層や、不純物がドープされた電子走行層が設けられている。最近では、高周波用途に加え、電力用半導体素子（パワーデバイス）にも適用可能であるという認識から、高耐圧、大電流を扱うＧａＮ系半導体素子の検討が行われている。

特許文献１には、ＭＯＳ構造を有する窒化ガリウム系半導体素子が記載されている。特許文献１に記載されたＭＯＳ構造を有する窒化ガリウム系半導体素子の概略構成図を図１５に示す。図１５に示すように、従来の窒化ガリウム系半導体素子１００は、基板１１２上に、ＧａＮ結晶を積層するためのバッファ層１１４を介して電子走行層として機能するＧａＮ層１１６及び電子供給層として機能するＡｌＧａＮ層１２０が積層され、ヘテロ接合構造が形成されている。図１５の窒化ガリウム系半導体では、ＧａＮ層１１６とＡｌＧａＮ層１２０との界面直下（ＧａＮ層１１６の表面）に形成された２次元電子ガス（２ＤＥＧ：Ｔｗｏ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ、以下２ＤＥＧという）がキャリアとして利用される。

ＡｌＧａＮ層１２０の表面の一部にはリセス部１３２が形成される。当該リセス部１３２にゲート絶縁膜１２２を介して、ゲート電極１２６が配置されて、ＭＯＳ（ｎ型ＭＯＳ）構造（ＭＯＳＦＥＴ部）を構成する。

ゲート電極１２６に電圧を印加すると、ゲート絶縁膜１２２と接したＧａＮ層１１６の表面に電子が集まり、ＭＯＳチャネルを形成し（オン状態になり）、ＧａＮ層１１６とＡｌＧａＮ層１２０との界面に形成された２ＤＥＧ層１１８と電気的に接続されて、ソース電極１２４とドレイン電極１２５との間が電気的に導通された状態になる。

また、ＭＯＳチャネルがオフ状態の場合には、ソース電極１２４とドレイン電極１２５との間に電圧が印加されるとゲート端部から２ＤＥＧ層１１８が空乏化して高耐圧を維持することが可能となり、大電力かつ、高耐圧の半導体素子として機能する。そのため、近年、高周波で高効率の電力用半導体素子として窒化物系半導体素子の開発が進んでいる。従来、ゲート部がショットキー接合となっているいわゆるＨＥＭＴと呼ばれるデバイスが主に開発されてきた。このようなデバイスは、絶縁ゲートのほうが駆動回路が容易であること、及びＭＯＳＦＥＴ部に印加されるゲート電圧が０Ｖの場合（ゲート電圧を印加しない場合）に、電気的にオフ状態になる、いわゆるノーマリオフデバイスに用いることが容易であることから、注目されている。

また、近年では、ソースとドレインに双方向に耐圧が印加できるような素子が、ＡＣ−ＡＣの直接変換回路、例えば、マトリクスコンバータ等に使用できるとして注目されている。特許文献２には、ＧａＮを主たる半導体とした逆耐圧を有する半導体素子が記載されている。特許文献２に記載された逆耐圧を有する半導体素子の概略構成図の断面図を図１６に示す。また、図１６に示した半導体素子２００の等価回路図を図１７に示す。図１６に示した半導体素子２００で、基板２１２、バッファ層２１４、電子走行層２１６、２ＤＥＧ層２１８、電子供給層２２０、第１主電極２２４、第２主電極２２５、第１ゲート電極２２６、第２ゲート電極２２７、第１ダイオード形成用電極２２８、及び第２ダイオード形成用電極２２９を備えて構成されている。半導体素子２００は、図１７に示すように、一対のトランジスタ及びダイオードを備えており、双方向耐圧を有する半導体素子としての機能を有している。半導体素子２００では、図１６中、左右の第１主電極２２４及び第２主電極２２５が電圧の印加方向によってソース電極またはドレイン電極として動作が可能である。それぞれの第１ゲート電極２２６（Ｇ１）及び第２ゲート電極２２７（Ｇ２）に信号を印加することによって左右のトランジスタのオン、オフの制御が可能であり、双方向に耐圧を維持することが可能である。このような双方向耐圧を有する半導体素子を用いたマトリクスコンバータは、従来のインバータを用いたモーター制御と比較して、なめらかなモーター制御が可能で高調波が出にくくノイズが少ない。また、電力回生動作が容易等の特徴を備えており、省エネ技術において重要な変換回路と言われている。

国際公開第２００３／０７１６０７号パンフレット 特開２００９−２００１４９号公報

上記従来の技術では、ダイオードとして機能する部分（ダイオード部という）の面積（基板・チップ上の面積）とトランジスタとして機能する部分（トランジスタ部という）の面積との比率が、１：１となってしまう。例えば、特許文献２に記載の半導体素子２００では、図１７の等価回路図に示したように一対のダイオード部と、一対のトランジスタ部との比率が１：１となっている。半導体素子２００を上面（各電極が形成されている側）から見た上面図の一例を図１８に示す。なお、上述した図１６は、図１８のＡ−Ａ断面図の一例にあたる。半導体素子２００は、第１主電極２２４、第２主電極２２５、第１ゲート電極２２６、及び第２ゲート電極２２７より成るトランジスタとして機能するトランジスタ部２０１と、第１主電極２２４、第２主電極２２５、第１ダイオード形成用電極２２８、及び第２ダイオード形成用電極２２９より成るダイオードとして機能するダイオード部２０２と、を備えて構成されている。図１８に示されるように、半導体素子２００では、トランジスタ部２０１とダイオード部２０２との面積比率が、１：１になってしまう。

従来の半導体素子では、上述のようにダイオード部の面積とトランジスタ部の面積との比率が、１：１となってしまい、ダイオード部及びトランジスタ部の面積比率を自由に設定することができない。一般にトランジスタは、ダイオードよりも抵抗が高いため、同じ電流（電流値が同じ電流）を流すのに必要な各部の面積は、ダイオードの方が小さくてよい。しかしながら、ダイオード部及びトランジスタ部の面積比率を自由に設定することができないため、半導体素子に最適な設計が不可能な場合や、面積が増大する等の問題が生じる場合があった。

本発明は、上記に鑑みてなされたものであって、ダイオード部とトランジスタ部の面積比率を自由に設定することが可能な窒化物系半導体装置を提供することを目的とする。

請求項１に記載の窒化物系半導体装置は、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なる電子供給層と、前記電子供給層上の対向する位置に形成された第１電極及び第２電極と、複数の第１ゲート電極及び第２ゲート電極と、前記電子供給層に整流性を有する接合によって接合され、かつ、前記第１電極に接続されて前記第１電極にキャリアを輸送するための複数の第１キャリア輸送用電極と、前記電子供給層に整流性を有する接合によって接合され、かつ、前記第２電極に接続されて前記第２電極にキャリアを輸送するための複数の第２キャリア輸送用電極と、を備え、前記第１ゲート電極及び前記第１キャリア輸送用電極は、前記第１電極と前記第２電極との間に前記第１電極に沿って交互に配置され、かつ、前記第２ゲート電極及び前記第２キャリア輸送用電極は、前記第１ゲート電極及び前記第１キャリア輸送用電極と前記第２電極との間に前記第２電極に沿って交互に配置されている。

請求項２に記載の窒化物系半導体装置は、請求項１に記載の窒化物系半導体装置において、前記第１ゲート電極は前記第２ゲート電極と対向する位置に設けられており、かつ前記第１キャリア輸送用電極は前記第２キャリア電極と対向する位置に設けられている。

請求項３に記載の窒化物系半導体装置は、請求項１に記載の窒化物系半導体装置において、前記第１ゲート電極は前記第２キャリア輸送用電極と対向する位置に設けられており、かつ前記第１キャリア輸送用電極は前記第２ゲート電極と対向する位置に設けられている。

請求項４に記載の窒化物系半導体装置は、請求項１から請求項３のいずれか１項に記載の窒化物系半導体装置において、前記第１ゲート電極及び前記第２ゲート電極は、前記電子供給層上に形成されている。

請求項５に記載の窒化物系半導体装置は、請求項１から請求項３のいずれか１項に記載の窒化物系半導体装置において、前記電子供給層を分断する第１リセス部と、前記第１リセス部内部を覆うように、前記第１リセス部から前記電子供給層の表面にわたって形成された第１ゲート絶縁膜と、前記電子供給層を分断する第２リセス部と、前記第２リセス部内部を覆うように、前記第２リセス部から前記電子供給層の表面にわたって形成された第２ゲート絶縁膜と、を備え、前記第１ゲート電極は、前記第１ゲート絶縁膜上に形成されており、前記第２ゲート電極は、前記第２ゲート絶縁膜上に形成されている。

請求項６に記載の窒化物系半導体装置は、請求項１から請求項５のいずれか１項に記載の窒化物系半導体装置において、前記第１キャリア輸送用電極及び前記第２キャリア輸送用電極における整流性を有する接合は、ヘテロ接合、ｐｎ接合、及びショットキー接合のいずれかである。

ダイオード部とトランジスタ部の面積比率を自由に設定することが可能な窒化物系半導体装置を提供することができる、という効果を奏する。

本発明の第１の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す上面図である。 図１に示した窒化物系半導体素子のＡ−Ａ断面の一例を示す断面図である。 図１に示した窒化物系半導体素子のＢ−Ｂ断面の一例を示す断面図である。 図１に示した窒化物系半導体素子のＣ−Ｃ断面の一例を示す断面図である。 図１に示した窒化物系半導体素子の等価回路を示した回路図である。 図１に示した窒化物系半導体素子の製造方法の一例の一工程を説明するための説明図である。 図１に示した窒化物系半導体素子の製造方法の一例の一工程を説明するための説明図である。 第１の実施の形態に係る窒化物系半導体素子の概略構成のその他の一例を示す断面図である。 第１の実施の形態に係る窒化物系半導体素子の概略構成のその他の一例を示す上面図である。 本発明の第２の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す上面図である。 本発明の第３の実施の形態に係る窒化物系半導体素子の概略構成の一例を示す上面図である。 図１１に示した窒化物系半導体素子のＡ−Ａ断面の一例を示す断面図である。 図１１に示した窒化物系半導体素子のＢ−Ｂ断面の一例を示す断面図である。 図１１に示した窒化物系半導体素子のＣ−Ｃ断面の一例を示す断面図である。 従来の窒化物系半導体素子の概略構成の一例を示す断面図である。 従来の窒化物系半導体素子の概略構成の一例を示す断面図である。 図１６に示した窒化物系半導体素子の概略構成の一例の等価回路を示した回路図である 図１６に示した窒化物系半導体素子の概略構成の一例を示す上面図である。

［第１の実施の形態］

以下、図面を参照して本実施の形態の窒化物系半導体装置について詳細に説明する。なお、本実施の形態は本発明の半導体装置の一例であり、本実施の形態により本発明が限定されるものではない。

本実施の形態の窒化物系半導体装置である窒化物系半導体素子を上面から見た概略構成の一例の上面図を図１に示す。また、図１に示した窒化物系半導体素子のＡ−Ａ断面図を図２に、Ｂ−Ｂ断面図を図３に、Ｃ−Ｃ断面図を図４にそれぞれ示す。さらに、図１に示した窒化物系半導体素子の等価回路図を図５に示す。

本実施の形態の窒化物系半導体素子１０は、基板１２、バッファ層１４、ＧａＮ層１６、ＡｌＧａＮ層２０、第１電極２４、第２電極２５、第１ゲート電極２６、第２ゲート電極２７、第１ショットキー電極２８、及び第２ショットキー電極２９を備えて構成されており、略左右対称な構造を有している。また、第１電極２４、第２電極２５、第１ゲート電極２６、及び第２ゲート電極２７より構成される２つのＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）として機能する第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１を含むトランジスタ部１と、第１電極２４、第２電極２５、第１ショットキー電極２８、及び第２ショットキー電極２９より構成される２つのショットキーダイオードとして機能するダイオード部２と、を備えている。

基板１２の具体的一例としては、シリコン、サファイア、ＳｉＣ、ＺｒＢ_２、Ｓｉ、ＧａＮ、ＭｇＯ等の窒化物系化合物半導体を結晶成長させることが可能な基板が挙げられる。バッファ層１４は、ＧａＮ結晶を積層するための機能を有する層であり、ＧａＮ、ＡｌＮ、ＡｌＧａＮ等を用いることができ、バッファ層１４上に形成される電子走行層（本実施の形態ではＧａＮ層１６）を形成するＧａＮ結晶と格子整合すればよい。基板１２は、バイアス条件に応じて、第１電極２４及び第２電極２５の一方に短絡（接続）してもよいし、また、いずれとも接続しなくともよい。

ＧａＮ層１６は、電子走行層として機能するものであり、アンドープのＧａＮ等からなる。また、ＧａＮ層１６はＮ型でもＰ型でもよい。ＡｌＧａＮ層２０は、電子供給層として機能するものであり、ＧａＮ層１６とバンドギャップエネルギーが異なるＡｌＧａＮからなる。また、ＡｌＧａＮ層２０は、Ａｌ濃度の異なる複数の層構成を有していてもよい。ＧａＮ層１６とＡｌＧａＮ層２０との界面にバンドオフセットが形成されると共に、ＡｌＧａＮ／ＧａＮ界面にＡｌＧａＮ層２０及びＧａＮ層１６の自発分極及びピエゾ分極によって、正の電荷が発生することにより、ＧａＮ層１６の表面には、２ＤＥＧが生成される。本実施の形態では、２ＤＥＧが生成されたＧａＮ層１６の表面層を２ＤＥＧ層１８という。このとき、正の電荷の量は、ＧａＮ層１６及びＡｌＧａＮ層２０の膜厚とＡｌ組成の調整によって、制御される。なお、本実施の形態では、ＧａＮ層１６の厚さは２ｎｍ以上、５００ｎｍ以下が好ましい。また、ＡｌＧａＮ層２０の厚さは１ｎｍ以上、５０ｎｍ以下であり、Ａｌ組成比が０．０１以上、０．９９以下であることが好ましい。

電子走行層と電子供給層の組み合わせとしては、ＧａＮ／ＡｌＧａＮの組み合わせに限定されず、電子供給層が電子走行層よりもバンドギャップエネルギーの大きい材料の組み合わせであればよく、例えばＧａＮ／ＡｌＩｎＧａＮ、ＩｎＧａＮ／ＧａＮ、ＧａＮＡｓ／ＧａＮ、ＧａＩｎＮＡｓＰ／ＧａＮ、ＧａＩｎＮＰ／ＧａＮ、ＧａＮＰ／ＧａＮ、ＧａＮ／ＡｌＧａＩｎＮＡｓＰ、または、ＡｌＩｎＧａＮ／ＡｌＧａＮの組み合わせであってもよい。これらの組み合わせの場合であっても、２ＤＥＧの濃度を最適範囲内とするため、電子供給層及び電子走行層の膜厚及び組成比を適宜調整すればよい。

第１電極２４及び第２電極２５は、オーミック電極であり、ＡｌＧａＮ層２０上に直接形成されている。第１電極２４及び第２電極２５は、第１ゲート電極２６及び第２ゲート電極２７に印加されるゲート信号（電圧）の組み合わせによって、いずれもソース電極、またはドレイン電極として動作する機能を有している。

第１ゲート電極２６及び第２ゲート電極２７は、ＡｌＧａＮ層２０上に形成されている。第１ゲート電極２６に電圧を印加することにより、ゲート電圧が印加され、また、第２ゲート電極２７に電圧を印加することにより、ゲート電圧が印加される。第１ゲート電極２６及び第２ゲート電極２７に電圧（オン信号のゲート電圧）が印加されることにより第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１各々、トランジスタ動作が可能であり、本実施の形態では、双方共にノーマリオンであり、双方向動作する。

第１ショットキー電極２８及び第２ショットキー電極２９は、ＡｌＧａＮ層２０上に、各々ＡｌＧａＮ層２０とショットキー接合されて形成されている。第１ショットキー電極２８は、第１電極２４に電気的に接続されており、短絡されている。また、第２ショットキー電極２９は、第２電極２５に電気的に接続されており、短絡されている。図１及び図４に示すように、第１ゲート電極２６及び第１ショットキー電極２８は、第１電極２４及び第２電極２５の間の領域に第１電極２４に沿って、交互に配置されている。また同様に、第２ゲート電極２７及び第２ショットキー電極２９は、第１電極２４及び第２電極２５の間の領域に第２電極２５に沿って交互に配置されている。また、第１ショットキー電極２８上には第１電極２４と接続し、キャリアを輸送するための接続配線２４ａが形成されている。また同様に、第２ショットキー電極２９上には第２電極２５と接続し、キャリアを輸送するための接続配線２５ａが形成されている。

なお、図１〜図４では図示を省略したが、窒化物系半導体素子１０の上面（第１電極２４及び第２電極２５等の電極が形成されている側の面）には、外部からのごみや影響等を最低限に抑えるための表面保護膜が設けられている。また、基板１２の裏面には、裏面電極が形成されている。裏面電極は、バイアス条件や用途、パッケージ構造等に合わせて、第１電極２４及び第２電極２５の一方と短絡させたり、両者と短絡させない（接続しない）ようにしたりすることができる。

本実施の形態の窒化物系半導体素子１０では、第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１がノーマリオンであり、第１ゲート電極（Ｇ１）２６及び第２ゲート電極（Ｇ２）２７共にオン信号が入力されると、双方向トランジスタとして動作する。一方、第１ゲート電極（Ｇ１）２６及び第２ゲート電極（Ｇ２）２７の少なくとも一方にオフ信号が入力されると、他方に入力される信号がオン信号及びオフ信号のいずれであるかにかかわらず、ダイオードとして動作する。

本実施の形態の窒化物系半導体素子１０では、第１ＨＥＭＴ部３０または第２ＨＥＭＴ部３１のドレイン側が負バイアスされた場合（ダイオードとして動作する場合）、それぞれ、第１ショットキー電極２８・第２ショットキー電極２９が第１ゲート電極２６・第２ゲート電極２７下部のキャリアを引き抜いて、それぞれ第１電極２４・第２電極２５に排出（輸送）するため、第１ゲート電極２６・第２ゲート電極２７に大きな電流が流れてゲート配線が破壊されるのを防止することができる。

なお一般に、２ＤＥＧ（２ＤＥＧ層１８）のキャリア濃度は、２×１０^１２ｃｍ^−２以上、１×１０^１３ｃｍ^−２以下で用いられる。しかしながら図１６に示したような従来の窒化物系半導体素子１００では、２ＤＥＧのキャリア濃度を２×１０^１２ｃｍ^−２以上に大きくすると耐圧が極端に低下するが、本実施の形態の窒化物系半導体素子１０は、上述した構造をとることにより、２ＤＥＧ（２ＤＥＧ層１８）のキャリア濃度を一般に、好ましいとされている濃度である５×１０^１２ｃｍ^−２以上に大きくしても、耐圧を維持することができるようになった。すなわち、低いオン抵抗と高い耐圧とを同時に実現することが可能となった。

また、本実施の形態の窒化物系半導体素子１０は、第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成されている。同様に、第１電極２４と第２電極２５との間の領域に第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。さらに、第１ゲート電極２６と第２ゲート電極２７とは、対向して形成されており、第１ショットキー電極２８と第２ショットキー電極２９とは対向して形成されている。すなわち、本実施の形態では、ＨＥＭＴ同士が対向して形成されており、かつ、ダイオード同士が対向して形成されている。従って、トランジスタ部１の面積及びダイオード部２の面積比率を任意に設定することができる。具体的には、図１における第１ゲート電極２６及び第２ゲート電極２７の占める面積と、第１ショットキー電極２８及び第２ショットキー電極２９の占める面積との比率を任意に設定することができる。

上述したように、一般にトランジスタは、ダイオードよりも抵抗が高いため、同じ電流（電流値が同じ電流）を流すのに必要な各部の面積は、ダイオードの方が小さくてよい。このような場合、例えば、図１に示すようにダイオード部２の面積比率をトランジスタ部１に比べて小さくすることができる。従って、半導体素子に最適な設計を可能にすることができ、面積（基板１２やチップ）の増大を抑制することができる。

さらに、本実施の形態の窒化物系半導体素子１０では、第１ＨＥＭＴ部３０と第２ＨＥＭＴ部３１との間に、第１ショットキー電極２８及び第２ショットキー電極２９が形成されていないため、第１ＨＥＭＴ部３０と第２ＨＥＭＴ部３１との間の距離を短くすることができる。

また、例えば、図１６に示した従来の半導体素子２００のように、第１ＨＥＭＴ部３０と第２ＨＥＭＴ部３１との間に、第１ショットキー電極２８及び第２ショットキー電極２９が形成されている場合、第１ショットキー電極２８及び第２ショットキー電極２９形成時のプロセスダメージを受けて、抵抗が上昇しやすいという不具合が発生する場合がある。また、流れる電流が増加してくると、第１ショットキー電極２８及び第２ショットキー電極２９直下での２ＤＥＧ領域（２ＤＥＧ層１８）の電位が上昇し、そのため、第１ショットキー電極２８及び第２ショットキー電極２９が逆バイアスされて２ＤＥＧ濃度が減少し、当該領域の抵抗が上昇するという不具合が発生する場合がある。これに対して、本実施の形態の窒化物系半導体素子１０では、第１ＨＥＭＴ部３０と第２ＨＥＭＴ部３１との間に、第１ショットキー電極２８及び第２ショットキー電極２９が形成されていないため、トランジスタとして動作する場合、電流が第１ショットキー電極２８及び第２ショットキー電極２９の下部を通過しなくてよい。従って、上述のような不具合の発生を防止することができる。

なお、上述した本実施の形態の窒化物系半導体素子１０は、例えば、以下のようにして製造することができる。なお、以下に示す製造方法は一例であり、これに限定されるものではない。

ＭＯＣＶＤ法や、分子線エピタキシャル成長（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｉａｌ、ＭＢＥ）法等のエピタキシャル結晶成長法により、基板１２上にバッファ層１４及びＧａＮ層１６を順次積層させる。さらに、ＧａＮ層１６の上にＡｌＧａＮ層２０を同様にエピタキシャル成長法により形成する（Ａ−Ａ断面である図６参照）。なお、２ＤＥＧのキャリア濃度を制御するため、ＡｌＧａＮ層２０では、Ａｌの組成や層厚が調整される。

次に、ＡｌＧａＮ層２０の表面にフォトレジストを塗布して、当該フォトレジストをマスクとしてフォトリソグラフィ工程により、パターニングを行って予め定められたパターンを形成する（Ａ−Ａ断面である図６参照）。

さらに、スパッタ法や真空蒸着法等により第１ゲート電極２６、第２ゲート電極２７、第１ショットキー電極２８、及び第２ショットキー電極２９を形成する。さらに、第１電極２４及び第２電極２５を形成し、第１電極２４と第１ショットキー電極２８とを接続配線２４ａにより電気的に接続し、第２電極２５と第２ショットキー電極２９とを接続配線２５ａにより電気的に接続することにより、図１に示した本実施の形態の窒化物系半導体素子１０が製造される。

以上説明したように、本発明者の多くの実験と破壊メカニズムの解析の結果得られた本実施の形態の窒化物系半導体素子１０では、第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１から成るトランジスタ部１と、第１電極２４と電気的に短絡された第１ショットキー電極２８及び第１ゲート電極２６と電気的に第２ショットキー電極２９から成るダイオード部２と、を備えて構成されている。また、第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成され、かつ、第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。さらに、第１ゲート電極２６と第２ゲート電極２７とは、対向して形成されており、第１ショットキー電極２８と第２ショットキー電極２９とは対向して形成されている。

従って、トランジスタ部１の面積及びダイオード部２の面積比率を任意に設定することができる。例えば、にダイオード部２の面積比率をトランジスタ部１に比べて小さくすることができる。従って、半導体素子に最適な設計を可能にすることができ、面積（基板１２やチップ）の増大を抑制することができる。

さらに、本実施の形態の窒化物系半導体素子１０では、第１ＨＥＭＴ部３０と第２ＨＥＭＴ部３１との間に、第１ショットキー電極２８及び第２ショットキー電極２９が形成されていないため、第１ＨＥＭＴ部３０と第２ＨＥＭＴ部３１との間の距離を短くすると共に、トランジスタとして動作する場合、第１ショットキー電極２８及び第２ショットキー電極２９の下部を電流が通過するのを抑制することができる。従って、第１ショットキー電極２８及び第２ショットキー電極２９の下部を電流が通過することにより生じる不具合を防止することができる。

なお、本実施の形態の窒化物系半導体素子１０は、上述の構成に限定されず、例えば、本発明の主旨を逸脱しない限り、種々の構成を採用することができる。例えば、以下の用に構成してもよい。窒化物系半導体素子１０のその他の構成の一例の断面図（Ａ−Ａ断面図）を図８に示す。図８に示した窒化物系半導体素子１０では、第１電極２４の下部領域にｎ＋領域となるｎ＋ＡｌＧａｎ層３４及びｎ＋ＧａＮ層３２が設けられている。また同様に、第２電極２５の下部領域にｎ＋領域となるｎ＋ＡｌＧａｎ層３５及びｎ＋ＧａＮ層３３が設けられている。

第１電極２４の下部領域のｎ＋領域であるｎ＋ＡｌＧａＮ層３４は、第１電極２４と接合されている。第２電極２５の下部領域のｎ＋領域であるｎ＋ＡｌＧａＮ層３５は、第２電極２５と接合されている。

当該ｎ＋領域（ｎ＋ＧａＮ層３２、３４及びｎ＋ＡｌＧａＮ層３３、３５）は、ＡｌＧａＮ層２０を形成後、該当個所にＳｉを１０^１５ｃｍ^−２程度でイオン注入し、その後１０００℃前後で熱処理することにより、ＡｌＧａＮ層２０がｎ＋ＡｌＧａＮ層３３、３５に、ＧａＮ層１６がｎ＋ＧａＮ層３２、３３に変化することで形成される。

このように第１電極２４及び第２電極２５下部領域にｎ＋領域が設けられていることにより、第１電極２４及び第２電極２５下部がチャネル領域となっているために、抵抗成分を除去することができ、窒化物系半導体素子１０全体の抵抗を小さくすることができる。

また、例えば、第１電極２４で第１ショットキー電極２８に加えて第１ゲート電極２６の上部も覆うように構成すると共に、第２電極２５で第２ショットキー電極２９に加えて第２ゲート電極２７２６の上部も覆うように構成（図９、上面図参照）し、第１電極２４及び第２電極２５をフィールドプレートして機能させるように構成してもよい。また、図示を省略するが、トランジスタ部１をノーマリオフ型のＨＥＭＴにより構成してもよい。

［第２の実施の形態］

第２の実施の形態の窒化物系半導体素子は、第１の実施の形態の窒化物系半導体素子１０と略同様の構成及び動作であるため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。

本実施の形態では、第１ゲート電極２６、第２ゲート電極２７、第１ショットキー電極２８、及び第２ショットキー電極２９の配置が第１の実施の形態と異なる。本実施の形態の窒化物系半導体装置である窒化物系半導体素子の概略構成の一例の上面図を図１０に示す。

図１０に示すように、本実施の形態の窒化物系半導体素子１０では、第１の実施の形態と同様に、第１電極２４と第１電極２４と第２電極２５との間の領域に第１電極２４に沿って、第１ゲート電極２６及び第１ショットキー電極２８が交互に形成されている。同様に、第１電極２４と第２電極２５との間の領域に第２電極２５に沿って、第２ゲート電極２７及び第２ショットキー電極２９が交互に形成されている。

一方、第１の実施の形態と異なり、第１ゲート電極２６は、第２ショットキー電極２９と対向する位置に形成されている。また、第１ショットキー電極２８は、第２ゲート電極２７と対向する位置に形成されている。このように、本実施の形態では、ゲート電極とショットキー電極とが千鳥配置されている。すなわち、本実施の形態の窒化物系半導体素子１０では、トランジスタとダイオードとが対向して設けられている。なお、第１ゲート電極２６と第２ショットキー電極２９、及び第２ゲート電極２７と第１ショットキー電極２８は、それぞれ、少なくとも一部が対向しておればよく、その程度は、窒化物系半導体素子１０の仕様等により、定めればよい。

第１の実施の形態の窒化物系半導体素子１０（図１参照）では、第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１が対向しているため、トランジスタとして動作する場合の第１ＨＥＭＴ部３０及び第２ＨＥＭＴ部３１（トランジスタ部１）の抵抗は小さくなる一方で、ダイオードとして動作する場合は、第１ＨＥＭＴ部３０（第１ゲート電極２６）及び第２ＨＥＭＴ部３１（第２ゲート電極２７）が電流が通過するルートになり、ダイオード動作の際の抵抗が高くなる。通常、ＦＥＴの抵抗は２ＤＥＧのドリフト領域よりもチャネル部分（ゲート部分）が大きいため、多少ドリフト距離をのばしても、ダイオード（ダイオード部２）の面積比率を相対的に小さくし、トランジスタ部１の面積比率を高める方が有利である。

以上説明したように、本実施の形態では、ダイオードとトランジスタとを対向させることにより、ダイオードとして動作する場合に、第１ＨＥＭＴ部３０（第１ゲート電極２６）及び第２ＨＥＭＴ部３１（第２ゲート電極２７）を電流が通過するルートとなることを抑制する。これにより、ダイオード動作の際の抵抗を低くすることができ、ダイオード部２の面積比率を相対的に小さくすることができる。

［第３の実施の形態］

第３の実施の形態の窒化物系半導体素子は、第１の実施の形態の窒化物系半導体素子１０と略同様の構成及び動作を含むため、同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ詳細に説明する。

第１の実施の形態及び第２の実施の形態では、トランジスタ部１がＨＥＭＴで構成されている場合について説明したが、本実施の形態では、トランジスタ部がノーマリオフのＭＯＳＦＥＴで構成されている場合について詳細に説明する。

本実施の形態の窒化物系半導体装置である窒化物系半導体素子を上面から見た概略構成の一例の上面図を図１１に示す。また、図１１に示した窒化物系半導体素子のＡ−Ａ断面図を図１２に、Ｂ−Ｂ断面図を図１３に、Ｃ−Ｃ断面図を図１４にそれぞれ示す。

本実施の形態の窒化物系半導体素子５０は、基板１２、バッファ層１４、ＧａＮ層１６、ＡｌＧａＮ層２０、絶縁膜５１、第１ゲート絶縁膜５２、第２ゲート絶縁膜５３、第１電極５４、第２電極５５、第１ゲート電極５６、第２ゲート電極５７、第１ショットキー電極５８、及び第２ショットキー電極５９を備えて構成されており、略左右対称な構造を有している。また、第１電極５４、第２電極５５、第１ゲート電極５６、及び第２ゲート電極５７より構成される２つのＭＯＳＦＥＴとして機能する第１ＭＯＳＦＥＴ部６０及び第２ＭＯＳＦＥＴ部６１を含むトランジスタ部７１と、第１電極５４、第２電極５５、第１ショットキー電極５８、及び第２ショットキー電極５９より構成される２つのショットキーダイオードとして機能するダイオード部７２と、を備えている。

本実施の形態では、ＡｌＧａＮ層２０を貫通してＧａＮ層１６に達する深さまでＡｌＧａＮ層２０の少なくとも一部を分断するように、第１リセス部６２及び第２リセス部６３が形成されている。図１２に示すように第１ゲート絶縁膜５２が第１リセス部６２の内部を覆うように形成されている。また、第２ゲート絶縁膜５３が第２リセス部６３の内部を覆うように形成されている。また、第１ゲート電極５６と第２ゲート電極５７との間の領域のＡｌＧａＮ層２０上には、絶縁膜５１が形成されている。

第１ゲート電極５６は、第１リセス部６２に形成されており、本実施の形態では、第１ゲート電極５６の下部（第１ＭＯＳＦＥＴ部６０の下部）がＧａＮ層１６になっている。第１ゲート電極５６に電圧を印加することにより、第１ゲート絶縁膜６２を介して、ゲート電圧が印加される。また、第２ゲート電極５７は、第２リセス部６３に形成されており、本実施の形態では、第２ゲート電極５７の下部（第２ＭＯＳＦＥＴ部６１の下部）がＧａＮ層１６になっている。第２ゲート電極５７に電圧を印加することにより、第２ゲート絶縁膜５３を介して、ゲート電圧が印加される。第１ゲート電極５６及び第２ゲート電極５７に電圧（オン信号のゲート電圧）が印加されることにより第１ＭＯＳＦＥＴ部６０及び第２ＭＯＳＦＥＴ部６１各々、トランジスタ動作が可能であり、本実施の形態では、いずれにおいてもＡｌＧａＮ層２０が分断されているため、両方共にノーマリオフであり、双方向動作する。

第１ショットキー電極５８及び第２ショットキー電極５９は、ＡｌＧａＮ層２０上に、各々ＡｌＧａＮ層２０とショットキー接合されて形成されている。第１ショットキー電極５８は、第１電極５４に電気的に接続されており、短絡されている。また、第２ショットキー電極５９は、第２電極５５に電気的に接続されており、短絡されている。図１１及び図１４に示すように、第１ゲート電極５６及び第１ショットキー電極５８は、第１電極５４及び第２電極５５の間の領域に第１電極５４に沿って、交互に配置されている。また同様に、第２ゲート電極５７及び第２ショットキー電極５９は、第１電極５４及び第２電極５５の間の領域に第２電極５５に沿って交互に配置されている。また、第１ショットキー電極５８上には第１電極５４と接続し、キャリアを輸送するための接続配線５４ａが形成されている。また同様に、第２ショットキー電極５９上には第２電極５５と接続し、キャリアを輸送するための接続配線５５ａが形成されている。

本実施の形態の窒化物系半導体素子１０では、第１ＭＯＳＦＥＴ部６０及び第２ＭＯＳＦＥＴ部６１がノーマリオフであり、第１ゲート電極（Ｇ１）５６及び第２ゲート電極（Ｇ２）５７共にオン信号が入力されると、双方向トランジスタとして動作する。一方、第１ゲート電極（Ｇ１）５６及び第２ゲート電極（Ｇ２）５７の少なくとも一方にオフ信号が入力されると、他方に入力される信号がオン信号及びオフ信号のいずれであるかにかかわらず、ダイオードとして動作する。本実施の形態の窒化物系半導体素子５０では、ダイオードとして動作する場合、それぞれ、第１ショットキー電極５８・第２ショットキー電極５９が第１ゲート電極５６の第１リセス部６２の端部付近・第２ゲート電極５７下部の第２リセス部６３の端部付近に蓄積するキャリアを引き抜いて、それぞれ第１電極５４・第２電極５５に排出（輸送）する。その結果、第１ゲート絶縁膜５２及び第２ゲート絶縁膜５３に過大な電圧が印加されるのを防止し、第１ゲート絶縁膜５２及び第２ゲート絶縁膜５３が破壊するのを防止することができる。

このように構成することにより、第１の実施の形態の窒化物系半導体素子１０と同様の効果を得ることができる。すなわち、低いオン抵抗と高い耐圧とを同時に実現することが可能となった。

また、第１電極５４と第２電極５５との間の領域に第１電極５４に沿って、第１ゲート電極５６及び第１ショットキー電極５８が交互に形成され、かつ、第２電極５５に沿って、第２ゲート電極５７及び第２ショットキー電極５９が交互に形成されている。さらに、第１ゲート電極５６と第２ゲート電極５７とは、対向して形成されており、第１ショットキー電極５８と第２ショットキー電極５９とは対向して形成されている。従って、第１の実施の形態と同様に、トランジスタ部７１の面積及びダイオード部７２の面積比率を任意に設定することができる。例えば、にダイオード部７２の面積比率をトランジスタ部７１に比べて小さくすることができる。従って、半導体素子に最適な設計を可能にすることができ、面積（基板１２やチップ）の増大を抑制することができる。

さらに、窒化物系半導体素子５０では、第１ＭＯＳＦＥＴ部６０と第２ＭＯＳＦＥＴ部６１との間に、第１ショットキー電極５８及び第２ショットキー電極５９が形成されていないため、第１ＭＯＳＦＥＴ部６０と第２ＭＯＳＦＥＴ部６１との間の距離を短くすると共に、トランジスタとして動作する場合、第１ショットキー電極５８及び第２ショットキー電極５９の下部を電流が通過するのを抑制することができる。従って、第１の実施の形態と同様に、第１ショットキー電極５８及び第２ショットキー電極５９の下部を電流が通過することにより生じる不具合を防止することができる。

このように、トランジスタ部７１を第１ＭＯＳＦＥＴ部６０及び第２ＭＯＳＦＥＴ部６１で構成した場合においても、ＨＥＭＴでトランジスタ部を構成した場合（第１の実施の形態及び第２の実施の形態）と同様の効果が得られる。なお、第１の実施の形態で説明したように、第１電極５４及び第２電極５５の下部（本実施の形態では、さらに第１リセス部６２及び第２ＭＯＳＦＥＴ部６１の側壁を覆うように）にｎ＋領域を設ける（図８参照）ようにしてもよい。また、第１電極５４で第１ゲート電極５６を覆うと共に、第２電極５５で第２ゲート電極５７を覆ってフィールドプレートして機能させるように構成（図９参照）してもよい）。さらに、第２の実施の形態で説明したように、第１ゲート電極５６と第２ショットキー電極５９とを対向させると共に第１ショットキー電極５８と第２電極５５とを対向させる、千鳥配置（図１０参照）に形成してもよい。

なお、上述の第１の実施の形態〜第３の実施の形態の窒化物系半導体素子（１０、５０）では、電子供給層としてＡｌＧａＮ層２０を用いているがこれに限らず、ＡｌＧａＮが主成分であればよい。また、上述の第１の実施の形態〜第３の実施の形態の窒化物系半導体素子（１０、５０）では、基板１２上に１つの窒化物系半導体素子（１０、５０）が形成されている構成について説明したがこれに限らず、１つの基板１２上に、お互いに電気的に絶縁された複数の上述の第１の実施の形態〜第５の実施の形態の窒化物系半導体素子（１０、５０）を配置して、お互いに配線することによってインバータ等を構成してもよい。

また、上述の第１の実施の形態〜第３の実施の形態の窒化物系半導体素子（１０、５０）では、ＡｌＧａＮ層２０にショットキー接合されたショットキー電極（第１ショットキー電極２８、５８、第２ショットキー電極２９、５９）により構成される場合について説明したが、また、第１ショットキー電極２８、５８、第２ショットキー電極２９、５９は、ＡｌＧａＮ層２０上に整流性を有する結合により形成されていればよく、当該整流性を有する結合は、ヘテロ接合、ｐｎ接合、及びショットキー接合のいずれであってもよい。また、当該ショットキー電極をｐ−ＡｌＧａＮ電極、またはｐ−ＧａＮ電極に置き換えてもよい。をｐ−ＡｌＧａＮ電極、またはｐ−ＧａＮ電極を用いる場合は、窒化物系半導体素子（１０、５０）を製造するためにをｐ−ＡｌＧａＮ電極、またはｐ−ＧａＮ電極を成膜しなければならないため、製造方法がショットキー電極を設ける場合に比べてやや複雑になる反面、ゲート電極（第１ゲート電極２６、５６及び第２ゲート電極２７、５７）のリーク電流を各段に減少させることができる。

１、７１ トランジスタ部
２、７２ ダイオード部
１０、５０ 窒化物系半導体素子
１２ 基板
１４ バッファ層
１６ ＧａＮ層
１８ ２ＤＥＧ層
２０ ＡｌＧａＮ層
２４、５４ 第１電極
２５、５５ 第２電極
２６、５６ 第１ゲート電極
２７、５７ 第２ゲート電極
２８、５８ 第１ショットキー電極
２９、５９ 第２ショットキー電極
３０ 第１ＨＥＭＴ部
３１ 第２ＨＥＭＴ部
６０ 第１ＭＯＳＦＥＴ部
６１ 第２ＭＯＳＦＥＴ部
３２ 第1リセス部
３３ 第２リセス部

Claims (6)

1. 基板と、
   前記基板上に形成されたバッファ層と、
   前記バッファ層上に形成された窒化物系化合物より成る電子走行層と、
   前記電子走行層上に形成され、前記電子走行層とはバンドギャップエネルギーが異なる電子供給層と、
   前記電子供給層上の対向する位置に形成された第１電極及び第２電極と、
   複数の第１ゲート電極及び第２ゲート電極と、
   前記電子供給層に整流性を有する接合によって接合され、かつ、前記第１電極に接続されて前記第１電極にキャリアを輸送するための複数の第１キャリア輸送用電極と、
   前記電子供給層に整流性を有する接合によって接合され、かつ、前記第２電極に接続されて前記第２電極にキャリアを輸送するための複数の第２キャリア輸送用電極と、
   を備え、
   前記第１ゲート電極及び前記第１キャリア輸送用電極は、前記第１電極と前記第２電極との間に前記第１電極に沿って交互に配置され、かつ、前記第２ゲート電極及び前記第２キャリア輸送用電極は、前記第１ゲート電極及び前記第１キャリア輸送用電極と前記第２電極との間に前記第２電極に沿って交互に配置された、窒化物系半導体装置。
2. 前記第１ゲート電極は前記第２ゲート電極と対向する位置に設けられており、かつ前記第１キャリア輸送用電極は前記第２キャリア電極と対向する位置に設けられている、請求項１に記載の窒化物系半導体装置。
3. 前記第１ゲート電極は前記第２キャリア輸送用電極と対向する位置に設けられており、かつ前記第１キャリア輸送用電極は前記第２ゲート電極と対向する位置に設けられている、請求項１に記載の窒化物系半導体装置。
4. 前記第１ゲート電極及び前記第２ゲート電極は、前記電子供給層上に形成されている、請求項１から請求項３のいずれか１項に記載の窒化物系半導体装置。
5. 前記電子供給層を分断する第１リセス部と、
   前記第１リセス部内部を覆うように、前記第１リセス部から前記電子供給層の表面にわたって形成された第１ゲート絶縁膜と、
   前記電子供給層を分断する第２リセス部と、
   前記第２リセス部内部を覆うように、前記第２リセス部から前記電子供給層の表面にわたって形成された第２ゲート絶縁膜と、
   を備え、前記第１ゲート電極は、前記第１ゲート絶縁膜上に形成されており、前記第２ゲート電極は、前記第２ゲート絶縁膜上に形成されている、請求項１から請求項３のいずれか１項に記載の窒化物系半導体装置。
6. 前記第１キャリア輸送用電極及び前記第２キャリア輸送用電極における整流性を有する接合は、ヘテロ接合、ｐｎ接合、及びショットキー接合のいずれかである、請求項１から請求項５のいずれか１項に記載の窒化物系半導体装置。

Images