JP2010225962A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010225962A
JP2010225962A JP2009073232A JP2009073232A JP2010225962A JP 2010225962 A JP2010225962 A JP 2010225962A JP 2009073232 A JP2009073232 A JP 2009073232A JP 2009073232 A JP2009073232 A JP 2009073232A JP 2010225962 A JP2010225962 A JP 2010225962A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
unit
active element
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009073232A
Other languages
English (en)
Other versions
JP5017303B2 (ja
Inventor
Masahiko Kuraguchi
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009073232A priority Critical patent/JP5017303B2/ja
Priority to US12/728,901 priority patent/US9543286B2/en
Publication of JP2010225962A publication Critical patent/JP2010225962A/ja
Application granted granted Critical
Publication of JP5017303B2 publication Critical patent/JP5017303B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Abstract

【課題】素子温度の上昇を抑制する半導体装置を提供する。
【解決手段】動作周波数ｆで動作可能な半導体装置であって、熱拡散率Ｄの基板と、基板上に形成され、第１の能動素子で構成される第１の素子ユニットと、基板上に第１の素子ユニットに隣接して形成され、第１の能動素子と異なるタイミングで動作する第２の能動素子で構成される第２の素子ユニットとを備え、第１の素子ユニットの重心と、第２の素子ユニットの重心との距離が熱拡散長（Ｄ／πｆ）１／２の２倍以下であることを特徴とする半導体装置。
【選択図】図１

Description

本発明は、電力変換用半導体装置に関する。
スイッチング素子などの電力変換用半導体装置は、トランジスタやダイオードなどの能動素子が複数並列に接続されて構成される。各々の能動素子は、電力損失により自己発熱し、素子温度の上昇を招く。素子温度の上昇は素子性能の低下や素子破壊を招く。このため、最大温度に達する素子の素子温度を抑制することが重要である。従来技術としては、チップ内に素子を形成しない領域を設けることで、チップ内での温度均一化を図ったり、最大素子温度の上昇を抑制したりする技術がある（例えば、特許文献１、２参照）。
そして、電力変換用半導体装置には、高い耐圧、低いオン抵抗が求められる。高い耐圧を得るためには、高い臨界電界を有する材料を用いるのが有効である。このことから、ワイドギャップ半導体で構成された半導体素子を用いることが電力用変換用装置にとって有効である。ワイドギャップ半導体である窒化物半導体を用いて、同一基板上に電力変換用素子としてトランジスタとダイオードを形成する技術が知られている（例えば、特許文献３、４参照）。
特開２００８−１８２１２２号公報 特開２００７−２７４４０号公報 特開２００３−２２９５６６号公報 特開２００７−１８０４５４号公報
電力変換用半導体装置では、素子温度の最大値を抑制することが、素子性能の劣化や信頼性の確保にとって重要である。しかし、従来技術の空間的に熱源を分散させる方式では十分な素子温度の抑制を実現することは困難である。また、チップ上に素子を形成しない領域を設ける場合は、その分チップ面積の増加を招き、コストの上昇につながるという問題点もある。
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、素子温度の上昇を抑制する半導体装置を提供することにある。
本発明の第１の態様の半導体装置は、動作周波数ｆで動作可能な半導体装置であって、熱拡散率Ｄの基板と、前記基板上に形成され、第１の能動素子で構成される第１の素子ユニットと、前記基板上に前記第１の素子ユニットに隣接して形成され、前記第１の能動素子と異なるタイミングで動作する第２の能動素子で構成される第２の素子ユニットとを備え、前記第１の素子ユニットの重心と、前記第２の素子ユニットの重心との距離が熱拡散長（Ｄ／πｆ）１／２の２倍以下であることを特徴とすることを特徴とする。
本発明の第２の態様の半導体装置は、動作周波数ｆで動作可能な半導体装置であって、熱拡散率Ｄの基板と、前記基板上に形成され、第１の能動素子で構成される第１の素子ユニットと、前記基板上に前記第１の素子ユニットに隣接して形成され、前記第１の能動素子と異なるタイミングで動作する第２の能動素子で構成される第２の素子ユニットとを備え、前記第１の素子ユニットと前記第２の素子ユニットとが一定の周期で配置され、前記周期の半分が熱拡散長（Ｄ／πｆ）１／２の２倍以下であることを特徴とすることを特徴とする。
本発明によれば、素子温度の上昇を抑制する半導体装置を提供することが可能となる。
第１の実施の形態の半導体装置の上面図である。 図１のＡ−Ａ断面図である。 第１の実施の形態の基板および半導体層の構造を示す断面図である。 第１の実施の形態の半導体装置の等価回路を示す図である。 図４の等価回路の外部に負荷を接続して動作させたときの電流値を示す図である。 第１の実施の形態の半導体装置のトランジスタの素子温度の時間変化を示す図である。 図６から動作時間を増やした場合のトランジスタの素子温度の時間変化を示す図である。 第１の実施の形態の半導体装置において、周波数を変化させた場合の素子温度上昇の抑制効果を示す図である。 第１の実施の形態の半導体装置において、素子温度上昇の抑制効果が得られる領域を示す図である。 第１の実施の形態の変形例の半導体装置の断面図である。 第１の実施の形態の変形例の半導体装置の等価回路を示す図である。 第２の実施の形態の半導体装置の上面図である。 第２の実施の形態の半導体装置の一部を示す斜視図である。 第２の実施の形態の変形例の半導体装置の上面図である。 第３の実施の形態の半導体装置の上面図である。
以下、図面を参照しつつ本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
本明細書中「重心」とは２次元図形における幾何学的な重心を意味する。すなわち、ある２次元図形において、その周りでの一次モーメントが０である点のことを意味する。そして、本明細書中では、２次元図形形状を有する能動素子の位置および発熱位置を、その２次元図形の「重心」位置で代表させる。
また、本明細書中「素子ユニット」とは、同一機能を有する素子が固まって形成する集合体を意味し、単体素子の場合をも含む概念とする。
また、本明細書中、２個の素子が「異なるタイミングで動作する」とは、いずれか一方が動作、他方が非動作となる状態が必ず存在することを意味する。すなわち、２個の素子が同時に動作を開始し、同時に動作を終了することがないことを意味する。
また、本明細書中、「ワイドギャップ半導体」とは、Ｓｉよりもバンドギャップの広い半導体を意味するものとする。
また、本明細書中、「Ｄ」は基板の材料で決まる熱拡散率であり、熱伝導率ｋを密度と比熱容量で割った値である。
また、本明細書中、「素子温度」とは、半導体装置のチャネルやジャンクションの温度を意味するものとする。
（第１の実施の形態）
本発明の第１の実施の形態の半導体装置は、動作周波数ｆで動作可能な半導体装置であって、熱拡散率Ｄの基板と、基板上に形成され、第１の能動素子で構成される第１の素子ユニットと、基板上に第１の素子ユニットに隣接して形成され、第１の能動素子と異なるタイミングで動作する第２の能動素子で構成される第２の素子ユニットとを備えている。そして、第１の素子ユニットの重心と、第２の素子ユニットの重心との距離が熱拡散長（Ｄ／πｆ）１／２の２倍以下である。
図１は、本実施の形態の半導体装置の上面図である。また、図２は図１のＡ−Ａ断面図である。
本実施の形態の半導体装置１００は、動作周波数ｆで動作可能な電力変換用半導体装置である。すなわち、半導体装置１００は、動作時に動作周波数ｆで動作する。半導体装置１００は、熱拡散率Ｄの基板１０を有する。そして、基板１０上に、トランジスタ（第１の能動素子）単体で構成されるトランジスタユニット１２（第１の素子ユニット）と、ダイオード（第２の能動素子）単体で構成されるダイオードユニット１４（第２の素子ユニット）とが隣接して形成されている。
このトランジスタユニット１２を構成するトランジスタと、ダイオードユニット１４を構成するトランジスタはそれぞれ異なるタイミングで動作する。そして、トランジスタユニット１２とダイオードユニット１４とが一方向に一定の周期ｃで交互に分散配置される。さらに、トランジスタユニット１２の重心ｇｔと、ダイオードユニット１４の重心ｇｄとの距離ｄが熱拡散長（Ｄ／πｆ）１／２の２倍以下となっている。
全てのトランジスタユニット１２は、第１の電極１６と第２の電極１８と制御電極２０により構成されている。それぞれの電極は、第１の共通電極２２と第２の共通電極２４と共通制御電極２６に電気的に接続されている。
また、全てのダイオードユニット１４は、第１の電極１６と第２の電極１８により構成されている。それぞれの電極は、第１の共通電極２２と第２の共通電極２４と電気的に接続されている。
このように、トランジスタタユニット１２とダイオードユニット１４は並列接続されている。図１においては、トランジスタユニット１２とダイオードユニット１４は図の縦方向に周期的に配置されている。したがって、素子ユニット間の間隔は周期ｃの半分であるｃ／２、あるいはトランジスタユニット１２の重心ｇｔからダイオードユニット１４の重心ｇｄ間の距離ｄである。半導体装置１００では、周期ｃの半分であるｃ／２は距離ｄに等しい。したがって、ｃ／２も熱拡散長（Ｄ／πｆ）１／２の２倍以下である。
また、図２に示される第１の電極１６ａと第２の電極１８は半導体層３０と電気的にオーミック接続されている。また、第１の電極１６ｂと制御電極２０は半導体層３０と電気的にショットキー接続されている。
トランジスタユニット１２は第１の電極１６ａと第２の電極１８と制御電極２０から構成される。ダイオードユニット１４は第１の電極１６ｂと第２の電極１８から構成されている。
トランジスタユニット１２では、第１の電極１６ａはソース電極として、第２の電極１８はドレイン電極として、制御電極２０は、ゲート電極として機能する。ダイオードユニット１４では、第１の電極１６ｂはアノード電極として、第２の電極１８はカソード電極として機能する。また、第１の電極１６ａと第１の電極１６ｂは電気的に接続されている。
図３は、本実施の形態の基板および半導体層の構造を示す断面図である。図２に示される基板１０と半導体層３０の詳細な層構造が示されている。例えば、Ｓｉの基板１０上に、バッファー層３０ａ、ＧａＮ層３０ｂとＡｌＧａＮ層３０ｃとが積層されている。
ＡｌＧａＮ層３０ｃ上に電極と絶縁膜を形成することにより、窒化物半導体素子として、トランジスタやダイオードを形成することができる。また、本実施の形態において、層構造は必ずしもこの層構造に限定されることなく、同一基板上に電流を流すタイミングの異なる２種類以上の能動素子が形成可能であればよい。
図４は、本実施の形態の半導体装置の等価回路を示す図である。スイッチング素子としてのトランジスタに対して、並列にダイオードが接続されている。
図５は、図４の等価回路の外部に負荷を接続して動作させたときの電流値を示す図である。共通制御電極２６に電圧を印加し、トランジスタのオン、オフを繰り返した場合の電流値を模式的に示している。トランジスタとダイオードでは流れる電流の向きが逆になるが、図５の縦軸は電流の絶対値を示している。
トランジスタがオンの状態のときは、電流はトランジスタを流れ、ダイオードには流れない。また、トランジスタがオフ状態のときは、電流は環電流としてダイオードを流れ、トランジスタには流れない。いいかえれば、トランジスタが動作状態にあるときは、ダイオードが必ず非動作状態になり、トランジスタが非動作状態にあるときは、ダイオードが必ず動作状態になる。
このように、半導体装置１００は、トランジスタとダイオードに対して、電流が流れるタイミングが時間的に異なっている。トランジスタとダイオードは、電流が流れているときに自己発熱し、素子温度が上昇する。特に、窒化物半導体のようなワイドギャップ半導体では、動作速度が速いため、オンとオフ状態が入れ替わるときに発生するスイッチング損失はあまり大きくない。このため、全体の損失はオン状態での自己発熱による成分が大きい。
半導体装置１００では、電力損失に伴う発熱は主にオン状態のトランジスタとダイオードにおいて発生する。しかし、発熱するタイミングは、図５に示される電流のタイミングと同様に、時間的に異なることになる。
以上のことから、半導体装置１００では、動作タイミングの異なるトランジスタとダイオードという２種類の能動素子が同一基板上に形成され、複数のトランジスタとダイオードが各々分散されて配置されていることにより、空間的にも時間的にも発熱源を分散させることが可能となる。
図６は、本実施の形態の半導体装置のトランジスタの素子温度の時間変化を示す図である。半導体装置１００のトランジスタの素子温度を動作開始時間から時間に対してシミュレーションしプロットした図である。
ここで、基板はＳｉ、動作周波数は５０ｋＨｚ、素子ユニット間の間隔は１５ｕｍ、基板厚さ１００ｕｍである。図６には、動作タイミングが同じ素子ユニットを並べた従来技術の場合もプロットしている。図６から分かるように、本実施の形態により、従来技術に対して、最大の素子温度が約２０℃下げることができる。
図７は、図６からさらに動作時間を増やした場合のトランジスタの素子温度の時間変化を示す図である。図７に示すように約１ｍ秒でほぼ素子温度は一定値に飽和する。
そして、飽和する温度は従来技術の２３４℃に対して、本実施の形態では２２１℃である。チャネルの飽和温度を抑制する点においても本実施の形態は効果があることがわかる。飽和温度を抑制することにより、素子特性の劣化の抑制や信頼性向上に効果がある。また、本実施の形態では、従来技術のように非動作領域を設ける必要がないため、無駄なくチップ面積を使える。これにより、半導体装置のコスト低減にも効果がある。
上述のように、本実施の形態においては、トランジスタユニット１２の重心ｇｔと、ダイオードユニット１４の重心ｇｄとの距離を熱拡散長（Ｄ／πｆ）１／２の２倍以下とする。あるいは、トランジスタユニット１２とダイオードユニット１４を交互に配置する周期ｃの半分の距離ｃ／２を熱拡散長（Ｄ／πｆ）１／２の２倍以下とする。
この構成により、素子温度の上昇を効果的に抑制することが可能となる。熱伝導方程式は（数１）式で与えられ、温度勾配にそって熱が拡散する。（数１）式の左辺は温度の時間変化を、右辺は温度勾配の空間変化に比例する値を示す。Ｄは基板１０の材料で決まる熱拡散率であり、熱伝導率ｋを密度と比熱容量で割った値である。熱伝導率ｋの大きい材料ほど熱拡散率Ｄが大きくなり、その材料中を熱は速やかに拡散する。
Figure 2010225962
図５に示されるような交流動作を行うと、電力損失に伴う発熱も時間に対して周期的に発生する。このような場合、発熱源から（数２）式で表現できる熱拡散長より距離が離れると、時間的に発熱が均一化されることが知られている。ここで、ｆは動作周波数である。
Figure 2010225962
（数２）式は周波数が小さいほど熱拡散長が長くなり、熱伝導率が高い材料ほど熱拡散長が長くなることを示している。
一つの発熱源より熱拡散長より距離が離れた地点では、流入する熱量は時間的に均一化される。二つの発熱源がある場合、お互いから熱拡散長より距離が離れた地点では流入する熱量は時間的に均一化される。そのため、時間的に発熱を分散させるという効果が得られるのは、本実施の形態のように、動作タイミングの異なる２つの素子ユニット間の距離が熱拡散長の２倍以下のときである。
図８は、本実施の形態の半導体装置において、動作周波数を変化させた場合の素子温度上昇の抑制効果を示す図である。横軸は周波数、縦軸は本実施の形態を用いた場合と従来技術を用いた場合の素子温度の差である。
図８のように、動作周波数を下げていくと、熱拡散長の２倍の距離と素子ユニット間の間隔、すなわち、素子ユニットの重心間の距離、または、素子ユニットの周期の半分が一致する点から素子温度抑制の効果が現れ始める。このシミュレーション結果からも、熱拡散長の２倍の距離以下の間隔で動作タイミングの異なる素子ユニットを分散して配置することにより、素子温度の上昇を抑制可能であることが明らかである。
図９は、本実施の形態の半導体装置において、素子温度抑制の効果が得られる領域を示している。上述のように、素子ユニット間の間隔が基板の熱拡散長の２倍の距離以下であれば効果が得られる。
表１は、各種材料における熱拡散長をいくつかの動作周波数に対して示している。表１のように、（数２）式における熱拡散率が材料により異なるため、熱拡散長は材料により異なる。このため、基板の材料に応じて、本実施の形態の素子温度上昇の抑制の効果が得られる範囲は異なる。しかし、基板の材料が特に限定されるものではない。
Figure 2010225962
また、半導体装置１００において、基板の厚さが熱拡散長以下であることが好ましい。発熱源から熱拡散長以下の距離であれば、時間的に周期的な熱流入がある。このため、放熱材を発熱源より熱拡散長以下の距離に配置すれば、熱流入が時間的に均一になる前に放熱することが可能となり効果的である。このためには、基板表面に形成される動作タイミングの異なる２種類以上の素子から放熱材が設置される基板裏面までの距離が熱拡散長以下であることが必要である。すなわち、基板の厚さが熱拡散長以下である必要がある。
また、同じ熱拡散長であれば、破壊電界強度の大きい材料を用いることにより、より破壊電圧の大きな素子を形成することができる。このため、能動素子としてワイドギャップ半導体を用いたワイドギャップ半導体素子を用いることが好ましい。ワイドギャップ半導体材料としては、窒化物半導体、炭化珪素、ダイヤモンド等を用いることができる。
特に、窒化物半導体や炭化珪素は珪素や砒化ガリウムと比べて、約１０倍の破壊電界強度を有する。このため、同じ熱拡散長の距離に、１０倍高い破壊電圧を有する素子を形成することができたり、同じ耐圧で１０倍多くの素子を形成することができたりするため好ましい。これにより、素子温度上昇を抑制しながら、高い耐圧を有する電力変換用半導体装置を提供することが可能となる。
（第１の実施の形態の変形例）
図１０は、本発明の第１の実施の形態の変形例の半導体装置の断面図である。本変形例の半導体装置１１０は、半導体装置１００に対し、第１の電極１６ａ、１６ｂが２層で形成されていたものが１層で形成されている点と、第２の電極１８が１層で形成されていたものが第２の電極１８ａ、１８ｂの２層で形成されている点と、トランジスタユニット１２とダイオードユニット１４の間に素子分離領域３２が形成されている点が異なる。素子分離領域３２は、イオン注入やトレンチなどにより形成することができる。
図１１は、本変形例の半導体装置の等価回路である。上記構成により、半導体装置１１０の等価回路は図１１に示されるようになる。本変形例でも、トランジスタとダイオードの動作のタイミング、すなわち、電流が流れるタイミングが時間的に異なっている。このため、第１の実施の形態同様、時間的に発熱源を分散させることによる素子温度の上昇抑制効果が得られる。
このように、第１の実施の形態の効果を得る上で、動作するタイミングが異なる２種類以上の能動素子が適切な間隔で同一基板上に形成されていればよく、その能動素子同士がどのように配線されているかを限定するものではない。また、本変形例のように、能動素子の間に素子分離領域を形成してもよい。
また、上記の効果を考えると、２個の能動素子は動作タイミングが異なればよく、本実施の形態のようにトランジスタとダイオードの組み合わせに限られるわけではない。例えば、トランジスタ、ダイオード、ＩＧＢＴなどを自由に組み合わせることができる。また、同じ種類の素子、つまり、動作タイミングが異なる２種類のトランジスタ同士、２種類のダイオード同士、２種類のＩＧＢＴ同士でも本実施の形態と同様の効果が得られる。また、トランジスタは電界効果トランジスタ、接合型トランジスタのいずれにも限定されない。また、ダイオードもショットキーダイオード、電界効果型ダイオードのいずれにも限定されない。
また、２個の能動素子の動作タイミングは、図５に例示したように完全に異なっていることが、素子温度の上昇抑制の観点からは望ましい。しかしながら、完全に異なっていなくとも、動作タイミングがずれてさえいれば、一定の効果をえることが可能である。
（第２の実施の形態）
図１２は、本発明の第２の実施の形態の半導体装置の上面図である。本実施の形態の半導体装置２００は、電力変換用半導体装置である。半導体装置２００は、同一基板上にトランジスタとダイオードが各々複数個あり、それぞれが分散されて配置されている。
図１、２に示される半導体装置１００と異なる点は、図の縦方向にトランジスタとダイオードが配置され、これらのトランジスタとダイオードで構成されるトランジスタユニット１２とダイオードユニット１４が、図の横方向に交互に配置されている点である。
図１２におけるトランジスタとダイオードは横方向に周期的に配置されているので、素子ユニット間の間隔はトランジスタユニット１２の幅とダイオードユニット１４の幅の和、すなわち周期ｃの半分のｃ／２である。また、別の定義による素子ユニット間の間隔であるトランジスタユニット１２の重心ｇｔと、ダイオードユニット１４の重心ｇｄとの距離はｄである。そして、ｃ／２およびｄが、それぞれ、熱拡散長（Ｄ／πｆ）１／２の２倍以下となっている。
図１３は、図１２に示される本実施の形態の半導体装置の一部を示す斜視図である。一つのトランジスタユニット１２の制御電極（ゲート電極）２０が配線３６を通じて、他のトランジスタユニット１２の制御電極２０と電気的に接続している。そして、半導体装置２００のトランジスタユニット１２は全て並列に電気的に接続されている。
また、ダイオードユニット１４は半導体層とショットキー接続されている第１の電極１６ｂと半導体層とオーミック接続されている第２の電極１８により、ショットキーダイオードとして機能する。そして、半導体装置２００は、全体として図４に示す等価回路であらわすことができる。
以上のことから、半導体装置２００においても、第１の実施の形態の半導体装置１００と同様に動作タイミングの異なるトランジスタとダイオードという２種類の能動素子が同一基板上に形成され、能動素子が各々複数に分散されて配置されていることにより、空間的にも時間的にも発熱源を分散させることが可能となる。
また、本実施の形態の半導体装置２００も、第１の実施の形態の半導体装置１００と同様に、素子ユニット間の間隔が熱拡散長の２倍以下であるため、素子温度の上昇を抑制する効果が得られる。
（第２の実施の形態の変形例）
図１４は、本発明の第２の実施の形態の変形例の半導体装置の上面図である。本変形例の半導体装置２１０の、半導体装置２００と異なる点は、トランジスタとダイオードが格子状に配置され、図の横方向にも縦方向にも、トランジスタユニット１２とダイオードユニット１４が交互に配置されている点である。このように、一方向でなく、複数の方向で交互に配置することにより、発熱源が一層分散され、さらに素子温度が効果的に抑制される。
トランジスタユニット１２とダイオードユニット１４は、図の横方向には周期ｃ１で、縦方向には周期ｃ２で配置されている。また、図１４に示すように、トランジスタユニット１２の重心ｇｔとダイオードユニット１４の重心ｇｄとの、横方向の距離はｄ１である。また、縦方向の距離はｄ２である。
そして、ｃ１／２、ｃ２／２、ｄ１、およびｄ２が、熱拡散長の２倍以下である。
以上のように、本発明の実施の形態では、タイミングが異なる２種類以上の能動素子を各々複数に分散させて配置すること、および、能動素子で構成される素子ユニットの間隔を規定することにより、素子温度抑制の効果を得る。素子ユニットの配置方法は、縦横斜め方向に分散して配置したり、格子状、六角格子状に分散して配置したりするなど種々考えられる。また、それぞれの分散配置させた素子ユニットをどのように配線して、電気回路として動作させるかは自由に組み合わせることができる。
また、第１の実施の形態および第２の実施の形態では、素子ユニットが周期的に配置される場合について説明した。設計の容易さ、あるいは、発熱の均熱化の観点からは、このような周期的な配置が望ましい。しかし、必ずしも周期的な配置でなくても、素子ユニットの重心間の距離が熱拡散長の２倍以下であれば、素子温度抑制の効果が得られることは、上記説明から自明である。
（第３の実施の形態）
図１５は、本発明の第３の実施の形態の半導体装置の上面図である。本実施の形態の半導体装置３００は、電力変換用半導体装置である。
半導体装置３００は、トランジスタユニット４２とダイオードユニット４４が図の縦方向に交互に配置されている。各々のトランジスタユニット４２は複数のトランジスタで構成され、各々のダイオードユニット４４は、複数のダイオードで構成される。また、第１の共通電極５２、第２の共通電極５４、および共通制御電極５６を備えている。
このとき、トランジスタユニット４２の重心ｇｔとダイオードユニットｇｄの重心からの距離ｄが素子ユニットの間隔である。また、トランジスタユニット４２とダイオードユニット４４は一定方向に周期ｃで配置されている。そして、ｄおよびｃ／２がそれぞれ、熱拡散長の２倍以下である。
本実施の形態の半導体装置３００は、第１の実施の形態の半導体装置１００とは、単体の能動素子からなる素子ユニットが交互に配置されているのでなく、複数の能動素子からなる素子ユニットが交互に配置されている点が異なる。
第１の実施の形態で説明したように、発熱するタイミングの異なる発熱源間の距離が、熱拡散長の２倍以下であれば、時間的空間的に発熱源を分散することができ、素子温度抑制の効果が得られる。このため、単体の素子で構成される素子ユニットが交互に配置されている場合のみでなく、本実施の形態のように、複数の能動素子で構成される素子ユニットが交互に配置されている場合であっても、素子ユニットの動作タイミングが異なれば、素子温度上昇を抑制する効果が得られる。
また、第１、第２の実施の形態の場合と同様に、素子ユニットの配置方法は、縦横斜め方向に分散して配置したり、格子状、六角格子状に分散して配置したりするなど種々考えられる。また、それぞれの分散配置させた素子ユニットをどのように配線して、電気回路として動作させるかは自由に組み合わせることができる。また、素子ユニットの配置は周期的でなくても、素子ユニットの間隔、すなわち重心間の間隔が熱拡散長の２倍以下であれば、素子温度上昇を抑制する効果が得られることも、上記説明から自明である。
また、同じ熱拡散長であれば、破壊電界強度の大きい材料を用いることにより、より破壊電圧の大きな素子ユニットを形成することができる。このため、ワイドギャップ半導体材料を用いることが好ましい。ワイドギャップ半導体材料としては、窒化物半導体や炭化珪素を用いることができる。
窒化物半導体や炭化珪素は珪素や砒化ガリウムと比べて、約１０倍の破壊電界強度を有する。このため、同じ熱拡散長の距離に、１０倍高い破壊電圧を有する素子ユニットを形成することができたり、同じ耐圧で１０倍多くの素子ユニットを形成することができたりするため好ましい。これにより、素子温度上昇を抑制しながら、高い耐圧を有する電力変換用半導体装置を提供することが可能となる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置等で、本発明の説明に直接必要としない部分については記載を省略したが、必要とされる半導体装置等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
１０ 基板
１２ トランジスタユニット
１４ ダイオードユニット
１６、１６ａ、１６ｂ 第１の電極
１８、１８ａ、１８ｂ 第２の電極
２０ 制御電極
２２ 第１の共通電極
２４ 第２の共通電極
２６ 共通制御電極
３０ 半導体層
３０ａ バッファー層
３０ｂ ＧａＮ層
３０ｃ ＡｌＧａＮ層
３２ 素子分離領域
３６ 配線
４２ トランジスタユニット
４４ ダイオードユニット
５２ 第１の共通電極
５４ 第２の共通電極
５６ 共通制御電極
１００ 半導体装置
１１０ 半導体装置
２００ 半導体装置
２１０ 半導体装置
３００ 半導体装置

Claims (12)

  1. 動作周波数ｆで動作可能な半導体装置であって、
    熱拡散率Ｄの基板と、
    前記基板上に形成され、第１の能動素子で構成される第１の素子ユニットと、
    前記基板上に前記第１の素子ユニットに隣接して形成され、前記第１の能動素子と異なるタイミングで動作する第２の能動素子で構成される第２の素子ユニットとを備え、
    前記第１の素子ユニットの重心と、前記第２の素子ユニットの重心との距離が熱拡散長（Ｄ／πｆ）１／２の２倍以下であることを特徴とする半導体装置。
  2. 前記基板の厚さが前記熱拡散長以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の能動素子がトランジスタであり、前記第２の能動素子がダイオードであることを特徴とする請求項１または請求項２記載の半導体装置。
  4. 前記第１の能動素子が動作状態にあるときは、前記第２の能動素子が必ず非動作状態になることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第１の能動素子および前記第２の能動素子がワイドギャップ半導体素子であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記ワイドギャップ半導体素子が、窒化物半導体素子または炭化珪素素子であることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 動作周波数ｆで動作可能な半導体装置であって、
    熱拡散率Ｄの基板と、
    前記基板上に形成され、第１の能動素子で構成される第１の素子ユニットと、
    前記基板上に前記第１の素子ユニットに隣接して形成され、前記第１の能動素子と異なるタイミングで動作する第２の能動素子で構成される第２の素子ユニットとを備え、
    前記第１の素子ユニットと前記第２の素子ユニットとが一定の周期で配置され、前記周期の半分が熱拡散長（Ｄ／πｆ）１／２の２倍以下であることを特徴とする半導体装置。
  8. 前記基板の厚さが前記熱拡散長以下であることを特徴とする請求項７記載の半導体装置。
  9. 前記第１の能動素子がトランジスタであり、前記第２の能動素子がダイオードであることを特徴とする請求項７または請求項８記載の半導体装置。
  10. 前記第１の能動素子が動作状態にあるときは、前記第２の能動素子が必ず非動作状態になることを特徴とする請求項７ないし請求項９いずれか一項記載の半導体装置。
  11. 前記第１の能動素子および前記第２の能動素子がワイドギャップ半導体素子であることを特徴とする請求項７ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記ワイドギャップ半導体素子が、窒化物半導体素子または炭化ケイ素素子であることを特徴とする請求項７ないし請求項１１いずれか一項記載の半導体装置。
JP2009073232A 2009-03-25 2009-03-25 半導体装置 Expired - Fee Related JP5017303B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009073232A JP5017303B2 (ja) 2009-03-25 2009-03-25 半導体装置
US12/728,901 US9543286B2 (en) 2009-03-25 2010-03-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009073232A JP5017303B2 (ja) 2009-03-25 2009-03-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012047134A Division JP2012156516A (ja) 2012-03-02 2012-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2010225962A true JP2010225962A (ja) 2010-10-07
JP5017303B2 JP5017303B2 (ja) 2012-09-05

Family

ID=42782999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009073232A Expired - Fee Related JP5017303B2 (ja) 2009-03-25 2009-03-25 半導体装置

Country Status (2)

Country Link
US (1) US9543286B2 (ja)
JP (1) JP5017303B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195506A (ja) * 2011-03-17 2012-10-11 Toshiba Corp 窒化物半導体装置
JP2013041976A (ja) * 2011-08-15 2013-02-28 Advanced Power Device Research Association 窒化物系半導体装置
JP2013182893A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法
JP2013201242A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 窒化物半導体素子
JP2014110311A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 半導体装置
JP2016146386A (ja) * 2015-02-06 2016-08-12 ルネサスエレクトロニクス株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200102A (ja) * 1997-01-09 1998-07-31 Fuji Electric Co Ltd 半導体装置
JP2000058821A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置
JP2003133557A (ja) * 2001-10-26 2003-05-09 Hitachi Ltd 半導体装置
WO2005096365A1 (ja) * 2004-03-30 2005-10-13 Nec Corporation 半導体装置
JP2006339527A (ja) * 2005-06-03 2006-12-14 Denso Corp 半導体装置およびその製造方法
JP2007173582A (ja) * 2005-12-22 2007-07-05 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ回路
JP2008021930A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置
JP2009032968A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965863A (en) * 1987-10-02 1990-10-23 Cray Computer Corporation Gallium arsenide depletion made MESFIT logic cell
EP1177576A2 (de) * 1999-03-31 2002-02-06 SiCED Electronics Development GmbH & Co KG Integrierte halbleitervorrichtung mit einem lateralen leistungselement
JP2003153597A (ja) * 2001-11-14 2003-05-23 Toyota Motor Corp 電源装置
US7259984B2 (en) * 2002-11-26 2007-08-21 Cornell Research Foundation, Inc. Multibit metal nanocrystal memories and fabrication
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2007027440A (ja) 2005-07-15 2007-02-01 National Institute Of Advanced Industrial & Technology 半導体装置
JP5065595B2 (ja) 2005-12-28 2012-11-07 株式会社東芝 窒化物系半導体装置
JP2008182122A (ja) 2007-01-25 2008-08-07 Sanyo Electric Co Ltd 半導体装置
DE102007006853B4 (de) * 2007-02-12 2018-05-09 Infineon Technologies Ag ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
JP2009033036A (ja) * 2007-07-30 2009-02-12 Hitachi Ltd 半導体装置及びこれを用いた電気回路装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200102A (ja) * 1997-01-09 1998-07-31 Fuji Electric Co Ltd 半導体装置
JP2000058821A (ja) * 1998-08-10 2000-02-25 Hitachi Ltd 半導体装置
JP2003133557A (ja) * 2001-10-26 2003-05-09 Hitachi Ltd 半導体装置
WO2005096365A1 (ja) * 2004-03-30 2005-10-13 Nec Corporation 半導体装置
JP2006339527A (ja) * 2005-06-03 2006-12-14 Denso Corp 半導体装置およびその製造方法
JP2007173582A (ja) * 2005-12-22 2007-07-05 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ回路
JP2008021930A (ja) * 2006-07-14 2008-01-31 Denso Corp 半導体装置
JP2009032968A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195506A (ja) * 2011-03-17 2012-10-11 Toshiba Corp 窒化物半導体装置
US8729558B2 (en) 2011-03-17 2014-05-20 Kabushiki Kaisha Toshiba Nitride semiconductor device
JP2013041976A (ja) * 2011-08-15 2013-02-28 Advanced Power Device Research Association 窒化物系半導体装置
JP2013182893A (ja) * 2012-02-29 2013-09-12 Toshiba Corp イメージセンサ及びその製造方法
JP2013201242A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 窒化物半導体素子
US8928039B2 (en) 2012-03-23 2015-01-06 Kabushiki Kaisha Toshiba Semiconductor device including heterojunction field effect transistor and Schottky barrier diode
JP2014110311A (ja) * 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 半導体装置
JP2016146386A (ja) * 2015-02-06 2016-08-12 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP5017303B2 (ja) 2012-09-05
US20100244050A1 (en) 2010-09-30
US9543286B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
JP5017303B2 (ja) 半導体装置
JP5659182B2 (ja) 窒化物半導体素子
JP2016167539A (ja) 半導体装置
JP2013058640A (ja) 半導体装置
JP2009117485A (ja) 窒化物半導体装置
JP2005210047A (ja) 半導体装置
JP6183550B2 (ja) 半導体装置
WO2016002963A1 (ja) 半導体装置
JP2013115223A (ja) 半導体装置
JP2015056557A (ja) 半導体装置
JP2007243018A (ja) 半導体装置のセル配置方法
JP2014204038A (ja) 半導体装置及びその製造方法
JPWO2014155959A1 (ja) パワー半導体素子
JP2020047750A (ja) 半導体装置
EP3497727B1 (en) High power transistors
JP6584783B2 (ja) 半導体装置
JP2008141055A (ja) 半導体装置
JP6295012B2 (ja) 半導体装置および電力変換装置
JP2012156516A (ja) 半導体装置
KR101917558B1 (ko) 반도체 장치
JP2017168579A (ja) 半導体装置
JP2012084915A (ja) 電界効果トランジスタ
US11251162B2 (en) Semiconductor device with reduced thermal resistance
JP6402813B2 (ja) 半導体装置
JP2017120801A (ja) 半導体装置およびそれを用いる電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120302

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees