-
Hintergrund der Erfindung
-
Die Erfindung bezieht sich auf eine ESD-Schutzvorrichtung und auf eine elektrische Schaltung mit einer solchen ESD-Schutzvorrichtung (ESD = Electro Static Discharge - elektrostatische Entladung).
-
ESD-Schutzvorrichtungen bzw. ESD-Schutzstrukturen leiten in einem ESD-Fall die Leistung des ESD-Pulses an einem zu schützenden Bauelement vorbei und machen den ESD-Puls damit für das zu schützende Bauelement unschädlich. Bei elektrischen Schaltungen, wie beispielsweise integrierten Schaltungen, ist die ESD-Schutzstruktur mit einem Anschlussstift (Pin) verbunden, mit dem auch das zu schützende Bauelement innerhalb der Schaltung verbunden ist. Beispielsweise handelt es sich hierbei um einen Signalanschlussstift, über den vorbestimmte Signale an die innere Schaltung bzw. das zu schützende Bauelement angelegt werden können. Im ESD-Fall wird über diesen Pin ein ESD-Puls angelegt, dessen Leistung zu einer Zerstörung oder einer erheblichen Beschädigung des zu schützenden Bauelements führen würde. Die ESD-Schutzstruktur ist am zu schützenden Anschlussstift gegen Masse oder ein anderes geeignetes Bezugspotential und/oder gegen eine Versorgungsspannung geschaltet. Im Normalbetrieb ist die ESD-Schutzstruktur „elektrisch unsichtbar“, so dass sich das zu schützende Bauelement so verhält, als ob die ESD-Schutzstruktur nicht vorhanden wäre. Im ESD-Fall klemmt die ESD-Schutzstruktur eine möglichst niedrige Spannung, wobei diese Klemmspannung am parallelen, zu schützenden Pfad ebenfalls abfällt. Der durch einen ESD-Puls eingeprägte Hochstrom wird gegen Masse bzw. das geeignete Bezugspotential abgeleitet.
-
-
Zusammenfassung der Erfindung
-
Der Erfindung liegt die Aufgabe zugrunde, eine ESD-Schutzvorrichtung mit verbessertem ESD-Schutz und eine elektrische Schaltung mit derselben zu schaffen.
-
Diese Ausgabe wird durch eine ESD-Schutzvorrichtung gemäß Patentanspruch 1 und durch eine elektrische Schaltung gemäß Patentanspruch 6 gelöst.
-
Figurenliste
-
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen erläutert.
-
Es zeigen:
- 1A eine schematische Darstellung einer elektrischen Schaltung mit einer ESD-Schutzschaltung;
- 1B eine vergrößerte Darstellung der ESD-Schutzschaltung aus 1A;
- 2 ein nicht erfindungsgemäßes Beispiel für einen Aufbau der ESD-Schutzschaltung aus 1B;
- 3 einen Aufbau einer ESD-Schutzschaltung gemäß Ausführungsbeispielen der Erfindung;
- 4 einen Aufbau der ESD-Schutzschaltung gemäß weiteren Ausführungsbeispielen der Erfindung; und
- 5 ein nicht erfindungsgemäßes Beispiel für einen Aufbau einer ESD-Schutzschaltung.
-
Beschreibung der Erfindung
-
1A zeigt beispielhaft eine schematische Darstellung einer elektrischen Schaltung, die in ihrer Gesamtheit mit dem Bezugszeichen 100 versehen ist und beispielsweise ein Substrat 102 umfasst. Die elektrische Schaltung 100 umfasst eine auf dem oder in dem Substrat 102 angeordnete integrierte Schaltung 104, die über eine Signalleitung 106 mit einem Anschluss 108 zum Anlegen eines Signals VCC verbunden ist. Die Signalleitung 106 umfasst einen Knoten 110, und zwischen dem Knoten 110 und einem Masseanschluss 112 (GND) ist eine ESD-Schutzschaltung 114 geschaltet. Die in 1A gezeigte elektrische Schaltung ist nicht auf die dort gezeigte Ausgestaltung beschränkt, vielmehr können eine Vielzahl von Signalleitungen 106 abhängig von der Ausgestaltung der integrierten Schaltung 104 sowie eine Vielzahl von Anschlüssen 108 vorgesehen sein, wobei dann entsprechende ESD-Schutzschaltungen vorgesehen sind, um die integrierte Schaltung 104 zu schützen. Ferner ist die Ausgestaltung gemäß 1A nicht auf die Verwendung einer integrierten Schaltung beschränkt, sondern findet ihre Anwendung auch allgemein bei elektrischen Schaltungen 100, bei denen anstelle der integrierten Schaltung 104 andere, zu schützende Bauelemente vorgesehen sind, also Bauelemente, die durch das Auftreten der hohen Ströme bei einem ESD-Puls, der über den Anschluss 108 in die Schaltung 100 eingekoppelt wird, beschädigt oder sogar zerstört werden können. Ferner kann die in 1A gezeigte Anordnung in einem Gehäuse angeordnet sein, bzw. kann das Substrat in ein Gehäuse eingegossen sein, wobei dann zumindest der Anschluss 108 frei liegt, um die Signale zum Betreiben der integrierten Schaltung 104 anlegen zu können.
-
Die ESD-Schutzschaltung 114 dient dazu, während des sog. ESD-Falls die integrierte Schaltung 104 zu schützen. Während des ESD-Falls, wird über den Anschluss 108 aufgrund einer elektrostatischen Ladung (ESD = Electro Static Discharge) ein ESD-Puls in die Schaltung 100 eingekoppelt, der so hohe Ströme zur Folge haben kann, dass die integrierte Schaltung 104 dauerhaft beschädigt oder gar vollständig zerstört werden kann. Da die ESD-Schutzschaltung 114 nur in diesem ESD-Fall aktiv ist, ist diese aufgebaut, um während des Normalbetriebs der integrierten Schaltung 104 bei den dann anliegenden Signalpegeln nicht durchzubrechen und ferner „elektrisch unsichtbar“ zu sein. Gleichzeitig muss die ESD-Schutzschaltung 114 im ESD-Fall möglichst niederohmig werden, um den hohen Strom sicher an der integrierten Schaltung 104 vorbei direkt zur Masse 112 zu leiten. Aus diesem Grund ist die ESD-Schutzschaltung 114 ausgestaltet, um zwei Spannungszustände annehmen zu können.
-
Anstelle der in 1 gezeigten Anordnung der ESD-Schutzschaltung 114 zwischen die Anschlüsse VCC und GND kann allgemein vorgesehen sein, die ESD-Schutzschaltung 114 zwischen zwei beliebige Anschlussstifte (PINs) einer Schaltung anzuordnen, wobei die Anschlussstiften auf unterschiedlichen Potenzialen sind.
-
1B zeigt eine Ausgestaltung der ESD-Schutzschaltung 114 aus 1A, die einen Bipolartransistor 116 umfasst, der zwischen den Anschluss 108 und Masse 112 geschaltet ist. Ferner umfasst die ESD-Schutzschaltung 114 eine Diode 118, die ebenfalls zwischen dem Anschluss 108 und die Masse 112 geschaltet ist. Der Bipolartransistor 116 ist hierbei ausgestaltet, um die im Normalbetrieb erforderliche Spannungsfestigkeit aufzuweisen, also um im Arbeitspunkt der integrierten Schaltung 114 und bei den dann anliegenden Strömen und Spannungen nicht durchzubrechen und elektrisch unsichtbar zu sein.
-
Im ESD-Fall bewirkt der Bipolartransistor 116 das Einschalten der Diode 118, um den dann fließenden Strom komplett an die Diode 118 weiterzugeben, welche im Hochstromfall niederohmig ist. Da der Strom dann nur noch über die niederohmige Diode 118 fließt, ist die komplette Schutzstruktur 114 niederohmig. Obwohl 1B einen Bipolartransistor und eine Diode erwähnt, können hier auch andere, geeignete Schaltungselemente herangezogen werden, wobei das erste Schaltungselement 116 im ESD-Fall das Einschalten des zweiten Elements 118 zur Bereitstellung des niederohmigen Weges zwischen dem Anschluss 108 und der Masse 112 bzw. dem Bezugspotential 112 bewirkt. An dieser Stelle sei darauf hingewiesen, dass anstelle des beschriebenen Bipolartransistors und der Diode allgemein Transistorstrukturen, z.B. auch Feldeffekttransistoren (z.B. MOS-Strukturen), und Diodenstrukturen verwendet werden können.
-
Die beiden in 1B gezeigten Einzelelemente 116 und 118 bilden im Zusammenspiel eine funktionstüchtige, komplette ESD-Schutzstruktur.
-
2 zeigt ein nicht erfindungsgemäßes Beispiel für den Aufbau einer ESD-Schutzschaltung, wie sie in 1B gezeigt ist. In 2 ist das Substrat 102 gezeigt, welches auch in 1A gezeigt wird, wodurch angedeutet wird, dass die ESD-Schutzschaltung gemeinsam mit der integrierten Schaltung 104 in einem gemeinsamen Substrat integriert aufgebaut sein kann. Die Erfindung ist jedoch nicht auf eine solche Ausgestaltung beschränkt, und umfasst vielmehr auch Ausgestaltungen, bei der die ESD-Schutzschaltung 114 als Einzelelement ausgestaltet ist, also in einem einzelnen Substrat alleine ausgebildet ist, um einen ESD-Schutz-Chip zu bilden, mit dem dann eine elektrische Schaltung ähnlich der, die in 1 gezeigt ist, für einen erforderlichen ESD-Schutz bestückt werden kann. Es sei darauf hingewiesen, dass sie nachfolgenden Darstellungen des Aufbaus der ESD-Schutzschaltungen nicht maßstabsgetreu sind, sondern zur besseren Darstellung vergrößert gezeigt sind.
-
In 2 ist das Substrat 102 beispielsweise ein Siliziumsubstrat mit einer n-Dotierung. In dem Substrat 102 ist ein epitaxial aufgewachsener Halbleiterbereich 120 mit einer n-Dotierung (EPI-Wanne) gezeigt, sowie eine vergrabene n-Schicht 122 (buried layer) gezeigt, die nachfolgend zur Erzeugung der EPI-Wanne 120 durch eine Implantation in dem Substrat 102 erzeugt wurde. In der EPI-Wanne 120 ist ein Graben 124 gebildet, der sich von einer oberen Oberfläche 126 des Substrats bis zu der vergrabenen n-Schicht 122 erstreckt und mit einem elektrisch isolierenden Material 126, beispielsweise ein Oxid, gefüllt ist. Anstelle der gezeigten Ausgestaltung des Grabens kann dieser auch so vorgesehen sein, dass er sich von der Substratoberfläche 102a um eine vorbestimmte Entfernung in Richtung des Substrats erstreckt, ohne die vergrabenen Schicht zu erreichen. Durch den Graben 124 wird die EPI-Wanne in einen ersten Bereich 120a sowie in einen zweiten Bereich 120b unterteilt. Im ersten Bereich 120a der EPI-Wanne 120 ist ein erster p-dotierter Bereich 128 gebildet, in dem wiederum ein n-dotierter Bereich 130 gebildet ist. Ebenso ist im zweiten Bereich 120b der EPI-Wanne 120 ein p-dotierter Bereich 132 gebildet.
-
Durch die im ersten Bereich 120a der EPI-Wanne 120 definierten Bereiche sind ein Emitter 130, eine Basis 128 und ein Kollektor 120a des npn-Bipolartransistors 116 definiert. Bei der in 2 beschriebenen ESD-Schutzstruktur ist der Basisanschluss der Bipolartransistorstruktur 116 „floatend“, also mit keinem Potential beaufschlagt. Alternativ kann vorgesehen sein, den Basisanschluss auf ein vorbestimmtes Bezugspotenzial zu legen. Im zweiten Bereich 120b der EPI-Wanne 120 ist durch den Bereich 132 eine p-Zone der Diode 118 und durch den n-Bereich 120b die n-Zone der Diode 118 definiert.
-
Obwohl in der 2 eine ESD-Schaltung beschrieben wurde, die n-Bereiche und p-Bereiche umfasst, ist darauf hinzuweisen, dass die Erfindung nicht auf diese Ausgestaltung beschränkt ist. Vielmehr können die n-Bereiche und die p-Bereiche vertauscht werden, um beispielsweise einen pnp-Bipolartransistor zu definieren. In 2 wurde eine Ausgestaltung beschrieben, bei der ein Siliziumsubstrat sowie verschieden dotierte Siliziumschichten verwendet werden. Die Erfindung ist nicht auf eine solche Ausgestaltung beschränkt, und es können auch andere, geeignete Materialien zur Herstellung der in 2 gezeigten Struktur verwendet werden. Allgemein können alle bekannten Halbleitermaterialien verwendet werden, z.B. InP, GaAS, GaC, GaN, Ge).
-
Bei Verwendung der in 2 gezeigten Anordnung, z.B. in einer Schaltung nach 1, ist der Emitter 130 der Bipolartransistorstruktur 116 mit dem Bezugspotentialanschluss GND, z.B. Masse, und die vergrabene Schicht 122 sowie die p-Zone der Diodenstruktur 118 ist mit dem Anschluss 108 (VCC) verbunden, um im ESD-Fall den ESD-Puls über das Schaltungselement 114 gegen Masse 112 abzuleiten und das Bauelement 104 zu schützen.
-
Die zwei Einzelbauelemente 116 und 118, die in 2 gezeigt sind, bilden im Zusammenspiel das funktionstüchtige, komplette ESD-Schutzelement. Die zwei Bauelemente 116 und 118 sind in dem Substrat 102 angeordnet. Wie auf dem Gebiet der Herstellung integrierter Schaltungen üblich, sind die Elemente durch den Graben 124 voneinander getrennt und elektrisch isoliert. Über die vergrabene n-Schicht 122 sind die zwei Bauelemente miteinander verbunden, wobei die vergrabene Schicht 122 möglichst niederohmig gewählt wird, um im Hochstromfall niederohmig den Strom von dem Anschluss VCC zum Masseanschluss GND ableiten zu können. Dies erfordert eine relativ hohe Spannung, um das niederohmige Element 118, beispielsweise die Diode 118, einzuschalten. In einem beispielhaften Fall sind hierfür etwa 13 Volt erforderlich, was einer sehr hohen Klemmspannung entspricht, die auch am zu schützenden Bauelement 104 anliegt.
-
Ausführungsbeispiele der Erfindung schaffen eine ESD-Schutzstruktur bei der die elektrische Verbindung zwischen einer Transistorstruktur, beispielsweise einem npn-Bipolartransistor, und einer Diodenstruktur innerhalb eines Substrats, beispielsweise eines Siliziumsubstrats, signifikant hochohmiger ist, was gemäß Ausführungsbeispielen der Erfindung dadurch erreicht wird, dass die vergrabene Schicht 122 (siehe 2) teilweise unterhalb der Bauelemente, also des Bipolartransistors und/oder des Diodenbauelements ausgespart wird. Bei der Herstellung kann dies beispielsweise durch eine geeignet gewählte Implantationsmaske erfolgen, wodurch sich keine Nachteile für die Herstellung anderer Bauelemente während des Herstellungsprozesses ergibt. Ausführungsbeispiele der Erfindung verbessern den ESD-Schutz der Schutzstruktur um den Faktor 2 bis 3 verglichen mit einer Anordnung, wie sie in 2 gezeigt ist.
-
Durch Weglassen bzw. Reduzieren der Fläche der vergrabenen Schicht 122 unterhalb der ESD-Schutzstruktur erzeugt der nach dem Durchbruch der Transistorstruktur fließende Strom eine höhere Spannung an der Diodenstruktur, so dass diese schon bei niedrigeren Strömen und damit bei einer niedrigeren Klemmspannung in Flussrichtung schaltet, so dass die oben erwähnte hohe Klemmspannung, die auch am zu schützenden Bauelement 104 (siehe 1) anliegt, vermieden wird.
-
3 zeigt den Aufbau einer ESD-Schutzschaltung gemäß Ausführungsbeispielen der Erfindung, wobei hier gleiche Elemente, die bereits anhand der 2 beschrieben wurden, mit gleichen Bezugszeichen versehen sind, und nicht nochmals beschrieben werden. In der 3 ist wiederum die vergrabene n-Schicht 122 gezeigt, wobei jedoch hier durch die Bereiche 122a, 122b und 122c eine Strukturierung der n-Schicht 122 angedeutet ist, wobei hier gemäß Ausführungsbeispielen einer, mehrere oder alle der Bereiche 122a bis 122c ausgespart sein können, also Bereiche darstellen, in denen keine Implantation bzw. kein Einbringen von Dotierstoff zur Bildung der Schicht 122 erfolgt ist, und somit entweder das Substratmaterial des Substrats 102 oder das Material der EPI-Wanne 120 verbleibt. Alternativ kann anstelle der Aussparungen auch vorgesehen sein, die Dicke der n-Schicht 122 im Bereich unterhalb der aktiven Elemente 116 und/oder 118 gegenüber den anderen Bereichen zu reduzieren, wobei sowohl die Aussparungen als auch die reduzierte Dicke zu einer Erhöhung des Wiederstands zwischen den zwei Elementen 116 und 118 führt, also zu einer hochohmigen Verbindung.
-
Eine ESD-Schutzstruktur gemäß 2 mit der dort gezeigten vergrabenen Schicht 122 ermöglicht einen Schutz des Bauelements 104, beispielsweise bis 2000 V. Wird auf den Bereich der n-Schicht 122 unterhalb des Bipolartransistors 116 verzichtet, wird also eine Aussparung im Bereich 122a vorgesehen, so verbessert sich der Schutz auf Spannungen von über 5000 V.
-
Ausführungsbeispiele der Erfindung umfassen eine mehrschichtige vergrabene Schicht, die zwei oder mehr (eine Mehrzahl von) Schichten aufweist. Die Schichten der mehrschichtigen vergrabenen Schicht umfassen ausgehend von der dem Substrat benachbarten Schicht in Richtung der EPI-Wanne eine zunehmende Dotierung. Die mehrschichtige vergrabene Schicht ist entweder durchgehend strukturiert, z.B. durch Aussparungen, in denen alle Schichten abschnittsweise entfernt sind, oder ist teilweise strukturiert, z.B. durch bilden von Aussparungen in einer oder mehreren der Schichten.
-
4 zeigt weitere Ausführungsbeispiele der Erfindung, bei der eine hochohmige Verbindung zwischen den zwei Elementen 116 und 118 vorgesehen ist. In 4 sind Elemente, die bereits anhand der 2 und 3 erläutert wurden, mit gleichem Bezugszeichen versehen. Der Unterschied zum Aufbau gemäß 3 besteht darin, dass 4 einen npn-Bipolartransistor mit zwei Fingern zeigt. Die EPI-Wanne 120 ist bei der in 4 gezeigten Schaltung in die Bereiche 120a, 120b sowie 120a' unterteilt, wobei im Bereich 120a die anhand der 3 beschriebenen Elemente des Transistors, nämlich die Basis 128, der Emitter 130 sowie der Kollektor 130a gebildet sind. Im Bereich 120a' sind die Elemente des zweiten Fingers des Transistors gebildet, nämlich die Basis 128', der Emitter 130' sowie der Kollektor 120a'. Zwischen den zwei Fingern ist die Diode 118 gebildet, wobei der Graben 124 die Diode von den benachbarten Bereichen der Transistorstruktur isoliert. In 4 ist ferner gezeigt, dass in dem n-Substrat 102 eine p-Wanne 134 sowie eine vergrabene p-Schicht 136 gebildet ist. In 4 sind ferner die Anschlüsse der einzelnen, oben erwähnten Abschnitte gezeigt, und wie zu erkennen ist, wird bei Verwendung der Struktur, z.B. in einer Schaltung nach 1, die p-Wanne 134 mit dem Bezugspotential GND verbunden. Die Emitter-Anschlüsse sind mit dem Anschluss PAD verbunden. Die Anschlüsse PAD und GND können miteinander verbunden sein oder können gemeinsam oder getrennt zu einem externen Anschluss oder zu verschiedenen externen Anschlüssen, z.B. einer externen Masseleitung, geführt und mit diesem/diesen verbunden sein. Die Basisanschlüsse des Bipolartransistors sind wiederum floatend, und der Anschluss VCC ist mit der vergrabenen n-Schicht und mit der p-Zone der Diode 118 verbunden. angelegt. 4 zeigt ferner die floatenden Basiskontakte 128a und 128a', die Emitterkontakte 130a und 130a' und den Diodenkontakt 132a. Diese Kontakte sind z.B. aus Polysilizium gebildet. Anstelle von Polysilizium kann auch jedes andere geeignete Kontaktmaterial verwendet werden. Beispielweise kann eine geeignete Dotierung (z.B. Phosphor oder Bor) durch eine Implantation eingebracht werden. Alternativ können die Kontakte epitaxial aufgewachsen werden.
-
Ferner sind schematische die Kontakte 130b, 130b', 132b, 134b, 134b' zur Verbindung mit VCC, PAD und GND gezeigt, die z.B. aus Aluminium hergestellt sind. Allgemein können alle elektrische leitfähigen Materialien verwendet werden, z.B. Au, Cu, W.
-
Die in 4 gezeigte Struktur umfasst den vertikalen Zwei-Finger-npn-Bipolartransistor, der im Normalbetrieb bei ca. 4,5 Volt sperrt und dafür sorgt, dass die in 4 gezeigte Schutzstruktur z.B. bei Einsatz in einer Schaltung gemäß 1 „elektrisch unsichtbar“ ist. Im ESD-Fall schaltet der Stromfluss durch den durchgebrochenen npn-Transistor 116 die Diode 118 ein, um so einen niederohmigen Stromweg von dem Anschluss VCC zum Bezugspotential GND durch die ESD-Schutzstruktur bereit zu stellen. Wie in 4 gezeigt ist, ist hier unterhalb der Finger der Bereich der n-Schicht 122a und 122a' ausgespart, also im Zuge der Implantation so maskiert gewesen, dass hier keine Einbringung von Dotierstoff erfolgt, so dass hier „keine vergrabene n-Schicht“ erzeugt wurde, wodurch die oben erläuterte hochohmige Verbindung zwischen dem Transistor und der Diode für ein frühes Einschalten der Diode erhalten wird.
-
Bei den oben beschriebenen Beispielen wurde eine Struktur erläutert, bei der EPI-Wanne einen Graben 124 aufweist, der eine elektrische Isolation zwischen dem ersten Element 116 und dem zweiten Element 118 bereitstellt. Alternativ kann auf diese Isolation verzichtet werden, sofern ein ausreichend großer Abstand zwischen den zwei Elementen eingehalten wird, wobei der Abstand so gewählt ist, dass sich ein minimaler Abstand einstellt, um im ESD-Fall nur einen kleinen Widerstand auf der dann entstehenden Ableitstrecke zu haben. Gleichzeitig wird der Abstand so gewählt, dass eine Durchbruchspannung auf der Strecke von der Diode zu der Basis des Transistors größer ist als die Durchbruchspannung VCE0 des Transistors.
-
Obwohl anhand der 4 Ausführungsbeispiele beschrieben wurden, bei denen eine Transistorstruktur mit zwei Fingern verwendet wird, sei darauf hingewiesen, dass die Erfindung nicht hierauf beschränkt ist, sondern vielmehr können auch Transistorstrukturen mit mehreren Fingern, z.B. 3, 4 oder mehreren Fingern verwendet werden können.
-
Anhand der 2 wurde eine ESD-Schaltungsstruktur beschrieben, bei der EPI-Wanne 120 durch den Graben 126 unterteilt ist, um die Diodenstruktur 118 und die Transistorstruktur 116 elektrisch voneinander zu trennen. Bei der anhand der 2 bis 4 gezeigten Ausgestaltung, handelt es sich um eine in der IC-Technik (IC = Integrated Circuit = integrierte Schaltung) übliche Vorgehensweise, gemäß der unterschiedliche Elemente zur Vermeidung der gegenseitigen Beeinflussung elektrisch voneinander isoliert werden. Gängige Isolationsprozesse in der IC-Technik sind z.B. der LOCOS-Prozess oder der STI-Prozess (STI = Shallow Trench Isolation = Isolation durch einen flachen Graben). Alle Isolationsverfahren haben die Eigenschaft, dass sie von der Oberfläche 102a des Substrats 102 mehr oder weniger viel Material (z.B. Silizium) wegnehmen, und in ein Oxid verwandeln, mit dem der Graben 124 gefüllt ist. Dieses Oxid nimmt aber in der Regel gerade den lateralen Strompfad weg, welcher am niedrigsten dotiert ist und im Hochstromfall aufgrund der niedrigen Stoßrate an den Dotierstoffatomen den niedrigsten Wiederstand bieten würde.
-
5 zeigt ein nicht erfindungsgemäßes Beispiel, wobei hier, ebenso wie bei den Beschreibungen der vorhergehenden Figuren, gleichwirkende Elemente mit gleichen Bezugszeichen versehen werden, die nicht nochmals beschrieben werden.
-
In 5 ist das Substrat 102 gezeigt, wobei hier, wie zu erkennen ist, keine Grabenstruktur 124, 126 vorgesehen ist. In 5 ist der Abstand zwischen dem Bipolartransistor 116 und der Diode 118 mit d angezeigt. Wie oben beschrieben, ist der Abstand d so gewählt, dass sich ein minimaler Abstand einstellt, um im ESD-Fall nur einen kleinen Widerstand auf der dann entstehenden Ableitstrecke zu haben. Gleichzeitig wird der Abstand so gewählt, dass eine Durchbruchspannung auf der Strecke von der Diode zu der Basis des Transistors größer ist als die Durchbruchspannung VCE0 des Transistors.
-
Wie aus 5 zu erkennen ist, ergibt sich hier zwischen den zwei Elementen 116, 118 ein durchgehender, niederohmiger Pfad aus Halbleitermaterial, beispielsweise Silizium, ohne Unterbrechungen durch ein Oxid. In 5 ist gestrichelt der Bereich 138 gezeigt, der eine laterale Thyristor-Struktur zwischen dem mit dem Bereich 132 verbundenen Anschluss VCC und dem mit dem Bereich 130 verbundenen Masseanschluss GND bildet. Die in 5 gezeigte Struktur umfasst den vertikalen npn-Bipolartransistor 116, der im Normalbetrieb beispielsweise bei 4,5 Volt sperrt, und dafür sorgt, dass die in 5 gezeigte Schutzstruktur für die Schaltung 104 gemäß 1 „elektrisch unsichtbar“ ist. Der Abstand d kann derart gewählt sein, dass in einer ersten Phase des Auftretens eines ESD-Pulses eine jeweilige Funktion oder Funktionalität des Transistors 116 bzw. der Diode 118 gegeben ist, und dass in einer zweiten Phase des ESD-Falls das Thyristor-ähnliche Verhalten bewegt wird.
-
Im ESD-Fall wird der ansteigende Stromfluss durch den npn-Transistor zu einem Durchbruch desselben führen, was wiederum zu einem Umschalten des Stromflusses auf die Diode 118 führt, die zusammen mit dem npn-Transistor die lateral realisierte Thyristor-Struktur (pnpn-Struktur) bildet. Bei weiter ansteigendem Strom erfolgt eine Zündung dieser Thyristor-artigen Struktur, so dass der Bereich 138, also der Thyristor niederohmig wird, beispielsweise 2,5 Volt, und somit den gesamten ESD-Strom übernimmt, und gegen Masse ableitet.
-
Eine Shallow Trench Isolation zwischen den Einzeldevices, wie sie beispielsweise in 2 gezeigt ist, führt zu einem Schutz zwischen 1300 V und 2450 V. Gemäß Durch Verzicht auf die Isolierung wird eine Verbesserung des Schutzes auf 3000 V bis 5000 V erreicht.
-
Die anhand der 3 und 4 beschriebenen Ausführungsformen der Erfindung werden beispielsweise als ESD-Schutzvorrichtung 114 in der 1 eingesetzt. Allgemein findet die ESD-Schutzvorrichtung gemäß Ausführungsbeispielen der Erfindung in allen elektrischen Schaltungen ihre Verwendung, in denen ein Schutz der in der Schaltung verwendeten Bauelemente bzw. Schaltkreise vor Hochstrompulsen erforderlich ist.
-
Bei der Beschreibung der Ausführungsbeispiele der Erfindung wurde ein Aufbau erläutert, der auf einem n-Substrat basiert, mit einer vergrabenen n-Schicht und einer n-EPI-Wanne. In dem so gebildeten Substrat sind npn-Bipolartransistorstrukturen sowie pn-Diodenstrukturen gebildet. Für Fachleute ist es offensichtlich, dass die Erfindung nicht auf eine solche Ausgestaltung beschränkt ist, sondern dass anstelle eines n-Substrats auch ein p-dotiertes Substrat herangezogen werden kann, in dem eine vergrabene p-Schicht sowie eine p-EPI-Wanne gebildet ist, so dass anstelle eines npn-Transistors ein pnp-Transistor gebildet wird. Anstelle der Einbringung der vergrabenen Schicht bzw. EPI-Wanne in das Substrat 102 kann auch vorgesehen sein, auf einer Oberfläche 102a des Substrats die vergrabene Schicht 122 anzuordnen, auf der wiederum eine Epitaxieschicht aufgebracht ist, wobei dann die vergrabene EPI-Schicht durch geeignete Durchkontaktierungen durch die EPI-Schicht kontaktiert wird, um einen Anschluss an VCC zu ermöglichen. Die Erfindung ist auch nicht auf Silizium als Material beschränkt, vielmehr können alle anderen gängigen Halbleitermaterialien, z.B. Si, Ge, GaAS, InP, GaC, ebenfalls eingesetzt werden.
-
Anstelle der Anordnung der ESD-Schutzschaltung zwischen die Anschlüsse VCC und GND oder PAD kann die ESD-Schutzschaltung allgemein zwischen zwei beliebige Anschlussstifte (PINs) einer Schaltung angeordnet werden, die auf unterschiedlichen Potenzialen sind.
