DE10239230A1

DE10239230A1 - Hochfrequenz-Halbleitervorrichtung

Info

Publication number: DE10239230A1
Application number: DE10239230A
Authority: DE
Inventors: Takahiro Ohnakado
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-12-26
Filing date: 2002-08-27
Publication date: 2003-07-17
Also published as: US20030117206A1; JP2003197754A

Abstract

Eine ESD-Schutzschaltung (20) bzw. eine Schutzschaltung gegen elektrostatische Entladung ist mit einem Knotenpunkt verbunden, der eine Abzweigung einer Hochfrequenzsignal-Eingangs-/Ausgangsleitung bildet, die mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche (1) verbunden ist. Eine interne Hochfrequenzschaltung (2) ist als nachfolgende Stufe über einen Gleichstrom-Sperrkondensator (C3) verbunden, wobei es sich zum Beispiel um einen PIP-(Polysilizium-Isolator-Polysilizium)Kondensator, um einen MIM-(Metall-Isolator-Metall)Kondensator oder um einen Kamm-Kondensator handelt, um eine hohe ESD-Verträglichkeit bzw. Toleranz gegenüber elektrostatischer Entladung ohne nennenswerte Beeinträchtigung der Hochfrequenzeigenschaften zu schaffen.

Description

Die vorliegende Erfindung bezieht sich auf eine Hochfrequenz-Halbleitervorrichtung und insbesondere auf eine Hochfrequenz-Halbleitervorrichtung, die einer internen Schaltung ein Hochfrequenzsignal von einer Hochfrequenz-Signalleitung über eine Hochfrequenz-Eingangs-/Ausgangsanschlußfläche zuführt.
Mit der Verbreitung von Mobiltelefonen und der Verwendung von Funk-LAN in der Praxis hat in den letzten Jahren eine Hochfrequenz-Halbleitervorrichtung Aufmerksamkeit gefunden, die zum Implementieren solcher elektronischer Vorrichtungen mit hoher Leistungsfähigkeit und Kompaktheit zu günstigen Preisen von essentieller Bedeutung ist. Als Material zur Implementierung dieser Hochfrequenz-Halbleitervorrichtungen sind in erster Linie Verbund-Halbleiter der Gruppen III-V mit hoher Elektronenmobilität, wie zum Beispiel GaAs, verwendet worden.
In der letzten Zeit sind Si-MOS-Transistoren rasch auf kleine Abmessungen gebracht worden, und es ist nunmehr möglich, einen MOS-Transistor mit einer sehr geringen Gatelänge von weniger als 0,2 µm zu bilden. Als Ergebnis hiervon werden die Transkonduktanz Gm sowie die Hochfrequenzeigenschaften desselben stark verbessert, so daß sich nun Eigenschaften erzielen lassen, die bei Gigahertzband-/Hochfrequenzvorrichtungen anwendbar sind.
Wenn ein elektrostatisch aufgeladenes Objekt mit einem anderen Objekt in Berührung gelangt, tritt zwischen diesen Objekten ein Entladungsphänomen auf, das als elektrostatische Entladung (ESD - Electrostatic Discharge) bezeichnet wird. Elektrostatische Entladung kann bei einer Halbleitervorrichtung zu einem Durchbruch führen.
Die repräsentativen Modelle für elektrostatische Entladung sind das Modell des menschlichen Körpers (HBM - Human Body Model), das eine Entladung von einem aufgeladenen menschlichen Körper gegenüber einer Halbleitervorrichtung nachbildet, das Maschinenmodell (MM - Machine Model), das eine Entladung von einer aufgeladenen Vorrichtung gegenüber einer Halbleitervorrichtung nachbildet, sowie das Ladungsvorrichtungsmodell (CDM - Charge Device Model), das eine Entladung von einer aufgeladenen Halbleitervorrichtung gegenüber einem mit Masse verbundenen Objekt nachbildet. Von diesen Modellen sind Beispiele der Strom-Wellenform für das HBM-Modell und das CDM-Modell in Fig. 20 dargestellt.
In Fig. 20 ist entlang der Ordinate der Stromwert aufgetragen, während entlang der Abszisse die Zeit aufgetragen ist. Wie aus Fig. 20 für das HBM-Modell zu erkennen ist, wird eine Strombelastung von bis zu ca. 1 A während einer relativ langen Zeitdauer von bis zu 10 µs erzeugt. Für das CDM-Modell ist zu erkennen, daß eine hohe Strombelastung von bis zu 10 A während einer sehr kurzen Zeitdauer von bis zu 1 µs angelegt wird.
Wie vorstehend erwähnt, wird bei einer elektrostatischen Entladung aufgrund der hohen Spannung, die während einer kurzen Zeitdauer auf die Halbleitervorrichtung einwirkt, ein "thermischer Durchbruch", d. h. ein Schmelzen durch joulesche Wärme hervorgerufen. Bei Verwendung einer MOS-Transistorkonstruktion, die nun in erster Linie bei LSI-Si-Vorrichtungen (hochintegrierten Si-Vorrichtungen) zum Einsatz kommt, hat ferner das starke elektrische Feld der elektrostatischen Entladung, das an eine Gateoxidschicht derselben angelegt wird, die Tendenz, einen Durchbruch hervorzurufen. Somit stellt der durch elektrostatische Entladung verursachte Durchbruch nunmehr ein großes Problem dar.
Aus diesem Grund werden verschiedene Arten von Schutzschaltungen im allgemeinen zwischen einem Eingangs-/Ausgangsanschluß (der mit einer Anschlußfläche auf einem Si-Wafer über Drahtbonden verbunden ist und aus diesem Grund im Folgenden unter Bezugnahme auf eine Eingangs-/Ausgangsanschlußfläche beschrieben wird) und einer internen Schaltung plaziert, um zu verhindern, daß ein Stromstoß mit hoher Spannung bei einem elektrostatischen Entladungsphänomen in die interne Schaltung fließt und um auf diese Weise die Vorrichtung vor einem Durchbruch zu schützen. Diese Schaltungen werden als ESD-Schutzschaltungen bzw. Schutzschaltungen gegen elektrostatische Entladung bezeichnet.
Zur Zeit wird als ESD-Schutzschaltung häufig eine Schaltung verwendet, wie diese beschrieben ist in "Novel Octagonal Device Structure for Output Transistors in Deep-Submicron Low-Voltage CMOS Technology" von M. D. Ker et al., IEDM, Seiten 889-892, 1996, bei der ein MOS-Transistor in einem Sperrzustand mit einer Eingangs-/Ausgangssignalleitung verbunden ist.
Fig. 21 zeigt ein Schaltungsdiagramm einer repräsentativen ESD-Schutzschaltung. Wie in Fig. 21 gezeigt, ist ein P-leitender MOS-Transistor TR1 mit seinem Gate, seiner Source and seiner N-Wanne mit einer externen Spannungsversorgung VDD verbunden und mit seinem Drain mit einer Eingangs-/Ausgangs- Signalleitung verbunden.
Ein N-leitender MOS-Transistor TR2 ist mit seinem Gate, seiner Source und seiner P-Wanne mit Masse verbunden und mit seinem Drain mit einer Eingangs-/ Ausgangssignalleitung verbunden, die eine Eingangs-/Ausgangsanschlußfläche 1 und eine interne Schaltung 2 miteinander verbindet.
Da die beiden MOS-Transistoren TR1 und TR2 in einem Sperrzustand sind, leiten sie bei normalem Betrieb keinen Strom und haben somit keine Auswirkung auf den Vorrichtungsbetrieb.
Wenn dagegen ein durch elektrostatische Entladung bedingter Stromstoß von der Eingangs-/Ausgangsanschlußfläche 1 her in sie einfließt, tritt ein parasitärer bipolarer Transistorbetrieb auf, der nachfolgend noch beschrieben wird, wodurch Wege gebildet werden, über die ein hoher Strom von dem Drain zu der Source fließt.
Fig. 22 veranschaulicht einen parasitären Bipolar-Transistorbetrieb eines MOS- Transistors. Es sei angenommen, daß ein Stromstoß mit positiver Spannung in das Drain des N-leitenden MOS-Transistors TR2 fließt. Zuerst wird die positive Spannung an eine N⁺-Diffusionsschicht 41 des Drains angelegt. Wenn die Spannung aufgrund des Stromstoßes zunimmt, erleidet der in Sperrichtung betriebene pn-Übergang der N⁺-Diffusionsschicht 41 einen Durchbruch, wodurch eine große Menge an Elektronen-Loch-Paaren durch ein Stoßionisierungs-Phänomen erzeugt wird.
Von diesen erzeugten Elektronen-Loch-Paaren werden die Elektronen zu dem Drain geführt, an dem die positive Spannung anliegt, während die Löcher zu der mit Masse verbundenen P-Wanne 40 geführt werden. Somit kommt es zu einem Spannungsabfall in der P-Wanne 40 in Tiefenrichtung, was sich ausdrücken läßt als I Loch.R sub, wobei I Loch eine Größe des Stroms ist, der von den zu der P-Wanne 40 geführten Löchern erzeugt wird, und R sub ein Widerstandswert ist.
Der Spannungsabfall verstärkt das Potential eines flachen Bereichs des P-Wannenbereichs 40 unter dem Gate des N-leitenden MOS-Transistors TR2 auf eine positive Spannung. Bei dem parasitären NPN-Bipolartransistor, der mit der Drain- N⁺-Diffusionsschicht, dem flachen Bereich der P-Wanne unter dem Gate und der Source-N⁺-Diffusionsschicht 42 konfiguriert ist, sind die Drain-N⁺ -Diffusionsschicht und der flache Bereich der P-Wanne unter dem Gate in Sperrrichtung vorgespannt, während der flache P-Wannenbereich unter dem Gate 43 und die Source-N⁺-Diffusionsschicht 42 positiv vorgespannt sind.
Somit schaltet der parasitäre NPN-Bipolartransistor ein. Wenn das Gate 43 an Masse gelegt ist und bei einer elektrostatischen Entladung ein Stromstoß mit positiver Spannung an den N-leitenden MOS-Transistor TR2 in einem Aus- Zustand angelegt wird, schaltet der parasitäre NPN-Bipolartransistor ein und ermöglicht einen hohen Stromfluß.
Ein ähnlicher Vorgang findet statt, wenn ein Stromstoß mit negativer Spannung in den P-leitenden Transistor TR1 fließt. Wenn ein Stromstoß mit positiver Spannung in das Drain des P-leitenden MOS-Transistors TR1 fließt, wird die Übergangsdiode zwischen dem Drain und der N-Wanne zum Einschalten in Durchlaßrichtung vorgespannt, wodurch ein Stromfluß in die N-Wanne hervorgerufen wird. Ein ähnlicher Vorgang tritt auf, wenn ein Stromstoß mit negativer Spannung in das Drain des N-leitenden MOS-Transistors TR2 fließt.
Durch die ESD-Schutzschaltung, die einen MOS-Transistor in einem Sperrzustand verwendet, kann somit bei einer elektrostatischen Entladung ein hoher Strom zu der Masseleitung oder der internen Spannungsversorgungsleitung VDD anstatt zu der internen Schaltung 2 geführt werden. Wie vorstehend beschrieben, können der thermische Durchbruch sowie der Durchbruch der Gateoxidschicht, die durch das Fließen des hohen Stroms in die interne Schaltung 2 bedingt sind, verhindert werden.
Es ist allgemein bekannt, daß ein MOS-Transistor in einem Sperrzustand sorgfältig angeordnet werden muß, um eine gute ESD-Schutzfunktion zu erfüllen, wie dies vorstehend beschrieben worden ist. Wie in Fig. 23 gezeigt ist, muß genauer gesagt eine Distanz d, d. h. eine Distanz zwischen einer Gateelektrode und einem Kontakt in der Source- oder der Drain-Diffusionsschicht eines MOS-Transistors, ausreichend lang sein.
Gemäß dem vorstehend erwähnten Artikel von M. D. Ker et al., IEDM, Seiten 889- 892, 1996, sollte die Distanz d wenigstens 5 bis 6 µm betragen. Die Breite einer Source- oder der Drain-Diffusionsschicht, die sandwichartig zwischen Gateelektroden angeordnet ist, läßt sich ausdrücken als 2d + c, wobei c der Durchmesser eines Kontakts ist.
Es ist somit erkennbar, daß bei Verwendung eines MOS-Transistors als ESD- Schutzelement, bei dem die Distanz d ausreichend lang sein muß, die Breite der Source- oder der Drain-Diffusionsschicht entsprechend größer wird. Wenn die Entwurfsregel 0,2 µm angibt, liegt c im allgemeinen um 0,2 µm. Somit wird die Breite der Source- oder Drain-Diffusionsschicht 2d + c größer und steigt auf etwa 10,2 bis 12,2 µm an.
Zum Implementieren einer ausreichenden ESD-Schutzfunktion sind somit beispielsweise mindestens 100 µm an MOS-Transistorgate-Breite erforderlich. Ferner beträgt eine parasitäre Kapazität der Source-/Drain-Diffusionsschichten (eine Kapazität einer Verarmungsschicht eines pn-Übergangs der Source-/Drain-Diffusionsschichten und einer Wanne) pro allgemeine Flächeneinheit 1 fF/µm², wenn die Entwurfsregel 0,2 µm beträgt. Die parasitäre Kapazität zwischen den Source- /Drain-Diffusionsschichten und dem Si-Substrat (Wanne) eines als ESD-Schutzelement verwendeten MOS-Transistors wäre somit 1,02 bis 1,22 pF, wobei dies ein recht hoher Wert ist.
Eine solche hohe parasitäre Kapazität eines ESD-Schutzelements in Verbindung mit einem Si-Substrat stellt kein Problem bei einer Halbleitervorrichtung oder einer logischen Vorrichtung dar. Es ist jedoch ein ernsthaftes Problem bei einer Hochfrequenzvorrichtung, die einen Si-MOS verwendet. Ein Wert |z| der Impedanz z eines Kondensators C läßt sich ausdrücken als 1/(2πfC), wobei dies anzeigt, daß der Wert |z| bei steigender Frequenz f sinkt.
Ferner wird der Wert |z| bei steigender Kapazität C noch niedriger. Wenn ein Kondensator mit großer Drain-Diffusionsschicht mit der Hochfrequenz-Signalleitung verbunden ist, ist somit der Wert der Impedanz desselben bei der hohen Frequenz sehr klein.
Wie in dem Artikel "High Q Inductors in a SiGe BiCMOS Process Utilizing a Thick Metal Process Add-on Module" von R. Groves et al., IEEE BCTM 9.3, Seiten 149-152, 1999, beschrieben ist, läßt sich ein halbisolierendes Substrat mit hohem Widerstand, das in einem GaAs-Verbundhalbleiter mit hoher Qualität verwendet wird, schwer erzielen, so daß dort ein Substrat mit niedrigem Widerstand verwendet wird.
Wenn ein ESD-Schutzelement mit der Hochfrequenz-Signalleitung verbunden wird, ist somit die Impedanz des großen Kondensators der Drain-Diffusionsschicht bei hoher Frequenz sehr gering, und auch der Widerstand des Si-Substrats, mit dem der Kondensator verbunden ist, ist niedrig, so daß ein großer Teil des Hochfrequenzsignals auf der Hochfrequenzleitung zu dem ESD-Schutzelement geführt wird und letztendlich durch den Widerstand des Si-Substrats verloren gehen kann, wie dies in Fig. 24 dargestellt ist, die ein einfaches Ersatzschaltbild einer ESD-Schaltung unter Verwendung eines MOS-Transistors in einem Sperrzustand zeigt.
Es ist somit erkennbar schwierig, eine Hochfrequenz-Si-MOS-Halbleitervorrichtung mit hoher Leistungsfähigkeit, Zuverlässigkeit und ESD-Verträglichkeit durch Ausbilden einer ESD-Schutzvorrichtung zu schaffen.
Ein Hauptziel der vorliegenden Erfindung besteht somit in der Angabe einer Halbleitervorrichtung mit hoher Leistungsfähigkeit und hoher Zuverlässigkeit, die eine hohe Verträglichkeit bzw. Beständigkeit gegenüber elektrostatischer Entladung bzw. ESD ohne signifikante Beeinträchtigung der Hochfrequenzeigenschaften realisiert.
Gelöst wird diese Aufgabe mit einer Hochfrequenz-Halbleitervorrichtung, wie sie in den Ansprüche 1, 9 und 10 angegeben ist.
Gemäß einem Gesichtspunkt gibt die vorliegende Erfindung somit eine Hochfrequenz-Halbleitervorrichtung an, wobei das eine Ende einer Hochfrequenzsignal- Eingangs-/Ausgangsleitung mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche verbunden ist, wobei eine interne Schaltung mit dem anderen Ende der Hochfrequenzsignal-Eingangs-/Ausgangsleitung verbunden ist, eine Schutzschaltung zwischen eine Masseleitung und einen Knotenpunkt geschaltet ist, der eine Abzweigung der Hochfrequenzsignal-Eingangs-/Ausgangsleitung bildet, die mit der Hochfrequenz-Eingangs-/Ausgangsanschlußfläche verbunden ist, und wobei ein Gleichstrom-Sperrkondensator in Reihe zwischen den Knotenpunkt und die interne Schaltung geschaltet ist.
Gemäß der vorliegenden Erfindung entspricht der Gleichstrom-Sperrkondensator einer ersten Stufe einer internen Schaltung, so daß die Durchbruchspannung beträchtlich ansteigt. Ferner trägt der Effekt einer erhöhten Kapazität der ersten Stufe der internen Schaltung dazu bei, den im Hinblick auf eine elektrostatische Entladung tolerierbaren Stoßstrom beträchtlich zu erhöhen.
Auf diese Weise wird die ESD-Verträglichkeit bzw. Toleranz verbessert, und die Stromsteuerbarkeit der ESD-Schutzschaltung sowie die problematische parasitäre Kapazität in Verbindung damit können beträchtlich reduziert werden, so daß eine Beeinträchtigung der Hochfrequenzeigenschaften verhindert werden kann.
Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung wird eine Hochfrequenz-Halbleitervorrichtung angegeben, wobei das eine Ende einer Hochfrequenzsignal-Eingangs-/Ausgangsleitung mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche verbunden ist und ein MOS-Transistor vorhanden ist, wobei eine interne Schaltung vorhanden ist, die mit dem anderen Ende der Hochfrequenzsignal-Eingangs-/Ausgangsleitung verbunden ist, und wobei eine Erststufenschaltung vorhanden ist und eine Schutzschaltung mit einem Knotenpunkt verbunden ist, der eine Abzweigung der Hochfrequenzsignal- Eingangs-/Ausgangsleitung bildet, wobei die Isolierschichtdicke der Erststufenschaltung der internen Schaltung größer gewählt ist als die Isolierschichtdicke einer Gateisolierschicht des MOS-Transistors.
Gemäß noch einem weiteren Gesichtspunkt der vorliegenden Erfindung wird eine Hochfrequenz-Halbleitervorrichtung angegeben, wobei das eine Ende einer Hochfrequenzsignal-Eingangs-/Ausgangsleitung mit einer Hochfrequenz-Eingangs- /Ausgangsanschlußfläche verbunden ist und ein MOS-Transistor vorhanden ist, wobei eine interne Schaltung vorhanden ist, die mit dem anderen Ende der Hochfrequenzsignal-Eingangs-/Ausgangsleitung verbunden ist, und wobei eine Erststufenschaltung vorhanden ist und eine Schutzschaltung mit einem Knotenpunkt verbunden ist, der eine Abzweigung der Hochfrequenzsignal-Eingangs-/ Ausgangsleitung bildet, wobei die Kapazität der Erststufenschaltung der internen Schaltung größer gewählt ist als die einer Gateisolierschicht des MOS-Transistors.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele noch näher erläutert. In den Zeichnungen zeigen:
Fig. 1 ein Blockdiagramm zur Erläuterung einer ESD-Schutzschaltung zur Verwendung bei einer Hochfrequenzvorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 ein Schaltbild zur Erläuterung eines Beispiels einer internen Schaltung der Fig. 1;
Fig. 3 ein Blockdiagramm zur Erläuterung einer herkömmlichen ESD- Schutzschaltung;
Fig. 4 eine Darstellung eines ESD-Schutzbetriebs bei einem herkömmlichen MOS-Transistor mit hoher Dichte;
Fig. 5 eine Darstellung eines Beispiels eines Kondensators, der mit Zwischenlagen-Isolierschichten ausgebildet ist;
Fig. 6 eine Tabelle zur Erläuterung von Effekten der vorliegenden Erfindung sowie einer herkömmlichen Technik;
Fig. 7 ein Schaltbild einer weiteren Variation des ersten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 8 eine Schnittdarstellung eines PIP-Kondensators;
Fig. 9 ein Schaltbild einer weiteren Variation des ersten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 10 ein Schaltbild noch einer weiteren Variation des ersten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 11 ein Schaltbild noch einer weiteren Variation des ersten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 12 ein Schaltbild noch einer weiteren Variation des ersten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 13 ein Schaltbild eines zweiten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 14 eine Schnittdarstellung eines MIM-Kondensators;
Fig. 15 ein Schaltbild einer Variation des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 16 ein Schaltbild einer weiteren Variation des zweiten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 17 ein Schaltbild eines Beispiels, bei dem ein Gleichstrom-Sperrkondensator mit Kamm-Verdrahtung als drittes Ausführungsbeispiel der vorliegenden Erfindung verwendet wird;
Fig. 18 ein Schaltbild einer Variation des dritten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 19 ein Schaltbild einer weiteren Variation des dritten Ausführungsbeispiels der vorliegenden Erfindung;
Fig. 20 eine Darstellung eines Beispiels der elektrischen Strom-Wellenform der ESD;
Fig. 21 ein Schaltbild einer herkömmlichen ESD-Schutzschaltung unter Verwendung eines MOS-Transistors in einem Sperrzustand;
Fig. 22 eine Darstellung zur Erläuterung der Arbeitsweise eines parasitären Bipolartransistors eines MOS-Transistors in einem Sperrzustand bei ESD;
Fig. 23 eine Darstellung einer Distanz zwischen dem Gate und einem Kontakt eines MOS-Transistors; und
Fig. 24 ein einfaches Ersatzschaltbild einer ESD-Schutzschaltung unter Verwendung eines MOS-Transistors in einem Sperrzustand.
Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen erläutert.
Wie unter Bezugnahme auf Fig. 1 zu sehen ist, ist eine Hochfrequenzsignalleitung an ihrem einen Ende mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche 1 verbunden und weist eine daran angeschlossene ESD-Schutzschaltung 20 auf, wobei ferner eine interne Schaltung 2 für hohe Frequenz als Nachfolgeschaltung über einen Gleichstrom-Sperrkondensator C3 an die Hochfrequenzsignalleitung angeschlossen ist.
Wie in Fig. 2 gezeigt ist, beinhaltet die interne Hochfrequenzschaltung 2 einen rauscharmen Verstärker, dessen Source beispielsweise an Masse angeschlossen ist. Der Verstärker beinhaltet einen NMOS-Transistor TR3. An sein Gate, d. h. einen Eingang Ein, wird eine Gatespannung Vg über einen Widerstand R5 angelegt. Seine Source ist an Masse gelegt, und sein Drain steht über einen Widerstand mit einer externen Stromversorgung Vcc in Verbindung, um einen Ausgang Aus zu erzeugen.
Bei dem Eingang Ein einer solchen internen Hochfrequenzschaltung 2 ist es häufig erforderlich, eine Gleichstromkomponente zu entfernen, und aus diesem Grund ist ein Gleichstrom-Sperrkondensator C3 als Vorstufe zu der internen Schaltung 2 geschaltet, um die Gleichstromkomponente zu entfernen.
Der Gleichstrom-Sperrkondensator C3 muß eine hohe Kapazität aufweisen, um bei der Betriebsfrequenz eine ausreichend niedrige Impedanz zu haben, um ein Hochfrequenzsignal ohne jeglichen Verlust hindurchzuleiten (zum Beispiel wird ein Kondensator von etwa 5 pF bei einem Betrieb mit 2 GHz verwendet).
Für die Ausbildung eines solchen großen Kondensators in einem Halbleiterchip ist viel Platz erforderlich. Aus diesem Grund wird ein Gleichstrom-Sperrkondensator an einer Eingangseinheit zum Empfangen eines von außen zugeführten Signals üblicherweise extern mit einem Chip verbunden, anstatt auf diesem ausgebildet zu werden.
Die vorliegende Erfindung zeichnet sich jedoch dadurch aus, daß der Gleichstrom-Sperrkondensator, der herkömmlicherweise extern angebracht wird, als Nachfolgestufe zu einer ESD-Schutzschaltung auf dem Chip plaziert wird. Durch Ausbilden des Gleichstrom-Sperrkondensators in Form eines Kamm-Kondensators unter Verwendung einer Metallverdrahtung lassen sich weiter verbesserte Eigenschaften realisieren.
Bei einer herkömmlichen Technik, wie sie in Fig. 3 dargestellt ist, ist eine Hochfrequenzsignalleitung mit ihrem einen Ende mit einer Hochfrequenz-Eingangs-/ Ausgangsanschlußfläche 1 verbunden und mit ihrer Zweigleitung mit einer ESD- Schutzschaltung 20 verbunden, um die interne Hochfrequenz-Schaltung 2 zu schützen.
Bei einem Si-MOS-Prozeß ist ein Betrieb bei hohen Frequenzen erzielt worden durch Verkleinern einer Vorrichtung, wie sie vorstehend beschrieben wurde. Als Ergebnis hiervon weist die Gateoxidschicht des in Fig. 2 gezeigten MOS-Transistors TR3 nun eine extrem geringe Dicke von 20 bis 40 Å oder weniger auf.
Bei einem repräsentativen rauscharmen Verstärker als Hochfrequenzschaltung wird ähnlich der in Fig. 4 dargestellten und vor elektrostatischer Entladung zu schützenden internen Schaltung häufig eine sehr dünne Gateelektrodenschicht als Vorstufe des in Fig. 2 dargestellten MOS-Transistors TR3 angeordnet. In einem solchen Fall kann die dünne Oxidschicht durch einen Stromstoß bei einer elektrostatischen Entladung leicht einen Durchbruch erleiden.
Wenn der Stromstoß nicht vollständig von der ESD-Schutzschaltung abgezweigt wird, um eine Stromleckage in die interne Schaltung 2 hinein zu eliminieren, kann der ESD-Durchbruch nicht verhindert werden. Mit dem Trend von Gateoxidschichten, die bei kleiner werdendem MOS-Transistor dünner werden, ist somit erkennbar, daß der Schutz derselben gegen elektrostatische Entladung zu einer zunehmend größer werdenden Herausforderung wird.
Bei Verwendung eines Gleichstrom-Sperrkondensators wie bei der vorliegenden Erfindung als Erststufenschaltung einer internen Schaltung, in die ein ESD- Stromstoß direkt hineinfließt, wird unter diesen Umständen die Dicke der Isolierschicht der internen Schaltung, die einen Durchbruch erleiden könnte, von der herkömmlichen Dicke von 20 bis 40 Å auf eine Dicke einer einen Kondensator bildenden Isolierschicht von üblicherweise 150 bis 200 Å erhöht.
Es ist zu erkennen, daß die Durchbruchspannung durch die gesteigerte Filmdicke höher wird. Im Grunde ist der Durchbruch einer Isolierschicht von dem angelegten elektrischen Feld abhängig. Es ist somit erkennbar, daß die Durchbruchspannung mit steigender Dicke der Isolierschicht höher wird. In dieser Hinsicht soll das Durchbruchphänomen der elektrostatischen Entladung betrachtet werden.
Zuerst fließt ein Teil des Stromstoßes einer elektrostatischen Entladung, der nicht vollständig in die ESD-Schutzschaltung abgezweigt wurde, in die interne Schaltung 2, wodurch die Kapazität der ersten Stufe der internen Schaltung aufgeladen wird. Es kommt dann zu einer Verstärkung der Spannung der ersten Stufe der internen Schaltung unter Überschreitung der Durchbruchspannung der Isolierschicht. Somit kommt es zu einem Durchbruch.
Wie vorstehend erwähnt wurde, kann durch Anordnen des Gleichstrom-Sperrkondensators der vorliegenden Erfindung als erste Stufe der internen Schaltung 2 nicht nur die Durchbruchspannung höher gemacht werden, sondern es läßt sich auch der nachfolgend beschriebene zusätzliche Effekt erzielen.
In einem herkömmlichen Fall, in dem das Gate eines MOS-Transistors die erste Stufe der internen Schaltung 2 ist, beträgt die Kapazität der ersten Stufe der internen Schalter höchstens 0,8 pF oder weniger (die Gate-Breite eines bei einem rauscharmen Verstärker verwendeten MOS-Transistors beträgt im allgemeinen 100 bis 400 µm, wobei die Kapazität desselben etwa 0,2 bis 0,8 pF bei einer Gate-Länge von 0,2 µm beträgt).
Der Gleichstrom-Sperrkondensator besitzt einen hohen Wert von 5 pF, wie dies vorstehend erwähnt ist, wodurch die Kapazität der ersten Stufe der internen Schaltung um mehr als das Sechsfache erhöht wird. Dann beträgt

Q = I.t = C.V,

so daß I = C.V/t ist, wobei Q die Ladung, I der Strom, t die Zeit, C die Kapazität und V die Spannung sind.
Wie aus der vorstehenden Gleichung erkennbar ist, wird bei einer Erhöhung der Kapazität um einen Faktor von 6, ein sechsfach höherer Strom akzeptabel, bis die Spannung auf den gleichen Wert erhöht wird. Mit diesem Effekt in Kombination mit dem vorstehend erwähnten Effekt der Erhöhung der Durchbruchspannung ist zu erkennen, daß die Beständigkeit gegenüber ESD-Stromstößen beträchtlich verbessert ist.
Da keine Notwendigkeit mehr besteht, den ESD-Stoßstrom vollständig durch die ESD-Schutzschaltung 20 abzuzweigen, wird es nunmehr zulässig, die Leistungsfähigkeit der ESD-Schutzschaltung 20 hinsichtlich des Treiberstroms zu reduzieren. Wenn die ESD-Schutzschaltung 20 mit einem MOS-Transistor in einem Sperrzustand konfiguriert wird, läßt sich somit die Gatebreite desselben beträchtlich reduzieren.
Somit kann die parasitäre Kapazität in Verbindung mit der Bildung einer ESD- Schutzschaltung 20 beträchtlich reduziert werden, so daß eine Beeinträchtigung der Hochfrequenzeigenschaften verhindert wird.
Der Gleichstrom-Sperrkondensator wird herkömmlicherweise extern an einem Eingangsanschluß gebildet, der zum Empfang eines extern bereitgestellten Hochfrequenzsignals dient. Aufgrund seiner begrenzten Fläche und der schlechten Kondensatoreigenschaften bei Ausbildung desselben auf einem Chip im Vergleich zu einem extern angebrachten Kondensator bestand bisher kein Vorteil darin, den Gleichstrom-Sperrkondensator auf dem Chip auszubilden.
Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung jedoch werden durch gezielte Ausbildung eines Gleichstrom-Sperrkondensator auf einem Chip als Nachfolgestufe einer ESD-Schutzschaltung neuartige Wirkungen erzielt. Genauer gesagt, es wird die ESD-Verträglichkeit einer Hochfrequenzvorrichtung verbessert, und das Problem signifikant verschlechterter Hochfrequenzeigenschaften aufgrund der parasitären Kapazität und des parasitären Widerstands einer ESD-Schutzschaltung läßt sich lösen.
Allgemeine, auf einem Chip ausgebildete Kondensatoren sind ein PIP-Kondensator (zum Beispiel Polysilizium-Isolator-Polysilizium: K. Yamamoto et al. IEEE J. Solid-State Circuits, Band 36, Seiten 1186-1197, August 2001), bei dem eine Siliziumoxid-Schicht, eine Siliziumnitrid-Schicht oder eine Verbundschicht derselben sandwichartig zwischen zwei Schichten von Polysiliziumelektroden angeordnet sind, oder ein MIM-Kondensator (Metall-Isolator-Metall, M. Armacost et al., IEEE IEDM 2000), bei dem eine Siliziumoxid-Schicht, eine Siliziumnitrid-Schicht oder eine Verbundschicht aus diesen sandwichartig zwischen zwei Schichten von Metallelektroden in Zwischenlagen-Isolierschichten in Metallverdrahtung angeordnet ist.
Eine Verbesserung der ESD-Verträglichkeit läßt sich unter Verwendung dieser Kondensatoren als Gleichstrom-Sperrkondensator C3 in Ausbildung derselben als Nachfolgestufe der ESD-Schutzschaltung 20 bei einem Ausführungsbeispiel der vorliegenden Erfindung erzielen sowie auch unter Verwendung eines Kamm- Kondensators, der durch Ausbilden einer Metallverdrahtung in einer Kamm- Konfiguration gebildet wird.
Fig. 5 zeigt ein Beispiel für die Ausbildung eines Kondensators durch Zwischenlagen-Isolierschichten. Wie in der Zeichnung dargestellt, kann durch Ausbilden einer Metallverdrahtung in einer Kamm-Konfiguration ein Kondensator gebildet werden, der eine Struktur aufweist, bei der die Zwischenlagen-Isolierschichten zwischen der Metallverdrahtung vorhanden sind.
Bei dem fortschrittlichsten Silizium-CMOS-Prozeß sind die Entwurfsregeln drastisch reduziert worden, so daß Metallverdrahtungsbreiten oder -intervalle in mehreren Tausend Angström vorliegen. Ein Kamm-Kondensator mit hoher Kapazität läßt sich somit nunmehr mit einer praktikablen Auslegungsfläche bilden, wodurch es möglich wird, einen solchen Kondensator als Gleichstrom-Sperrkondensator C3 der vorliegenden Erfindung zu verwenden.
Fig. 6 zeigt eine Tabelle zur Veranschaulichung dieser Effekte. Wie darin zu sehen ist, wird im Fall eines PIP- oder MIM-Kondensators, wie sie vorstehend erwähnt wurden, die Dicke der Isolierschicht von 150 bis 200 Å auf mehrere Tausend Angström erhöht (bei dem fortschrittlichsten Verfahren auf etwa 2000 bis 3000 Å), wobei dies anzeigt, daß die vorstehend genannte Durchbruchspannung um mehr als das Zehnfache gesteigert wird.
Als solches ist erkennbar, daß bei Anordnung eines Kamm-Kondensators mit im Grunde der gleichen Konfiguration mit der üblichen Metallverdrahtung, d. h. mit inhärenter ultrahoher Durchbruchspannung desselben, als erste Stufe der internen Schaltung 2, die an sich die Nachfolgestufe einer ESD-Schutzschaltung 20 ist, die ESD-Verträglichkeit beträchtlich erhöht werden kann und die Stromsteuerbarkeit sowie die parasitäre Kapazität der ESD-Steuerschaltung 20 beträchtlich vermindert werden können.
Fig. 7 zeigt ein Schaltbild einer Variation des ersten Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 7 ist eine Hochfrequenzsignalleitung an ihrem einen Ende mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche 1 verbunden.
Eine Zweigleitung der Hochfrequenzsignalleitung ist mit einer ESD-Schutzschaltung verbunden, die mit einem P-leitenden MOS-Transistor TR1 und einem N-leitenden MOS-Transistor TR2 konfiguriert ist.
Eine interne Hochfrequenzschaltung 2 als Nachfolgestufe ist damit über einen Gleichstrom-Sperrkondensator C4 verbunden, der beispielsweise durch einen PIP-Kondensator gebildet ist.
Fig. 8 zeigt eine Schnittansicht eines PIP-Kondensators, der als Gleichstrom- Sperrkondensator C4 in Fig. 7 verwendet wird. Wie in Fig. 8 gezeigt, ist der PIP-Kondensator folgendermaßen strukturiert: Eine Isolieroxidschicht 12 ist auf einem Siliziumsubstrat 11 gebildet, darauf sind eine erste und eine zweite Polysiliziumschicht 13, 14 gebildet, und zwischen letzteren ist eine Isolierschicht 17 aus einer Siliziumoxidschicht, einer Siliziumnitridschicht oder einer daraus zusammengesetzten Schicht gebildet.
Eine Metallverdrahtung 16 in der ersten Schicht ist mit dem Polysilizium 14 in der zweiten Schicht über einen Kontakt 15 verbunden, während eine Metallverdrahtung 18 mit dem Polysilizium 13 in der ersten Schicht über einen Kontakt 19 verbunden ist.
Die Isolierschichtdicke eines PIP-Kondensators entspricht zum Beispiel einer Oxidschicht von 150 bis 200 Å. Als ESD-Schutzelement kann ein MOS-Transistor im Sperrzustand verwendet werden, wie er in Fig. 7 gezeigt ist, wobei ein N-leitender MOS-Transistor TR2 mit der Masseleitung verbunden ist und ein P-leitender MOS-Transistor TR1 mit der Spannungsversorgungsleitung VDD verbunden ist.
Fig. 9 zeigt ein Schaltbild einer weiteren Variation des ersten Ausführungsbeispiels, bei dem nur der N-leitende MOS-Transistor TR2, der mit der Masseleitung verbunden ist, aus der in Fig. 7 gezeigten Konfiguration verwendet wird.
Fig. 10 zeigt ein Schaltbild einer weiteren Variation des ersten Ausführungsbeispiels, wobei eine ESD-Schutzschaltung mit zwei Dioden D1, D2 konfiguriert ist, die mit der Masseleitung bzw. der Spannungsversorgungsleitung VDD verbunden sind.
Fig. 11 zeigt ein Schaltbild noch einer weiteren Variation des ersten Ausführungsbeispiels, wobei eine erste ESD-Schutzschaltung 21 und eine zweite ESD- Schutzschaltung 22 in zwei Stufen zwischen eine Hochfrequenzsignalleitung und eine Masseleitung geschaltet sind, wobei ein Gleichstrom-Sperrkondensator C4 als nachfolgende Stufe geschaltet ist. Diese erste und zweite ESD-Schutzschaltung 21 und 22 können mit dem N-leitenden MOS-Transistor TR2 implementiert werden, wie er in Fig. 9 gezeigt ist.
Fig. 12 zeigt ein Schaltbild einer zusätzlichen Variation des ersten Ausführungsbeispiels. Bei diesem Beispiel ist ein Widerstand R3 zum Absorbieren von Stromstößen zwischen eine ESD-Schutzschaltung 20 und einen Gleichstrom-Sperrkondensator C4 geschaltet.
Wie vorstehend beschrieben worden ist, entspricht bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung der durch einen PIP-Kondensator gebildete Gleichstrom-Sperrkondensator C4 einer ersten Stufe der internen Schaltung 2, so daß die Durchbruchspannung beträchtlich ansteigt. Ferner trägt der Effekt der erhöhten Kapazität der ersten Stufe der internen Schaltung dazu bei, daß sich der hinsichtlich einer elektrostatischen Entladung tolerierbare Stoßstrom beträchtlich erhöht.
Auf diese Weise wird die ESD-Verträglichkeit verbessert, und die Stromsteuerbarkeit der ESD-Schutzschaltung 20 sowie die problematische parasitäre Kapazität in Verbindung damit lassen sich signifikant vermindern, wodurch eine Beeinträchtigung der Hochfrequenzeigenschaften verhindert werden kann. Auf diese Weise läßt sich eine Hochfrequenz-Halbleitervorrichtung mit recht hohen Frequenzeigenschaften und hoher Zuverlässigkeit schaffen.
Fig. 13 zeigt ein Schaltbild eines zweiten Ausführungsbeispiels der vorliegenden Erfindung. Fig. 14 zeigt eine Schnittdarstellung zur Erläuterung eines Beispiels des in Fig. 13 gezeigten MIM-Kondensators.
In Fig. 13 ist eine Hochfrequenzsignalleitung an ihrem einen Ende mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche 1 verbunden und mit ihrer Zweigleitung mit einer ESD-Schutzschaltung verbunden, die mit einem P-leitenden MOS-Transistor TR1 und einem N-leitenden MOS-Transistor TR2 konfiguriert ist.
Ein Gleichstrom-Sperrkondensator C5, der durch einen MIM-Kondensator gebildet ist und eine Struktur aufweist, wie sie in Fig. 14 gezeigt ist, ist als nachfolgende Stufe damit verbunden, so daß eine interne Hochfrequenzschaltung gebildet ist.
Der in Fig. 14 gezeigte MIM-Kondensator ist folgendermaßen strukturiert: Eine Zwischenlagen-Isolierschicht 32 ist auf einem Siliziumsubstrat 31 gebildet, wobei auf der Zwischenlagen-Isolierschicht 32 eine Metallverdrahtung 33 als Unterlagenschicht gebildet ist. Auf der Metallverdrahtung 33 ist eine als Kondensator wirkende Isolierschichtlage 34 gebildet. Die Isolierschichtlage 34 ist aus einer Siliziumoxidschicht, einer Siliziumnitridschicht oder einer Verbundschicht aus diesen gebildet und weist eine der Oxidschicht äquivalente Dicke von zum Beispiel etwa 150 bis 200 Å auf.
Auf der Isolierschichtlage 34 ist eine obere Elektrodenschicht 35 gebildet, und eine Zwischenlagen-Isolierschicht 37 ist darauf ausgebildet und mit einer Metallverdrahtung 38 der oberen Schicht über eine Durchkontaktierung 36 verbunden.
Als ESD-Schutzelement wird zum Beispiel ein MOS-Transistor im Sperrzustand verwendet, wobei ein N-leitender MOS-Transistor TR2 mit der Masseleitung verbunden ist und ein P-leitender MOS-Transistor TR1 mit der Spannungsversorgungsleitung VDD verbunden ist.
Fig. 15 zeigt eine Variation des in Fig. 13 dargestellten zweiten Ausführungsbeispiels, bei der nur der mit der Masseleitung verbundene N-leitende MOS-Transistor TR2 vorgesehen ist und der P-leitende MOS-Transistor TR1 weggelassen ist.
Fig. 16 zeigt eine weitere Variation des zweiten Ausführungsbeispiels, bei der zwei Dioden D1 und D2 in die Spannungsversorgungsleitung bzw. die Masseleitung geschaltet sind, um eine ESD-Schutzschaltung zu bilden.
Wie vorstehend erwähnt, entspricht bei dem zweiten Ausführungsbeispiel der vorliegenden Erfindung der durch einen MIM-Kondensator gebildete Gleichstrom- Sperrkondensator C5 einer ersten Stufe der internen Schaltung 2, und somit steigt die Durchbruchspannung beträchtlich an. Ferner trägt der Effekt einer gesteigerten Kapazität der ersten Stufe der internen Schaltung dazu bei, den im Hinblick auf eine elektrostatische Entladung tolerierbaren Stromstoß beträchtlich zu erhöhen.
Somit wird die ESD-Verträglichkeit verbessert, und die Stromsteuerbarkeit der ESD-Schutzschaltung 20 sowie die problematische parasitäre Kapazität in Verbindung damit lassen sich beträchtlich vermindern, wodurch eine Beeinträchtigung der Hochfrequenzeigenschaften verhindert werden kann. Auf diese Weise läßt sich eine Hochfrequenz-Halbleitervorrichtung mit recht hohen Frequenzeigenschaften und hoher Zuverlässigkeit schaffen.
Fig. 17 zeigt ein Schaltbild zur Erläuterung eines dritten Ausführungsbeispiels der vorliegenden Erfindung. Bei dem vorliegenden Ausführungsbeispiel ist eine ESD-Schutzschaltung über eine Zweigleitung mit einer Hochfrequenzsignalleitung verbunden, die wiederum mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche 1 verbunden ist, wobei eine interne Hochfrequenzschaltung als nachfolgende Stufe über einen Gleichstrom-Sperrkondensator C6 in Form eines Kamm- Kondensators mit der in Fig. 4 gezeigten Konstruktion geschaltet ist.
Durch das Ausbilden der Metallverdrahtung mit einer Kamm-Formgebung kann eine Zwischenlagenschicht zwischen der Metallverdrahtung als Isolierschicht- Kapazität zur Bildung eines Kondensators verwendet werden.
Bei dem fortschrittlichsten Silizium-CMOS-Prozeß sind die Entwurfsregeln drastisch reduziert worden, so daß diese nun Metallverdrahtungsbreiten oder -intervalle von mehreren Tausend Anström aufweisen (zum Beispiel etwa 2000 bis 3000 Å bei dem fortschrittlichsten Prozeß). Somit läßt sich nun eine Kamm- Kondensator mit hoher Kapazität mit einer praktikablen Auslegungsfläche bilden. Als ESD-Schutzelement wird beispielsweise ein MOS-Transistor im Sperrzustand verwendet, wobei ein N-leitender MOS-Transistor TR2 mit der Masseleitung verbunden ist und ein P-leitender MOS-Transistor TR1 mit der Stromversorgungsleitung VDD verbunden ist.
Fig. 18 zeigt eine Variation des in Fig. 17 dargestellten dritten Ausführungsbeispiels. Bei diesem Ausführungsbeispiel wird nur der mit der Masseleitung verbundene N-leitende MOS-Transistor TR2 verwendet, während der in Fig. 17 gezeigte P-leitende MOS-Transistor TR1 weggelassen ist.
Fig. 19 veranschaulicht eine weitere Variation, wobei eine ESD-Schutzschaltung mit zwei Dioden D1 und D2 konfiguriert ist, die in die Masseleitung bzw. die Stromversorgungsleitung VDD geschaltet sind.
Wie vorstehend erläutert, entspricht bei dem dritten Ausführungsbeispiel der vorliegenden Erfindung der mit dem Kamm-Kondensator gebildete Gleichstrom- Sperrkondensator einer ersten Stufe der internen Schaltung 2, wodurch die Durchbruchspannung beträchtlich zunimmt. Ferner trägt der Effekt der gesteigerten Kapazität der ersten Stufe der internen Schaltung dazu bei, den hinsichtlich einer elektrostatischen Entladung tolerierbaren Stromstoß beträchtlich zu erhöhen.
Auf diese Weise wird die ESD-Verträglichkeit verbessert, und die Stromsteuerbarkeit der ESD-Schutzschaltung 20 sowie die problematische parasitäre Kapazität in Verbindung damit können beträchtlich vermindert werden, wodurch eine Beeinträchtigung der Hochfrequenzeigenschaften verhindert werden kann. Auf diese Weise läßt sich eine Hochfrequenz-Halbleitervorrichtung mit recht hohen Frequenzeigenschaften und hoher Zuverlässigkeit erreichen.
Wie vorstehend erläutert worden ist, ist bei der herkömmlichen Technik die erste Schaltung der internen Schaltung im allgemeinen das Gate des MOS-Transistors mit einer in Form einer sehr dünnen Schicht vorliegenden Gateoxid-Schicht, mit niedriger Durchbruchspannung und keiner Verträglichkeit gegenüber elektrostatischer Entladung, so daß die Stromsteuerbarkeit der ESD-Schaltung sehr hoch sein muß.
Bei der vorliegenden Erfindung dagegen entspricht der Gleichstrom-Sperrkondensator einer ersten Stufe einer internen Schaltung, so daß die Durchbruchspannung in signifikanter Weise erhöht wird. Ferner trägt der Effekt einer gesteigerten Kapazität der ersten Stufe der internen Schaltung dazu bei, den im Hinblick auf eine elektrostatische Entladung tolerierbaren Stromstoß beträchtlich zu erhöhen.
Dadurch wird die ESD-Verträglichkeit bzw. Toleranz verbessert, und die Stromsteuerbarkeit der ESD-Schutzschaltung sowie die problematische parasitäre Kapazität in Verbindung damit lassen sich in beträchtlicher Weise vermindern, so daß eine Beeinträchtigung der Hochfrequenzeigenschaften verhindert werden kann. Auf diese Weise läßt sich eine Hochfrequenz-Halbleitervorrichtung mit recht hohen Frequenzeigenschaften und hoher Zuverlässigkeit schaffen.

Claims

1. Hochfrequenz-Halbleitervorrichtung, die folgendes aufweist:
eine interne Schaltung (2), deren Eingang über eine Hochfrequenzsignal- Eingangs-/Ausgangsleitung mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche (1) verbunden ist;
eine Schutzschaltung (20), die zwischen einen Knotenpunkt und eine Masseleitung geschaltet ist, wobei der Knotenpunkt eine Abzweigung der Hochfrequenzsignal-Eingangs-/Ausgangsleitung bildet, die mit der Hochfrequenz-Eingangs-/Ausgangsanschlußfläche verbunden ist; und
einen Gleichstrom-Sperrkondensator (C3), der zwischen den Knotenpunkt der Hochfrequenzsignal-Eingangs-/Ausgangsleitung und der internen Schaltung (2) in Reihe geschaltet ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Gleichstrom-Sperrkondensator unter Verwendung eines Isolierschicht-Kondensators zwischen Polysiliziumelektroden gebildet ist.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Gleichstrom-Sperrkondensator unter Verwendung eines Isolierschicht-Kondensators zwischen Metallelektroden gebildet ist.

4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Gleichstrom-Sperrkondensator unter Verwendung eines Kamm- Kondensators gebildet ist, der mit einer Metallverdrahtung ausgebildet ist.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schutzschaltung folgendes aufweist:
eine erste Schutzschaltung, die zwischen den Knotenpunkt und die Masseleitung geschaltet ist, wobei der Knotenpunkt eine Abzweigung für die Hochfrequenzsignal-Eingangs-/Ausgangsleitung bildet, die mit der Hochfrequenz-Eingangs-/Ausgangsanschlußfläche verbunden ist; und
eine zweite Schutzschaltung, die zwischen den Knotenpunkt und Masseleitung geschaltet ist.

6. Hochfrequenz-Halbleitervorrichtung, die folgendes aufweist:
eine interne Schaltung (2), deren Eingang über eine Hochfrequenzsignal- Eingangs-/Ausgangsleitung mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche (1) verbunden ist; und
eine Schutzschaltung (20), die zwischen einen Knotenpunkt und eine Masseleitung geschaltet ist, wobei der Knotenpunkt eine Abzweigung der Hochfrequenzsignal-Eingangs-/Ausgangsleitung bildet, die mit der Hochfrequenz-Eingangs-/Ausgangsanschlußfläche verbunden ist,
dadurch gekennzeichnet,
daß die Isolierschichtdicke der Erststufenschaltung der internen Schaltung größer gewählt ist als die Isolierschichtdicke einer Gateisolierschicht des MOS-Transistors.

7. Hochfrequenz-Halbleitervorrichtung, die folgendes aufweist:
eine interne Schaltung (2), deren Eingang über eine Hochfrequenzsignal- Eingangs-/Ausgangsleitung mit einer Hochfrequenz-Eingangs-/Ausgangsanschlußfläche (1) verbunden ist; und
eine Schutzschaltung (20), die zwischen einen Knotenpunkt und eine Masseleitung geschaltet ist, wobei der Knotenpunkt eine Abzweigung der Hochfrequenzsignal-Eingangs-/Ausgangsleitung bildet, die mit der Hochfrequenz-Eingangs-/Ausgangsanschlußfläche verbunden ist,
dadurch gekennzeichnet,
daß die Kapazität der Erststufenschaltung der internen Schaltung größer gewählt ist als die Isolierschichtkapazität einer Gateisolierschicht des MOS- Transistors.