DE10362264B4 - Halbleiterbauteil und dieses verwendender integrierter Schaltkreis - Google Patents

Halbleiterbauteil und dieses verwendender integrierter Schaltkreis Download PDF

Info

Publication number
DE10362264B4
DE10362264B4 DE10362264.0A DE10362264A DE10362264B4 DE 10362264 B4 DE10362264 B4 DE 10362264B4 DE 10362264 A DE10362264 A DE 10362264A DE 10362264 B4 DE10362264 B4 DE 10362264B4
Authority
DE
Germany
Prior art keywords
region
vertical
epitaxial layer
electrode
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10362264.0A
Other languages
English (en)
Inventor
Kazuhiko Yoshida
Takeshi Ichimura
Tatsuhiko Fujihira
Naoki Kumagai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Application granted granted Critical
Publication of DE10362264B4 publication Critical patent/DE10362264B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/7821—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Halbleiterbauteil, umfassend: ein Halbleitersubstrat (43, 44) bestehend aus einer Epitaxialschicht (43) eines zweiten Leitfähigkeitstyps und einer Substratschicht (44) des zweiten Leitfähigkeitstyps mit höherer Dotierung als die Epitaxialschicht (43); eine erste Topfregion (41) eines ersten Leitfähigkeitstyps in der Epitaxialschicht (43) des Halbleitersubstrats; eine zweite Topfregion (42) des ersten Leitfähigkeitstyps in der Epitaxialschicht (43) des Halbleitersubstrats; einen lateralen MOSFET (21) in der ersten Topfregion (41), der eine Quellenelektrode (53) und eine Abflußelektrode (52) umfaßt; einen vertikalen Stoßspannungsabsorber (56) in der zweiten Topfregion (42), der eine Oberflächenelektrode (48) umfaßt; eine Metallelektrodenverdrahtung (54), die die Quellenelektrode (53) oder die Abflußelektrode (52) des MOSFETs mit der Oberflächenelektrode (48) des vertikalen Stoßspannungsabsorbers (56) elektrisch verbindet, wobei der vertikale Stoßspannungsabsorber eine vertikale Zenerdiode (56) ist, deren pn-Übergang durch die pn-Sperrschicht zwischen der zweiten Topfregion (42) und der Epitaxialschicht des Halbleitersubstrats (43, 44) gebildet ist, wobei die vertikale Zenerdiode (56) aus einer hochdotierten Region (62) des ersten Leitfähigkeitstyps unter der Oberflächenelektrode (48) in der zweiten Topfregion (42), einer weiteren hochdotierten Region des ersten Leitfähigkeitstyps (63) in der zweiten Topfregion (42), der zweiten Topfregion (42), der Epitaxialschicht (43) und der Substratschicht (44) gebildet ist, wobei die hochdotierte Region (62) des ersten Leitfähigkeitstyps niedriger dotiert ist als die weitere hochdotierte Region (63) des ersten Leitfähigkeitstyps und über diese mit der Oberflächenelektrode elektrisch verbunden ist.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauteil, das eine hohe Widerstandsfähigkeit gegen elektrostatische Entladung (im folgenden als Elektrostatik-Unempfindlichkeit bezeichnet) und eine hohe Widerstandsfähigkeit gegen Stoßwellen aufweist. Gemäß einer speziellen Ausführung bezieht sich die Erfindung auf ein Halbleiterbauteil, das eine integrierte intelligente Schaltvorrichtung, einen integrierten kombinierten Schaltkreis mit Signaleingang und Signalübertragung und/oder einen integrierten kombinierten Leistungsschaltkreis darstellt.
  • Es ist bekannt, integrierte intelligente Schaltvorrichtungen, die eine Anzahl von Leistungs-Halbleiterbauteilen sowie eine Treiber- und eine Steuerschaltung auf einem gemeinsamen Chip beinhalten, in Anlagen wie einer elektrischen Kraftfahrzeugausrüstung, verschiedenen Arten industrieller Ausrüstungen, Motorsteuerungen, Büroautomationsausstattungen (OA), mobiler (tragbarer) Geräte, Haushaltsanwendungen und derartigen Ausstattungen zu verwenden, die eine gute Fähigkeit der Unempfindlichkeit gegen Rauschen einschließlich einer hohen Elektrostatik-Unempfindlichkeit und einer elektromagnetischen Kompatibilität (die im folgenden bezeichnet wird als ”EMC”) aufweisen müssen.
  • Es sind integrierte intelligente Schaltvorrichtungen bekannt, die die Technik der dielektrischen Trennung anwenden. Eine solche integrierte intelligente Schaltvorrichtung nach dem Stand der Technik enthält einen ersten Abschnitt mit einem lateralen Leistungs-MOSFET im Oberflächenteil einer n-leitenden ersten Epitaxialschicht, einen zweiten Abschnitt mit einer CMOS-Schaltung im Oberflächenteil einer n-leitenden zweiten Epitaxialschicht, die eine Treiber- und Steuerschaltung zum Treiben und Steuern des ersten Abschnitts mit dem lateralen Leistungs-MOSFET darstellt, und einen dritten Abschnitt mit einem lateralen Stoßwellenabsorber im Oberflächenteil einer n-leitenden dritten Epitaxialschicht, die einen Stoßwellenabsorber wie z. B. einen Bipolartransistor und eine Zenerdiode enthält.
  • Die Epitaxialschichten sind voneinander isoliert und getrennt durch Siliciumoxidfilme, die eine Grabenisolations- und Trennstruktur bilden. Diese diskrete Isolationsstruktur verhindert das Auftreten lateraler parasitärer Fehlfunktionen des ersten Abschnitts mit dem lateralen Leistungs-MOSFET, wie sie durch eine Stoßspannung, angelegtes Rauschen und die Betriebsvorgänge dieses Abschnitts mit dem lateralen Leistungs-MOSFET selbst verursacht werden.
  • Es sind auch integrierte intelligente Schaltvorrichtungen bekannt, bei denen die pn-Übergangs-Trennungstechnik angewandt ist. Eine solche bekannte integrierte Schaltvorrichtung enthält eine hochdotierte begrabene Epitaxialschicht auf dem Halbleitersubstrat und n-leitende Epitaxialschichten auf der begrabenen Epitaxialschicht. Zwischen jeweils zweien der n-leitenden Epitaxialschichten befinden sich hochdotierte p-leitende Halbleiter-Diffusions-Trennbereiche, die auf Erdpotential gelegt sind und mit den Epitaxialschichten, die im Vergleich zu den Trennbereichen auf ein höheres Potential gelegt sind, eine in Sperrichtung gespannte pn-Übergangs-Trennstruktur bilden, die laterale parasitische Fehlfunktionen des ersten Abschnitts mit dem lateralen Leistungs-MOSFET am Entstehen hindert.
  • Bei diesem Stand der Technik ergeben sich jedoch verschiedene Probleme. Im Fahrzeugwesen sind die Elektrostatik-Unempfindlichkeit und die Festigkeit gegenüber Stoßwellen und Rauschen strenge Forderungen. Wenn nun die die dielektrische Trenntechnik anwendende Vorrichtung im Fahrzeugwesen angewandt wird, wird die Fläche des Bipolartransistors oder der Zenerdiode, die den lateralen Stoßwellenabsorbierabschnitt, also den dritten Abschnitt bilden, unvermeidlicherweise groß. Die vom Bipolartransistor oder der Zenerdiode in diesem Abschnitt eingenommene große Fläche reduziert die Effekte der Größenverminderung, die man durch eine Verengung der Chipfläche anstrebt. Zur Verbesserung der Elektrostatik-Unempfindlichkeit und der Stoßwellen-Festigkeit des Halbleiterbauteils, das den Abschnitt mit dem lateralen Leistungs-MOSFET bildet, muß eine Schicht disponiert werden, die ausreichend hoch dotiert ist, um das Auftreten der parasitären Durchbruchoperation während des Lawinenbetriebs dieser Schicht zu verhindern, oder es muß die Fläche dieses Abschnitts mit dem lateralen Leistungs-MOSFET verbreitert werden, wodurch die Ein-Widerstand-Charakteristiken pro Flächeneinheit schlechter werden.
  • Zur Verbesserung der Hochstromoperationen, der Elektrostatik-Unempfindlichkeit und der Rauschfestigkeit des Halbleiterbauteils, das den ersten Abschnitt mit dem lateralen Leistungs-MOSFET bildet, muß bei dem die pn-Übergangs-Trenntechnik anwendenden Bauteil der Abschnitt mit einer Mehrzahl von lateralen Bipolartransistoren oder mit einer Thyristorstruktur versehen sein. Der in den lateralen Bauteilen fließende Strom bewirkt Potentialvariationen zwischen den Bauteilen oder zwischen den Töpfen. Die Potentialvariationen bewirken mit einer gewissen Wahrscheinlichkeit Fehlfunktionen oder sekundäre Zusammenbrüche. Wenn die Vorrichtungen, die die Technik der pn-Übergangs-Trennung anwenden, die die oben beschriebenen Nachteile hat, im Fahrzeugwesen verwendet werden, ist die vergrabene Epitaxialschicht vorgesehen oder sind die p-leitenden Halbleiter-Diffusions-Trennbereiche stärker dotiert und werden als konstituierendes Element einer lateralen Zenerdiode verwendet. Diese beschriebenen Gegenmaßnahmen können jedoch die Charakteristiken der lateralen parasitischen Bipolartransistoren und des Thyristors nicht wesentlich erfolgreich verbessern. Da die zur Verbesserung der Elektrostatik-Unempfindlichkeit oder der Stoßwellenfestigkeit bzw. Stoßspannungsfestigkeit verbreiterte Chipfläche störanfällig ist, wird öfter die Technik der dielektrischen Trennung angewandt.
  • Soll ein kombinierter Leistungs-IC oder ein kombinierter Kommunikations-IC, der eine hohe Festigkeit gegen Stoßspannungen und elektrostatische Entladungen hat, auf dem selben Chip realisiert werden, erhöhen sich aus den oben angegebenen Gründen die Chipfläche und die Herstellungskosten erheblich, entgegengesetzt zur derzeitigen Entwicklung der Chipflächenreduktion aufgrund der Größenverringerung der Bestandteilselemente. Eine hohe Elektrostatik-Unempfindlichkeit wird deshalb in vielen Fällen realisiert durch die externe Hinzufügung von Dioden, Widerständen und Kondensatoren.
  • US 5 162 966 A betrifft ein Halbleiterbauelement mit Stoßspannungsschutz. In 5 ist ein solches Halbleiterbauelement gezeigt, welches in einer n–-Drift-Schicht 1 auf einem n+-Substrat 2 ausgebildet ist. Das Bauelement umfaßt einen lateralen MOSFET Q1 und eine Zenerdiode Z1. Die Elektrode 65 stellt eine elektrische Verbindung zwischen der p+-Anode 32 der Zenerdiode Z1 und (u. a.) dem Drainbereich 82 des lateralen MOSFETS Q1 her.
  • US 5 235 201 A betrifft ein Halbleiterbauelement mit Eingangsschutz. In 3 ist der Eingangsschutz-Schaltkreis mit „H” bezeichnet. Der Schaltkreis H umfaßt n+-Bereiche 14 und 15 in einer p–-Schicht 12. Zwischen den n+-Bereiche 14 und 15 ist ein p+-Bereich 13 angeordnet, wobei der Bereich 14 mit einem Eingang 21, der Bereich 15 mit einer Vdd-Leitung und der Bereich 13 mit einer Vss-Leitung verbunden sind (vgl. Spalte 4, Zeilen 3 bis 18). Somit umfaßt der Schaltkreis H zwei Schutzdioden (vgl. auch Spalte 3, Zeiten 18 bis 31).
  • Angesichts dieser Darlegungen erscheint es erwünscht, ein Halbleiterbauteil zu schaffen, das keine komplizierte Trennstruktur erfordert, sondern das die Bildung eines lateralen MOS-FETs, der eine hohe Elektrostatik-Unempfindlichkeit und eine hohe Stoßspannungsfestigkeit aufweist, in einer kleineren Chipfläche erleichtert.
  • Es erscheint auch erwünscht, Halbleiterbauteile zu schaffen, die keine komplizierte Trennstruktur erfordern, sondern das Bilden eines lateralen MOSFETs, der eine hohe Elektrostatik-Unempfindlichkeit und eine hohe Stoßwellenfestigkeit aufweist, in einer kleineren Chipfläche erleichtern, wie beispielsweise eine integrierte intelligente Schaltvorrichtung, die eine Mehrzahl von Leistungs-Halbleiterbauelementen und eine Schaltung zum Treiben und Steuern der Halbleiterbauelemente auf einem selben Chip enthält, oder einen kombinierten Signaleingangs- und -Transfer-IC, der eine Mehrzahl von digitalen und analogen Signaleingangs- und Transferschaltungen auf dem selben Chip enthält, und auch einen intelligenten Leistungs-IC, der weiterhin das oben beschriebene Element oder den oben beschriebenen IC und noch eine serielle Kommunikationsschaltung für die Kommunikation zwischen dem Bauteil oder dem IC und einem Mikrorechner enthält.
  • Als Ergebnis von extensiven und intensiven Untersuchungen, die von den Erfindern durchgeführt wurden, um die beschriebenen Ziele zu erreichen, wurden Halbleiterbauteile und kombinierte integrierte Schaltungen (IC) geschaffen, deren erfindungsgemäßer Aufbau in den Patentansprüchen definiert ist.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
  • 1 einen Querschnitt durch ein Halbleiterbauteil, das nicht alle Merkmaleder Erfindung aufweist;
  • 2 einen Querschnitt durch ein Halbleiterbauteil, das nicht alleMerkmale der Erfindung aufweist;
  • 3 einen Querschnitt durch ein Halbleiterbauteil nach einer Ausführungsform der Erfindung;
  • 4 einen Querschnitt durch ein Halbleiterbauteil, das nicht alle Merkmale der Erfindung aufweist;
  • 5 einen Querschnitt durch ein Halbleiterbauteil, das nicht alle Merkmale der Erfindung aufweist;
  • 6 einen Querschnitt durch ein Halbleiterbauteil nach einer Ausführungsform der Erfindung;
  • 7(a) eine Draufsicht, die schematisch die planare Topographie zeigt;
  • 7(b) einen schematischen Querschnitt in einer Ebene A-A in 7(a);
  • 7(c) einen weiteren schematischen Querschnitt in der Ebene A-A von 7(a);
  • 8 einen Querschnitt durch ein Halbleiterbauteil, das nicht alle Merkmale der Erfindung aufweist;
  • 9 einen Querschnitt durch ein Halbleiterbauteil nach einer Ausführungsform der Erfindung;
  • 10 einen Äquivalentschaltplan des Halbleiterbauteils von 9;
  • 11 einen Querschnitt durch ein Halbleiterbauteil nach einer Ausführungsform der Erfindung;
  • 12 einen Äquivalentschaltplan des Halbleiterbauteils von 11;
  • 13 einen Blockschaltplan, der eine fundamentale Schaltungskombination für einen kombinierten Leistungs-IC gemäß einer zehnten Ausführungsform der Erfindung zeigt;
  • 14 einen Blockschaltplan, der eine Verbindung von vertikalen Stoßwellenabsorbern in dem kombinierten Leistungs-IC von 13 zeigt;
  • 15 eine Gruppe von Kurven, die die Festigkeit gegen elektrostatische Entladungen (Elektrostatik-Unempfindlichkeit) in Beziehung zur Bauelementfläche eines lateralen MOSFETs, eines vertikalen MOSFETs und einer vertikalen Zenerdiode, deren Nennspannung 60 V ist, zeigt;
  • 16 eine Kurve, die die Elektrostatik-Unempfindlichkeit in Abhängigkeit vom Arbeitswiderstand einer vertikalen Zenerdiode, deren Nennspannung 60 V ist, zeigt;
  • 17 eine Gruppe von Linien, die schematisch die Ströme, die durch die elektrostatische Entladung im lateralen MOSFET, in der lateralen Zenerdiode, in der vertikalen Zenerdiode und im vertikalen Bipolartransistor erzeugt werden, in Abhängigkeit von der Arbeitsspannung des Stoßwellenabsorbers anzeigen;
  • 18 einen Querschnitt durch eine integrierte intelligente Schaltvorrichtung, die die Technik der dielektrischen Trennung anwendet, nach dem Stand der Technik; und
  • 19 einen Querschnitt durch eine integrierte intelligente Schaltvorrichtung, die die Technik der pn-Übergangs-Trennung anwendet, nach dem Stand der Technik.
  • Zum besseren Verständnis der Erfindung wird zunächst anhand der 18 und 19 der einschlägige Stand der Technik besprochen.
  • 18 zeigt im Querschnitt eine integrierte intelligente Schaltvorrichtung nach dem Stand der Technik, die die Technik der dielektrischen Trennung anwendet. Gemäß 18 enthält die integrierte intelligente Schaltvorrichtung nach dem Stand der Technik einen Abschnitt 1 mit einem lateralen Leistungs-MOSFET im Oberflächenteil einer n-leitenden Schicht 7, die mit Hilfe der Technik des epitaxialen Wachstums gebildet ist, einen Abschnitt 2 mit einer CMOS-Schaltung im Oberflächenteil einer n-leitenden Schicht 8, die durch die Technik des epitaxialen Wachstums gebildet ist und eine Treiber- und Steuerschaltung zum Treiben und Steuern des Abschnitts 1 mit dem lateralen Leistungs-MOSFET darstellt, und einen Abschnitt 3 mit einem lateralen Stoßwellenabsorber im Oberflächenteil einer n-leitenden epitaxialen Schicht 9, die nach der Technik des epitaxialen Wachstums gebildet ist und einen Stoßwellenabsorber wie z. B. einen Bipolartransistor und eine Zenerdiode enthält. Im folgenden wird die durch die Technik des epitaxialen Wachstums gebildete Schicht bezeichnet als ”Epitaxialschicht”.
  • Die Epitaxialschichten 7, 8 und 9 sind voneinander isoliert und getrennt durch einen Siliciumoxidfilm 5 und Siliciumoxidfilme 6, die auf ein p-leitendes Halbleitersubstrat 4 abgelagert sind und eine Grabenisolations- und Trennstruktur bilden. Die beschriebene diskrete Isolationsstruktur verhindert laterale parasitische Fehlfunktionen des Abschnitts 1 mit dem lateralen Leistungs-MOSFET, wie sie durch eine Stoßspannung, angelegtes Rauschen und die Betriebsvorgänge des Abschnitts 1 mit dem lateralen Leistungs-MOSFET selbst verursacht werden.
  • 19 zeigt einen Schnitt durch eine bekannte integrierte intelligente Schaltvorrichtung, bei der die pn-Übergangs-Trennungstechnik angewandt ist. Gemäß 19 enthält diese Schaltvorrichtung eine hochdotierte begrabene Epitaxialschicht 15 auf dem p-leitenden Halbleitersubstrat 4 und die n-leitenden Epitaxialschichten 7, 8 und 9 auf der hochdotierten begrabenen Epitaxialschicht 15. Zwischen den n-leitenden Epitaxialschichten 7 und 8 sowie 8 und 9 befinden sich hochdotierte p-leitende Halbleiter-Diffusions-Trennbereiche 16, die auf Erdpotential gelegt sind. Die Bereiche 16 und die Schichten 7, 8 und 9, die im Vergleich zu den Bereichen 16 auf ein höheres Potential gelegt sind, bilden eine in Sperrichtung gespannte pn-Übergangs-Trennstruktur.
  • Bei diesem Stand der Technik ergeben sich jedoch verschiedene Probleme, die in der Beschreibungseinleitung dargelegt sind und überwiegend die Baugröße betreffen.
  • Angesichts dieser Situation erscheint es erwünscht, ein Halbleiterbauteil zu schaffen, das keine komplizierte Trennstruktur erfordert, sondern das die Bildung eines lateralen MOSFETs, der eine hohe Elektrostatik-Unempfindlichkeit und eine hohe Stoßwellenfestigkeit aufweist, in einer kleineren Chipfläche erleichtert. Als Beispiel hierfür sei genannt eine integrierte intelligente Schaltvorrichtung, die eine Mehrzahl von Leistungs-Halbleiterelementen und eine Schaltung zum Treiben und Steuern der Halbleiterbauelemente auf einem selben Chip enthält, oder ein kombinierter Signaleingangs- und -Transfer-IC, der eine Mehrzahl von digitalen und analogen Signaleingangs- und Transferschaltungen auf dem selben Chip enthält, und auch ein intelligenter Leistungs-IC, der weiterhin das oben beschriebene Element oder den oben beschriebenen IC und noch eine serielle Kommunikationsschaltung für die Kommunikation zwischen dem Bauteil oder dem IC und einem Mikrorechner enthält.
  • 15 zeigt Versuchsergebnisse der Erfinder. Es ist die als Elektrostatik-Unempfindlichkeit bezeichnete Festigkeit gegen elektrostatische Entladungen in Abhängigkeit von der Bauelementfläche eines lateralen MOSFETs 21, eines vertikalen MOSFETs 22 und einer vertikalen Zenerdiode 23, deren Nennspannung 60 V beträgt, aufgetragen. Für die untersuchten Bauteile wurden gleiche Arten von Substraten und gleiche Prozeßbedingungen angewandt. Die Durchbruchspannung der untersuchten Bauteile ist auf einen bestimmten Wert festgesetzt. Die Elektrostatik-Unempfindlichkeit wird gemessen unter den Bedingungen von 150 pF und 150 Ω, die in Japan angewendet werden, um Halbleiterbauteile für Fahrzeugzwecke zu prüfen. Für Fahrzeugzwecke zu verwendende Halbleiterbauteile müssen eine Elektrostatik-Unempfindlichkeit von 10 kV bis 15 kV haben, und für die MOSFETs 21 und 22 wird eine wesentliche Elektrostatik-Unempfindlichkeit von 25 kV oder höher verlangt.
  • Wenn die beschriebenen Anforderungen nicht erfüllt sind, werden in der Praxis Leistungs-ICs, die die MOSFETs 21 und 22 enthalten, so verwendet, daß externe diskrete Teile wie Schutzkondensatoren, Dioden und Widerstände hinzugefügt werden. Diese zusätzlichen externen diskreten Teile machen jedoch die Kosten des praktischen Leistungs-ICs zu einem wunden Punkt. Zur Realisierung der oben angegebenen Elektrostatik-Unempfindlichkeit muß der die MOSFETs 21 und 22 enthaltende Leistungs-IC eine ausreichend große Bauelementenfläche haben, wie 15 klar zeigt. Zur Realisierung einer Elektrostatik-Unempfindlichkeit von 10 kV muß der laterale MOSFET 21 eine große Bauelementenfläche von mindestens 10 mm2 haben. Im Gegensatz hierzu ist bei der vertikalen Zenerdiode 23 die Realisierung einer Elektrostatik-Unempfindlichkeit von 30 kV erleichtert, hier genügt eine Bauelementenfläche von 0,2 mm2, die nahezu gleich der Kontaktfleckenelektrodenfläche ist.
  • Mit zunehmender Strukturfeinheit des lateralen MOSFETs 21 wurde dessen Ein-Widerstand pro Flächeneinheit heruntergesetzt bis zu einem Wert von 1 mΩcm2 bei der Nennspannung 60 V. Beim Ein-Widerstandsbereich von einigen hundert mΩ, der für den Fahrzeuggebrauch sehr gebräuchlich ist, genügt es, daß die Bauelementenfläche des lateralen MOSFETs 21 einige mm2 beträgt. Da die Flächen der auf einem Leistungs-IC montierten Bauteile kleiner sind, sind auch die Elektrostatik-Unempfindlichkeiten hiervon niedriger. Bei Untersuchungen, die zur Erfindung geführt haben, wurden die Beziehungen zwischen den Bauelementflächen des lateralen MOSFETs 21, des vertikalen MOSFETs 22 und der vertikalen Zenerdiode 23, sowie die Elektrostatik-Unempfindlichkeiten dieser Bauteile quantitativ auf dem selben Maßstab erfaßt. Dieses Herangehen erleichtert die quantitative Untersuchung der spezifischen Eigenschaften und Probleme der jeweiligen Elektrostatik-Unempfindlichkeit der Bauteile 21, 22 und 23.
  • In 15 sind auch die experimentellen Ergebnisse eines lateralen Versuchs-MOSFETs 24 der Nennspannung 60 V angegeben. Der laterale MOSFET 24 enthält eine Zenerdiode entsprechend der Zenerdiode 23, deren Nennspannung 60 V beträgt und deren Bauelementenfläche 0,3 mm2 ist. Obwohl der laterale MOSFET 21 eine Bauelementfläche von 1 mm2 oder weniger hat, erleichtert doch der laterale MOSFET 21, der die vertikale Zenerdiode 23 enthält, die unterhalb seiner Abflußelektrode, seiner Quellenelektrode und deren Kontaktflächen begraben ist, die Sicherstellung einer Elektrostatik-Unempfindlichkeit von mehr als 30 kV, die jenseits der Grenze des Meßinstruments liegt und höher ist als die Elektrostatik-Unempfindlichkeit des vertikalen MOSFETs 22. Die Struktur, die die Basis und den Emitter des vertikalen Bipolartransistors (der einer vertikalen Zenerdiode als parasitäre Struktur äquivalent ist) kurzschließt, wurde experimentell verglichen. Die vergleichende Untersuchung hat gezeigt, daß die oben beschriebene Struktur die Elektrostatik-Unempfindlichkeit sehr wirksam sicherstellt.
  • Bei Untersuchungen, die zur Erfindung geführt haben, wurde auch die Beziehung zwischen dem Arbeitswiderstand und der Elektrostatik-Unempfindlichkeit von vertikalen Zenerdioden untersucht, deren Bauelementenfläche 0,1 mm2 ist, deren Nennspannung von 60 V bis 120 V beträgt und die ein stark dotiertes epitaxiales Halbleitersubstrat (das im folgenden bezeichnet wird als ”Epitaxialsubstratschicht”) eines ersten Leitfähigkeitstyps und ein Halbleitersubstrat (im folgenden bezeichnet als ”Massesubstratschicht”), das höher dotiert ist als die Epitaxialsubstratschicht, umfassen. Die Ergebnisse, die man durch die Änderung der Verunreinigungskonzentrationen und der Dicke der Epitaxialsubstratschicht und der Massesubstratschicht erhält, sind in 16 veranschaulicht. Wie 16 klar zeigt, ist bei gleicher Bauelementfläche die Elektrostatik-Unempfindlichkeit höher, wenn der Arbeitswiderstand niedriger ist.
  • Zum Erhalten einer Elektrostatik-Unempfindlichkeit von wenigstens 10 kV muß, wie 16 zeigt, der Arbeitswiderstand der Zenerdiode unter oder maximal gleich 1 Ω sein. Zum Erhalten einer Elektrostatik-Unempfindlichkeit von mindestens 1 kV darf der Arbeitswiderstand der Zenerdiode höchstens 8 Ω sein. Zum Erhalten einer höheren Elektrostatik-Unempfindlichkeit bei Beibehaltung der Nennspannung wird entsprechend den oben beschriebenen Ergebnissen davon ausgegangen, daß die Verwendung eines hochdotierten Substrats und die Bildung einer Diffusionsschicht, die noch höher dotiert ist als das hochdotierte Substrat, wirksam ist, so daß die Bedingungen erhalten werden können, unter denen der Durchgriff oder der Durchschlag durch das Halbleitersubstrat bewirkt wird. Auf der Basis der oben beschriebenen Ergebnisse liegt der spezifische Widerstand des Halbleitersubstrats im Bereich von 0,3 Ωcm bis 10 Ωcm zum Erhalten einer Elektrostatik-Unempfindlichkeit von 1 kV oder höher und eines Arbeitswiderstands von 8 Ω oder niedriger, und zum Bewirken des Durchgriffs oder des Durchschlags bei einer Spannung über der Nennspannung von 40 V, realisiert durch eine Bauelementfläche von 0,1 mm2, die angenähert äquivalent der Kontaktfleckenfläche ist.
  • Wie 17 zeigt, wird die elektrostatische Entladung oder die Stoßspannung noch wirksamer als durch Verwendung einer vertikalen Zenerdionde begrenzt durch die Verwendung eines vertikalen Bipolartransistors, dessen Basis und dessen Emitter miteinander kurzgeschlossen sind, als seine Schutzvorrichtung. In 17 sind der durch den Durchbruch des lateralen MOSFETs bewirkte Strom mit der Bezugszahl 31, der durch den Durchbruch der lateralen Zenerdiode bewirkte Strom durch die Bezugszahl 35, der durch den sekundären Durchbruch der vertikalen Zenerdiode bewirkte Strom durch die Bezugszahl 36 und der durch den sekundären Durchbruch des vertikalen Bipolartransistors bewirkte Strom durch die Bezugszahl 37 bezeichnet.
  • Außerdem bezeichnen die Bezugszahl 32 die Entwurfs-Durchbruchspannung des lateralen MOSFETs und die Bezugszahl 33 eine Spannung, die eine Summe der Entwurfs-Durchbruchspannung des lateralen MOSFETs und einer bestimmten marginalen oder Toleranzspannung ist. Die Bezugszahl 34 bezeichnet die Durchbruchspannung des vertikalen Stoßwellenabsorbers und die Bezugszahl 38 den Arbeitsstrom, bei dem der vertikale Bipolartransistor durchschaltet. Die hochdotierte Epitaxialsubstratschicht und die noch höher als jene dotierte Massesubstratschicht verhindern wirksam das Auftreten einer parasitären Bipolaroperation in lateraler Richtung und einer parasitären Thyristoroperation in lateraler Richtung. Die parasitäre Bipolaroperation und die parasitäre Thyristoroperation in der lateralen Richtung stellen bisher die Probleme der kombinierten Leistungs-ICs dar.
  • Die Erfindung beruht auf diesen dargelegten Kenntnissen.
  • Die Erfindung betrifft die Halbleiterbauteile gemäß den Ansprüchen 1 und 2. Vorteilhafte Ausführungsformen sind in den Unteransprüchen offenbart. Das Halbleiterbauteil gemäß einem ersten Aspekt der Erfindung umfaßt ein Halbleitersubstrat; einen vertikalen Bipolartransistor, dessen Basis und dessen Emitter durch eine Oberflächenelektrode kurzgeschlossen sind und dessen Kollektor das Halbleitersubstrat umfaßt; und einen lateralen MOSFET, dessen Quellenelektrode oder dessen Abflußelektrode elektrisch über eine metallene Elektrodenverdrahtung mit der Oberflächenelektrode verbunden ist.
  • Das Halbleiterbauteil gemäß einem zweiten Aspekt der Erfindung umfaßt ein Halbleitersubstrat; einen vertikalen Bipolartransistor, dessen Basis und dessen Emitter durch eine Oberflächenelektrode kurzgeschlossen sind und dessen Kollektor das Halbleitersubstrat umfaßt, und einen lateralen MOSFET, dessen Steuerelektrode elektrisch mit der Oberflächenelektrode über einen elektrisch leitfähigen Halbleiterwiderstand verbunden ist.
  • Bei den üblichen MOSFET-Operationen arbeitet der vertikale Bipolartransistor als eine vertikale Zenerdiode, ohne die üblichen MOSFET-Operationen zu beeinflussen. Wenn eine hohe elektrostatische Entladungsspannung oder eine hohe Stoßspannung angelegt werden, absorbiert der vertikale Bipolartransistor die elektrostatische Entladung und die Stoßwellenenergie und druckt die elektrostatische Entladungsspannung und die Stoßspannung auf einen Wert unter der Durchbruchspannung des lateralen MOSFETs.
  • Das erfindungsgemäße Halbleiterbauteil kann anstelle des vertikalen Bipolartransistors, dessen Basis und Emitter kurzgeschlossen sind, durch eine vertikale Zenerdiode ersetzt sein. In diesem Fall werden eine hohe Elektrostatik-Unempfindlichkeit und eine hohe Stoßwellenfestigkeit dadurch erhalten, daß man die Zenerdiode auf einen Wert unter der Durchbruchspannung des lateralen MOSFETs einstellt und eine Struktur anwendet, bei der der Arbeitswiderstand der Zenerdiode ausreichend niedrig ist.
  • Erster Modus zum Durchführen der Erfindung
  • Das Halbleiterbauteil gemäß einem ersten Modus zum Durchführen der Erfindung umfaßt einen lateralen MOSFET und einen vertikalen Stoßwellenabsorber, die auf einem gemeinsamen Halbleitersubstrat ohne Vorsehen irgendeiner spezifischen Trennstruktur gebildet sind, und eine Metallelektrodenverdrahtung, die die Abflußelektrode oder die Quellenelektrode des lateralen MOSFETs mit der Oberflächenelektrode des vertikalen Stoßwellenabsorbers verbindet. Die Erfindung wird im folgenden unter Bezugnahme auf die anliegende Zeichnung beschrieben, die die erste bis sechste Ausführungsform dieses Ausführungsmodus beschreibt. Bei der Beschreibung der zweiten bis sechsten Ausführungsform werden die gleichen Bezugszeichen verwendet wie bei der Beschreibung der ersten Ausführungsform, wenn die gleichen Elemente der Anordnung bezeichnet werden sollen, und deren erneute Beschreibung wird zwecks Einfachheit unterlassen.
  • (Erste Ausführungsform)
  • 1 zeigt einen Querschnitt durch ein Halbleiterbauteil gemäß der ersten Ausführungsform, die nicht alle Merkmale der Erfindung aufweist. Gemäß 1 umfaßt das Halbleiterbauteil nach der ersten Ausführungsform ein hochdotiertes p-leitendes Halbleitersubstrat 44 und auf diesem Substrat eine p-leitende Epitaxialschicht 43, die im Vergleich zum Substrat 44 leichter dotiert ist. Im Oberflächenteil der Epitaxialschicht 43 sind eine erste n-leitende Topfregion 41 und eine zweite n-leitende Topfregion 42 in solcher Anordnung ausgebildet, daß sie in Kontakt zueinander stehen. In der ersten Topfregion 41 befindet sich ein lateraler MOSFET als Leistungs-Halbleiterelement, und in der zweiten Topfregion 42 befindet sich ein vertikaler pnp-Bipolartransistor als vertikaler Stoßwellenabsorber. In 1 ist ein Schaltplan 58 des vertikalen pnp-Bipolartransistors eingezeichnet. Der laterale MOSFET und der vertikale pnp-Bipolartransistor gemäß Schaltplan 58 sind voneinander durch einen LOCOS-Oxidfilm (”LOCOS”, Local Oxidation of Silicon, örtliche Oxidation des Siliciums) getrennt. In einem Oberflächenteilbereich der ersten n-leitenden Topfregion 41 ist eine p-leitende Topfregion 49 gebildet, und im Oberflächenteil dieser Topfregion 49 befinden sich eine hochdotierte p-leitende Region 51, eine hochdotierte n-leitende Quellenregion 59 und eine n-leitende expandierte Abflußregion 50. Die Regionen 51 und 59 stehen in Kontakt miteinander und sind in einem Abstand von der Abflußregion 50 angeordnet. Oberhalb des Teils der p-leitenden Topfregion 49 befindet sich zwischen der Quellenregion 59 und der expandierten Abflußregion 50, also über dem Kanalbereich, eine Steuerelektrode 61, zwischen der und dem Topfbereich sich ein Steuerregion-Oxidfilm befindet. Auf der Halbleiterstruktur ist in Kontakt mit einer Abflußregion 60 in der expandierten Abflußregion 50 eine Abflußelektrode 52 angeordnet, und in Kontakt mit der Quellenregion 59 befindet sich auf der Halbleiterstruktur eine Quelleelektrode 53. Im Oberflächenteil der zweiten n-leitenden Topfregion 42 befinden sich eine n-leitende Basisregion 46 und eine p-leitende Emitterregion 47. Der vertikale pnp-Bipolartransistor 58 ist zusammengesetzt aus der n-leitenden Basisregion 46, der p-leitenden Emitterregion 47 und dem Substrat, das als die Kollektorregion des Transistors wirkt. Auf dem vertikalen pnp-Bipolartransistor 58 ist eine Oberflächenelektrode 48 angeordnet, die in Kontakt mit der n-leitenden Basisregion 46 und der p-leitenden Emitterregion 47 steht. Hieraus ergibt sich, daß die Basis und der Emitter des vertikalen pnp-Bipolartransistors 58 kurzgeschlossen sind. Die Oberflächenelektrode 48 ist elektrisch mit der Abflußelektrode 52 des lateralen MOSFETs über eine Metallelektrodenverdrahtung 54 verbunden. Die Oberflächenelektrode 48 und die Abflußelektrode 52 sind beispielsweise auf das Potential der Stromquelle gesetzt. Auf der Rückseite des Substrats befindet sich eine Rückseitenelektrode 45, die beispielsweise auf Erdpotential gesetzt ist.
  • Beim in 1 dargestellten Halbleiterbauteil ist über die pn-Sperrschicht zwischen der p-leitenden Epitaxialschicht 43 und dem ersten Topfbereich 41 eine erste vertikale Zenerdiode 55 gelegt. Über die pn-Sperrschicht zwischen der p-leitenden Epitaxialschicht 43 und der zweiten n-leitenden Topfregion 42 ist eine zweite vertikale Zenerdiode 56 gelegt. Und über die pn-Sperrschicht zwischen der p-leitenden Topfregion 49 und der ersten n-leitenden Topfregion 41 liegt eine parasitäre Diode 57.
  • (Zweite Ausführungsform)
  • 2 zeigt einen Querschnitt durch ein Halbleiterbauelement gemäß einer zweiten Ausführungsform, die nicht alle Merkmale der Erfindung aufweist. Gemäß 2 ist die p-leitende Topfregion 49 nicht bis zur Abflußregion 60 ausgedehnt. Das Halbleiterbauelement nach der zweiten Ausführungsform enthält keine expandierte Abflußregion, wie sie in 1 mit dem Bezugszeichen 50 bezeichnet ist.
  • (Dritte Ausführungsform)
  • 3 zeigt im Querschnitt ein Halbleiterbauelement nach einer Ausführungsform der Erfindung. Gemäß 3 verwendet das Halbleiterbauteil nach dieser dritten Ausführungsform die vertikale Zenerdiode 56 als vertikalen Stoßwellenabsorber, und enthält keinen vertikalen Bipolartransistor, wie er in 1 mit dem Bezugszeichen 58 bezeichnet ist. Er enthält insofern auch keine Basisregion, wie sie in 1 mit dem Bezugszeichen 46 bezeichnet ist, und keine Emitterregion, wie sie in 1 mit dem Bezugszeichen 47 bezeichnet ist. Er enthält indessen eine hochdotierte n-leitende Region 62 in der zweiten n-leitenden Topfregion 42 und unter der Oberflächenelektrode 48.
  • Die n-leitende Region 62 ist elektrisch mit der Oberflächenelektrode 48 über eine n-leitende Region 63 verbunden, die höher dotiert ist als die n-leitende Region 62. In 3 ist ein Widerstand 64 eingezeichnet, der den Diffusionswiderstand des n-leitenden Bereichs 62 bezeichnet. Ebenso wie das Halbleiterbauteil nach der zweiten Ausführungsform enthält auch das Halbleiterbauteil nach der dritten Ausführungsform keinen expandierten Abflußbereich, wie er in 1 mit dem Bezugszeichen 50 bezeichnet ist. In gleicher Weise wie beim Halbleiterbauteil nach der zweiten Ausführungsform ist die p-leitende Topfregion 49 nicht bis zur Abflußregion 60 ausgedehnt.
  • Bei den Halbleiterbauteilen nach der ersten bis dritten Ausführungsform sind die Abmessungen des vertikalen MOSFETs, der den vertikalen Stoßwellenabsorber darin enthält, in einer horizontalen Ebene klein, da die erste Topfregion 41 und die zweite Topfregion 42 in Kontakt miteinander stehen.
  • (Vierte Ausführungsform)
  • 4 zeigt im Querschnitt ein Halbleiterbauteil nach einer vierten Ausführungsform, die nicht alle Merkmale der Erfindung aufweist. Gemäß 4 stehen bei diesem Halbleiterbauteil die erste n-leitende Topfregion 41 und die zweite n-leitende Topfregion 42 nicht in Kontakt miteinander, sondern sind unter gegenseitigem Abstand angeordnet.
  • (Fünfte Ausführungsform)
  • 5 zeigt im Querschnitt ein Halbleiterbauelement gemäß einer fünften Ausführungsform, die nicht alle Merkmale der Erfindung aufweist. Dieses Halbleiterbauelement verwendet als vertikalen Stoßwellenabsorber einen vertikalen Bipolartransistor, dessen Schaltplan unter dem Bezugszeichen 88 in die Fig. eingezeichnet ist. Das Halbleiterbauteil nach der fünften Ausführungsform umfaßt ein hochdotiertes n-leitendes Halbleitersubstrat 74 und auf diesem eine Epitaxialschicht 73, die leichter dotiert ist als das Substrat 74.
  • In der gleichen Weise wie beim Halbleiterbauteil nach der ersten Ausführungsform befindet sich im Oberflächenteil der n-leitenden Epitaxialschicht 73 die erste p-leitende Topfregion 49, und in dieser ist ein lateraler MOSFET gebildet, der aus der n-leitenden expandierten Abflußregion 50, der Abflußregion 60, der Abflußelektrode 52, der p-leitenden Region 51, der Quellenregion 59, der Quellelektrode 53, einem Steuerregion-Oxidfilm und einer Steuerelektrode 61 besteht.
  • Der vertikale npn-Bipolartransistor 88 ist in einer zweiten p-leitenden Topfregion 72 gebildet, die sich im Oberflächenteil der n-leitenden Epitaxialschicht 73 befindet. Im Oberflächenteil dieser Topfregion 72 sind eine p-leitende Basisregion 76 und eine n-leitende Emitterregion 77 gebildet. Der vertikale npn-Bipolartransistor 88 besteht aus der p-leitenden Basisregion 76, der n-leitenden Emitterregion 77 und dem als Kollektorregion dienenden Substrat.
  • Das Bauelement weist die Oberflächenelektrode 48 auf, die die Basisregion 76 und die Emitterregion 77 miteinander kurzschließt. Die Oberflächenelektrode 48 ist elektrisch mit der Quellenelektrode 53 des lateralen MOSFETs über die Metallelektrodenverdrahtung 54 verbunden. Sie und die Quellenelektrode 53 sind beispielsweise auf Erdpotential gesetzt, und die auch bei diesem Halbleiterbauteil vorhandene Rückseitenelektrode 45 ist beispielsweise auf das Potential der Stromquelle oder auf Abflußpotential gesetzt.
  • Bei diesem Halbleiterbauteil nach der fünften Ausführungsform ist eine vertikale Zenerdiode 86 über die pn-Sperrschicht zwischen der zweiten p-leitenden Topfregion 72 und der n-leitenden Epitaxialschicht 73 gebildet. Außerdem ist auch hier über die pn-Sperrschicht zwischen der ersten p-leitenden Topfregion 49 und der n-leitenden Epitaxialschicht 73 die parasitäre Diode 57 gebildet. Wenn das Halbleitersubstrat n-leitend ist, kann die Zenerdiode in gleicher Weise wie bei der dritten Ausführungsform als vertikaler Stoßwellenabsorber dienen.
  • (Sechste Ausführungsform)
  • 6 zeigt im Querschnitt ein Halbleiterbauelement nach einer sechsten Ausführungsform der Erfindung. Gemäß 6 umfaßt diese sechste Ausführungsform wiederum die erste n-leitende Topfregion 41 und die zweite n-leitende Topfregion 42, die nicht in Kontakt miteinander stehen, also unter gegenseitigem Abstand angeordnet sind. Das Halbleiterbauteil gemäß der sechsten Ausführungsform verwendet als vertikalen Stoßwellenabsorber die vertikale Zenerdiode 56. Da sie keinen vertikalen Bipolartransistor, wie er in 1 mit 58 bezeichnet ist, enthält, umfaßt sie auch keine Basisregion entsprechend der Region 46 (1) und keine Emitterregion entsprechend der Region 47 (1). Sie enthält die hochdotierte n-leitende Region 62 im zweiten Topfbereich 42 in gleicher Weise wie das Halbleiterbauelement nach der vierten Ausführungsform. Die n-leitende Region 62 ist über die n-leitende Region 63, die hoher dotiert ist als die Region 62, mit der Oberflächenelektrode 48 verbunden. In 6 ist der Diffusionswiderstand der n-leitenden Region 62 als Widerstand 64 eingezeichnet.
  • Wenn der Topfbereich auf der Seite, auf der der vertikale Stoßwellenabsorber gebildet ist, und der Topfbereich auf der Seite, auf der der laterale MOSFET gebildet ist, unter gegenseitigem Abstand angeordnet sind, werden die seitwärts diffundierenden Ladungsträger daran gehindert, in den Topfbereich auf der Seite des lateralen MOSFETs injiziert zu werden, selbst während der vertikale Stoßwellenabsorber damit beschäftigt ist, die angelegte elektrostatische Entladung zu absorbieren; der widrige Einfluß der angelegten elektrostatischen Entladung auf den lateralen MOSFET wird somit weiter reduziert. Man wählt also unter Berücksichtigung der Gegebenheit, ob das primäre Interesse die Chipflächenreduktion oder die Verbesserung der Elektrostatik-Unempfindlichkeit ist, die passende Struktur aus, nämlich diejenige, bei der die beiden Topfregionen einerseits auf der Seite, auf der der vertikale Stoßwellenabsorber gebildet ist, und andererseits auf der Seite, auf der der laterale MOSFET gebildet ist, in Kontakt miteinander sind (dies ist die Struktur gemäß der ersten bis dritten Ausführungsform), oder die Struktur, in der diese Topfbereiche einen Abstand voneinander haben (das ist die Struktur gemäß der vierten bis sechsten Ausführungsform).
  • Beim Halbleiterbauteil gemäß einer der ersten bis vierten Ausführungsformen bestimmen die Beziehungen zwischen der Diffusionstiefe und der Verunreinigungskonzentration der zweiten n-leitenden Topfregion 42 und dem spezifischen Widerstand und der Dicke der p-leitenden Epitaxialschicht 43 die Durchbruchspannungen des vertikalen pnp-Bipolartransistors 58 und der vertikalen Zenerdiode 56. Beim Halbleiterbauteil gemäß der fünften Ausführungsform bestimmen die Beziehungen zwischen der Diffusionstiefe und der Verunreinigungskonzentration der zweiten p-leitenden Topfregion 72 und des spezifischen Widerstands und der Dicke der n-leitenden Epitaxialschicht 73 die Durchbruchspannungen des vertikalen npn-Bipolartransistors 88 und der vertikalen Zenerdiode 86. Bei den Halbleiterbauteilen nach der ersten bis fünften Ausführungsform reduzieren die Bedingungen, unter denen der Durchschlag oder der Durchgriff zwischen der zweiten n-leitenden Topfregion 42 und dem p-leitenden Halbleitersubstrat 44 oder zwischen der zweiten p-leitenden Topfregion 72 und dem n-leitenden Halbleitersubstrat 74 bewirkt wird, den Arbeitswiderstand und verbessern die Elektrostatik-Unempfindlichkeit je Flächeneinheit (siehe 16).
  • Im einzelnen ist die Durchbruchspannung des vertikalen pnp-Bipolartransistors 58 und der zweiten vertikalen Zenerdiode 56 niedriger als die Durchbruchspannung der Sperrschicht zwischen der ersten n-leitenden Topfregion 41, in der der laterale MOSFET gebildet ist, und der p-leitenden Epitaxialschicht 43. Die Durchbruchspannung des vertikalen npn-Bipolartransistors 88 und der zweiten vertikalen Zenerdiode 86 ist niedriger als die Durchbruchspannung der Sperrschicht zwischen der p-leitenden Topfregion 49, in der der laterale MOSFET gebildet ist, und der n-leitenden Epitaxialschicht 73. Der spezifische Widerstand der p-leitenden Epitaxialschicht 43 oder der n-leitenden Epitaxialschicht 73 liegt im Bereich von 0,3 bis 10 Ωcm. Der spezifische Widerstand des p-leitenden Halbleitersubstrats 44 oder des n-leitenden Halbleitersubstrats 74 beträgt höchstens 0,1 Ωcm.
  • Die 7(a) bis 7(c) zeigen Beispiele von Anordnungen, die die Realisierung einer der effizientesten Chipeinteilung erleichtern. 7(a) zeigt in Draufsicht schematisch die planare Topologie, 7(b) einen schematischen Querschnitt in einer Ebene A-A in 7(a) und 7(c) einen anderen schematischen Querschnitt in der Ebene A-A von 7(a). Hinsichtlich 7(a) ist zunächst festzustellen, daß es üblicherweise notwendig ist, einen lateralen MOSFET 91 zum Verbinden seiner Abflußelektrode und seiner Quellenelektrode mit den jeweiligen Anschlußregionen und mit Regionen zur Verdrahtung von Anschlußflächen 94 und 95 mit einer Elektrodenverdrahtung oder -metallisierung 92 und einer Elektrodenverdrahtung oder -metallisierung 93 zu versehen. Das Verhältnis der Fläche für den vertikalen Stoßwellenabsorber zur gesamten Chipfläche wird dadurch reduziert, daß man den vertikalen Stoßwellenabsorber unterhalb der Elektrodenmetallisierung 92 und der Elektrodenmetallisierung 93 oder unterhalb der Bereiche für die Anschlußflächen 94 und 95 bildet. 7(b) zeigt in Querschnitt als Beispiel das Halbleiterbauteil nach der ersten Ausführungsform und 7(c) nach der vierten Ausführungsform.
  • Das Halbleiterbauteil nach dem ersten Modus zur Durchführung der Erfindung, das die vertikalen Bipolartransistoren 58 oder 88 als vertikalen Stoßwellenabsorber verwendet, erleichtert es, zu verhindern, daß der laterale MOSFET ausfällt, da der vertikale Bipolartransistor 58 bzw. 88 als Reaktion auf die angelegte hohe elektrostatische Entladungsspannung oder die angelegte hohe Stoßspannung so wirkt, daß er die elektrostatische Entladung oder die Stoßwellenenergie absorbiert und die elektrostatische Entladespannung oder die Stoßwellenspannung auf einen Wert unterhalb der Durchbruchspannung des lateralen MOSFETs hinunterdrückt. Während des normalen Betriebs des MOSFETs beeinträchtigen die Operationen des vertikalen Bipolartransistors 58 oder 88 den Betrieb des lateralen MOSFETs nicht, da der Bipolartransistor 58 oder 88 als die vertikale Zenerdiode 56 bzw. 86 arbeitet. Das Halbleiterbauteil, das die vertikale Zenerdiode 56 als vertikalen Stoßwellenabsorber verwendet, erleichtert es, zu verhindern, daß der laterale MOSFET ausfällt, da die vertikale Zenerdiode 56 als Reaktion auf die angelegte hohe elektrostatische Entladespannung oder die angelegte hohe Stoßspannung so wirkt, daß sie die elektrostatische Entladespannung oder die Stoßwellenenergie absorbiert und die elektrostatische Entladespannung oder die Stoßspannung auf einen Wert unterhalb der Durchbruchspannung des lateralen MOSFETs hinunterdrückt. Der vertikale Stoßwellenabsorber, der keine parasitische Operation in lateralen Richtungen induziert, erleichtert die Reduzierung der Chipgröße, da er das Erzielen einer hohen Elektrostatik-Unempfindlichkeit und einer hohen Stoßwellenfestigkeit mit einer Bauteilfläche, die kleiner ist als die der üblichen lateralen Stoßwellenabsorber, erleichtert.
  • Zweiter Modus zum Durchführen der Erfindung
  • Das Halbleiterbauteil gemäß einem zweiten Modus zum Durchführen der Erfindung umfaßt einen lateralen MOSFET und einen vertikalen Stoßwellenabsorber, die auf einem selben Halbleitersubstrat gebildet sind, und zwar ohne jedes Vorsehen einer spezifischen Trennstruktur, und weiterhin einen elektrisch leitfähigen Halbleiterwiderstand, der die Steuerelektrode des lateralen MOSFETs und die Oberflächenelektrode des vertikalen Stoßwellenabsorbers verbindet. Dieser Modus wird anhand der in der Zeichnung dargestellten siebten bis neunten Ausführungsform der Erfindung beschrieben. Bei der Beschreibung der achten und neunten Ausführungsform werden zur Beschreibung gleicher Bestandteile wie bei der siebten Ausführungsform die gleichen Bezugszeichen wie bei letzterer verwendet und eine erneute Beschreibung wird zwecks Einfachheit unterlassen.
  • (Siebte Ausführungsform)
  • 8 zeigt im Querschnitt ein Halbleiterbauteil gemäß einer siebten Ausführungsform, die nicht alle Merkmale der Erfindung aufweist.
  • Das Halbleiterbauteil nach der siebten Ausführungsform umfaßt gemäß 8 ein hochdotiertes p-leitendes Halbleitersubstrat 144 und auf diesem eine p-leitende Epitaxialschicht 143, die im Vergleich zum Substrat 144 niedriger dotiert ist. Im Oberflächenteil des Substrats 144 befinden sich eine erste n-leitende Topfregion 141 und eine zweite n-leitende Topfregion 142, die unter gegenseitigem Abstand angeordnet sind.
  • In der ersten n-leitenden Topfregion 141 sind eine CMOS-Schaltung 101 eines lateralen MOSFETs und eine spannungsklammernde Zenerdiode 102 zum Klammern der internen Spannung gebildet. Im Oberflächenteil der zweiten n-leitenden Topfregion 142 sind eine n-leitende Basisregion 146 und eine p-leitende Emitterregion 147 gebildet. Die Basisregion 146, die Emitterregion 147 und das Substrat, das als Kollektorregion dient, bilden zusammen einen vertikalen pnp-Bipolartransistor, der als vertikaler Stoßwellenabsorber dient. In 8 ist der Schaltplan des vertikalen pnp-Bipolartransistors mit dem Bezugszeichen 158 bezeichnet. Die CMOS-Schaltung 101 und die Zenerdiode 102 sind vom vertikalen pnp-Bipolartransistor 158 durch einen LOCOS-Oxidfilm getrennt.
  • Auf der Substrat-Oberfläche sitzt eine Oberflächenelektrode 148, die als Eingangsanschluß zum Eingeben analoger und digitaler Signale an die CMOS-Schaltung 101 dient, und unterhalb derselben befindet sich der vertikale pnp-Bipolartransistor 158. Die Oberflächenelektrode 148 steht in Kontakt mit der Basisregion 146 und der Emitterregion 147, die somit zueinander kurzgeschlossen sind. Sie ist außerdem über eine Metallelektrodenverdrahtung 104 mit einem Polysilicium-Halbleiterwiderstand 103 verbunden.
  • Das andere Ende des Polysilicium-Halbleiterwiderstands 103 ist elektrisch über eine Metallelektrodenverdrahtung 105 mit einer Kathodenelektrode 106 verbunden, die ihrerseits elektrisch mit der Steuerelektrode der CMOS-Schaltung 101 verbunden ist. Die Zenerdiode weist weiterhin eine Anodenelektrode 107 auf, die ebenso wie die Quellenelektrode eines NMOS-Transistors in der CMOS-Schaltung 101 auf Erdpotential gelegt sind. In der CMOS-Schaltung 101 ist weiterhin ein PMOS-Transistor gebildet, dessen Quellenelektrode auf die Speisespannung VDD gelegt ist. Das Ausgangssignal der CMOS-Schaltung 101 wird abgenommen vom gemeinsamen Abfluß des NMOS-Transistors und des PMOS-Transistors. An der Rückfläche des Substrats ist eine Rückseitenelektrode 145 angebracht, die beispielsweise auf Erdpotential gesetzt ist.
  • Beim beschriebenen Halbleiterbauteil ist über die pn-Sperrschicht zwischen der p-leitenden Epitaxialschicht 143 und der ersten n-leitenden Topfregion 141 eine erste vertikale Zenerdiode 155 gebildet und ist über die pn-Sperrschicht zwischen der p-leitenden Epitaxialschicht 143 und der zweiten n-leitenden Topfregion 142 eine zweite Zenerdiode 156 gebildet.
  • In gleicher Weise wie nach dem ersten Modus zum Durchführen der Erfindung werden der Betrieb und die Bedingungen des vertikalen pnp-Bipolartransistors 158 und der zweiten vertikalen Zenerdiode 156 so justiert, daß die Durchbruchspannung, die den Polysilicium-Halbleiterwiderstand 103, den lateralen MOSFET in der CMOS-Schaltung 101 und die die interne Spannung klammernde Zenerdiode 102 zerstören würde, wenn eine elektrostatische Entladung auftritt, nicht entsteht. Die Verunreinigungskonzentration und die Dicke des Halbleitersubstrats werden passend eingestellt, um eine bessere Elektrostatik-Unempfindlichkeit zu sichern.
  • (Achte Ausführungsform)
  • 9 zeigt im Querschnitt ein Halbleiterbauteil gemäß einer Ausführungsform der Erfindung, und 10 stellt einen äquivalenten Schaltplan des Halbleiterbauteils von 9 dar.
  • Nach 9 verwendet das Halbleiterbauteil gemäß der achten Ausführungsform die vertikale Zenerdiode 156 als vertikalen Stoßwellenabsorber. Da das Halbleiterbauteil nach der achten Ausführungsform keinerlei vertikalen Bipolartransistor enthält, wie er in 8 durch das Bezugszeichen 158 bezeichnet ist, enthält das Halbleiterbauteil nach der achten Ausführungsform auch keine Basisregion (146 in 8) und keine Emitterregion (147 in 8). Stattdessen ist im Oberflächenteil der zweiten Topfregion 142 eine hochdotierte n-leitende Region 163 ausgebildet, die in Kontakt mit der Oberflächenelektrode 148 steht.
  • (Neunte Ausführungsform)
  • 11 zeigt im Querschnitt ein Halbleiterbauteil gemäß einer Ausführungsform der Erfindung, und 12 stellt einen Äquivalentschaltplan des Halbleiterbauteils nach 11 dar.
  • Das Halbleiterbauteil gemäß der neunten Ausführungsform enthält in der in 11 dargestellten Anordnung ein hochdotiertes n-leitendes Halbleitersubstrat 174 und auf diesem eine im Vergleich zum Substrat 174 leichter dotierte n-leitende Epitaxialschicht 173. In einer ersten p-leitenden Topfregion 149 sind eine aus einem lateralen MOSFET gebildete NMOS-Schaltung 108 und die Zenerdiode 102 zum Klammern der internen Spannung gebildet.
  • Von der Oberfläche her ist in der Epitaxialschicht 173 noch eine zweite p-leitende Topfregion 172 gebildet, und über der pn-Sperrschicht zwischen dieser p-leitenden Topfregion 172 und der n-leitenden Epitaxialschicht 173 ist eine vertikale Zenerdiode 186 gebildet, die als vertikaler Stoßwellenabsorber dient. In Kontakt mit der Oberflächenelektrode 148 befindet sich eine hochdotierte p-leitende Region 164, die im Oberflächenteil der zweiten p-leitenden Topfregion 172 gebildet ist und dem Eingeben von analogen und digitalen Signalen zur NMOS-Schaltung 108 dient. Die NMOS-Schaltung 108 und die die interne Spannung klammernde Zenerdiode 102 sind von der vertikalen Zenerdiode 186 getrennt durch einen LOCOS-Oxidfilm.
  • Die Metallelektrodenverdrahtung 104 verbindet elektrisch die Oberflächenelektrode 148 mit einem Ende des Polysilicium-Halbleiterwiderstands 103, dessen anderes Ende elektrisch mit der Kathodenelektrode 106 der Zenerdiode 102 über die Metallelektrodenverdrahtung 105 verbunden ist. Die Kathodenelektrode 106 ist elektrisch mit der Steuerelektrode der NMOS-Schaltung 108 verbunden. Die Anodenelektrode 107 der Zenerdiode 102 und die Quellenelektrode des NMOS-Transistors in der NMOS-Schaltung 108 sind auf Erdpotential gesetzt und die Rückseitenelektrode 145 an der Rückfläche des Substrats ist beispielsweise auf Speisespannungspotential gesetzt.
  • Beim beschriebenen Halbleiterbauelement ist über der pn-Sperrschicht zwischen der ersten p-leitenden Topfregion 149 und der n-leitenden Epitaxialschicht 173 eine erste vertikale Zenerdiode 157 gebildet. Der Betrieb und die Bedingungen der zweiten vertikalen Zenerdiode 186 sind so eingestellt, daß keine Spannung, die zu einem Ausfall des Polysilicium-Halbleiterwiderstands 103, des lateralen MOSFETs in der NMOS-Schaltung 108 und der die interne Spannung klammernden Zenerdiode 102 bei Auftreten einer elektrostatischen Entladung führen würde, verursacht wird. Die Verunreinigungskonzentration und die Dicke des Halbleitersubstrats werden passend eingestellt, um eine bessere Elektrostatik-Unempfindlichkeit zu sichern.
  • Das Halbleiterbauteil gemäß dem zweiten Modus zum Durchführen der Erfindung erleichtert es, zu verhindern, daß eine Überspannung an der Steuerelektrode des lateralen MOSFETs in der CMOS-Schaltung 101 oder in der NMOS-Schaltung 108 auftritt, und zu verhindern, daß der laterale MOSFET durchbricht, da der vertikale pnp-Bipolartransistor 158 und die Zenerdiode 156 oder 186 die elektrostatische Entladeenergie absorbieren, um die an den Eingangsanschlüssen Ein anliegende elektrostatische Entladespannung auf einen niedrigen Wert zu begrenzen; auch die die interne Spannung klammernde Zenerdiode 102 begrenzt die interne Spannung. Da das Halbleiterbauelement nach dem zweiten Modus das Bilden des vertikalen Stoßwellenabsorbers unter der Oberflächenelektrode 148, die als Drahtanschlußfläche dient, erleichtert, kann man mit diesem Halbleiterbauelement eine Elektrostatik-Unempfindlichkeit äquivalent der des konventionellen lateralen Stoßwellenabsorbers mit einer Bauelementfläche, die kleiner ist als die Hälfte der Elementenfläche des bekannten lateralen Stoßwellenabsorbers, leichter erzielen.
  • Dritter Modus zur Durchführung der Erfindung
  • (Zehnte Ausführungsform)
  • 13 zeigt ein Blockschema einer Grund-Schaltungskombination für einen kombinierten Leistungs-IC gemäß einer zehnten Ausführungsform der Erfindung.
  • Gemäß 13 kombiniert ein kombinierter Leistungs-IC 220 eine serielle Kommunikationsschaltung 203, eine Digitalsignal-Eingangs- und -Transferschaltung 204, eine Aanalogsignal-Eingangs- und -Transferschaltung 205, eine oberseitige intelligente Schaltvorrichtung 206 und eine unterseitige intelligente Schaltvorrichtung 207. Die Schaltungen 203, 204, 205 und die Schaltvorrichtungen 206 und 207 sind nach außen über einen Eingangs-Ausgangs-Terminalabschnitt 201, der eine hohe Elektrostatik-Unempfindlichkeit aufweist, und über einen Mikrorechner-Signalverbindungsterminal 202 mit einem Mikrorechner 221 verbunden.
  • 14 zeigt als Blockschema den Anschluß eines vertikalen Stoßwellenabsorbers im kombinierten Leistungs-IC 220 von 13.
  • Bei der Schaltung von 14 sind in der seriellen Kommunikationsschaltung 203 (13) zwischen die Quelle und den Abfluß eines lateralen p-Kanal-MOSFETs 209 bzw. zwischen die Quelle und den Abfluß eines lateralen n-Kanal-MOSFETs 210 jeweils ein vertikaler Stoßwellenabsorber 219 geschaltet. Die lateralen MOSFETs 209 und 210 sind im Eingangs-Ausgangs-Terminalabschnitt 201 mit einer seriellen Kommunikations-Eingangs-Ausgangs-Anschlußschaltung 208 verbunden. In der digitalen Signaleingangs- und Transferschaltung 204 (13) ist der vertikale Stoßwellenabsorber 219 mit einem Polysilicium-Halbleiterwiderstand 212 verbunden, der seinerseits mit einer digitalen Signaleingangs-Anschlußschaltung 211 im Eingangs-Ausgangs-Terminalabschnitt 201 und mit einer Zenerdiode 222, die der Klammerung der internen Spannung dient, verbunden ist. Hierbei ist er über den Polysilicium-Halbleiterwiderstand 212 und die die interne Spannung klammernde Zenerdiode 222 mit der n-leitenden Topfregion oder der p-leitenden Topfregion verbunden, worin die Schaltungselemente gebildet sind.
  • In der analogen Signaleingangs- und Transferschaltung 205 sind die vertikalen Stoßwellenabsorber 219 und 219 mit Polysilicium-Halbleiterwiderständen 214 verbunden, die ihrerseits mit einer digitalen Signaldifferenz-Eingangsschaltung 213 im Eingangs-Ausgangs-Terminalabschnitt 201 verbunden sind. Hierbei sind die über den Polysilicium-Halbleiterwiderstand 214 mit der n-leitenden Topfregion oder der p-leitenden Topfregion verbunden, worin die Schaltungselemente gebildet sind.
  • In der oberseitigen intelligenten Schaltvorrichtung 206 sind die vertikalen Stoßwellenabsorber 219 und 219 zwischen die Quelle und den Abfluß eines lateralen Leistungs-MOSFETs 216, der an eine oberseitigen Ausgangs-Anschlußschaltung 215 im Eingangs-Ausgangs-Terminalabschnitt 201 angeschlossen ist, bzw. zwischen den Abfluß des MOSFETs 216 und den Masseanschluß (GNDP) geschaltet. In der unterseitigen intelligenten Schaltvorrichtung 207 ist ein einziger vertikaler Stoßwellenabsorber 219 zwischen die Quelle und den Abfluß eines lateralen MOSFETs 218 geschaltet, der seinerseits mit einer unterseitigen Ausgangs-Anschlußschaltung 217 im Eingangs-Ausgangs-Terminalabschnitt 201 verbunden ist.
  • Die Eingangs-Ausgangs-Anschlußschaltung 208 für die serielle Kommunikation, die Eingangsanschlußschaltung 211 für die digitalen Signale, die Differenzeingangsschaltung 213 für die analogen Signale, die oberseitige Ausgangs-Anschlußschaltung 215 und die unterseitige Ausgangs-Anschlußschaltung 217 müssen eine hohe Elektrostatik-Unempfindlichkeit und eine hohe Stoßwellenfestigkeit aufweisen. Diese Schaltungsblöcke sind mit nicht dargestellten externen Instrumenten sowie mit externen Vorrichtungen, Relais und Motoren über nicht dargestellte externe Verdrahtungen verbunden.
  • Da die serielle Kommunikationsschaltung 203, die Digitalsignal-Eingangs- und -Transferschaltung 204, die Analogsignal-Eingangs- und -Transferschaltung 205, die oberseitige intelligente Schaltvorrichtung 206 und die unterseitige intelligente Schaltvorrichtung 207 die jeweilige hohe Elektrostatik-Unempfindlichkeit und Stoßwellenfestigkeit aufweisen, ist der kombinierte Leistungs-IC 220 gemäß der zehnten Ausführungsform der Erfindung mit einer entsprechend hohen Elektrostatik-Unempfindlichkeit und Stoßwellenfestigkeit versehen. Der Mikrorechner 221 ist jedoch gegen Stoßwellen empfindlich. Externe Instrumente und externe Vorrichtungen, Relais und Motoren, die außerhalb angeordnet sind, können leicht Stoßwellen erzeugen. Der kombinierte Leistungs-IC 220 gemäß der zehnten Ausführungsform erleichtert jedoch die Durchführung der fundamentalen Funktionen der Verbindung des Mikrorechners 221 nach außen, wie z. B. des Übertragens von Daten, des Feststellens von Signalen und des Abgebens von Signalen und von Leistung nach außen.
  • Die Erfindung wurde zwar in Verbindung mit bevorzugten Ausführungsbeispielen beschrieben, für den Fachmann sind jedoch Abweichungen und Modifikationen, die den Kern der Erfindung nicht verlassen, leicht erkennbar. Beispielsweise ist die Erfindung auch auf Halbleiterbauteile anwendbar, bei denen der Leitfähigkeitstyp entgegengesetzt dem der anhand der Ausführungsbeispiele beschriebenen Halbleiterbauteile ist. Die Erfindung ist also nicht durch die spezifische Beschreibung von Beispielen definiert, sondern durch die anhängenden Ansprüche.
  • Ein Effekt der Erfindung ist, daß das erfindungsgemäße Halbleiterbauteil, das elektrostatische Entladungen und vertikale Stoßwellen absorbiert und die elektrostatische Entladespannung und die Stoßwellenspannung ohne Beeinträchtigung der üblichen MOSFET Operationen absorbiert, das Erzielen einer hohen Elektrostatik-Unempfindlichkeit und einer hohen Stoßwellenfestigkeit mit einer Fläche, die kleiner ist als die der üblichen lateralen Stoßwellenabsorber, erleichtert, und zwar ahne daß der laterale parasitäre Durchbruch in Betracht gezogen werden muß. Das erfindungsgemäße Halbleiterbauteil erleichtert es also, zu verhindern, daß zusammen mit einer feineren Schaltungsintegration die Elektrostatik-Unempfindlichkeit und die Stoßwellenfestigkeit reduziert werden, bzw. verhindert, daß die Chipfläche erheblich vergrößert werden muß, unter Realisierung eines kombinierten Leistungs-ICs und eines kombinierten Kommunikation-ICs, die eine hohe Festigkeit gegen elektrostatische Entladungen und gegen Stoßwellen und Rauschen haben, und ermöglicht die Herstellung des kombinierten Leistungs-ICs und des kombinierten Kommunikations-ICs unter niedrigen Herstellungskosten unter Verwendung eines billigen Halbleitersubstrats.

Claims (12)

  1. Halbleiterbauteil, umfassend: ein Halbleitersubstrat (43, 44) bestehend aus einer Epitaxialschicht (43) eines zweiten Leitfähigkeitstyps und einer Substratschicht (44) des zweiten Leitfähigkeitstyps mit höherer Dotierung als die Epitaxialschicht (43); eine erste Topfregion (41) eines ersten Leitfähigkeitstyps in der Epitaxialschicht (43) des Halbleitersubstrats; eine zweite Topfregion (42) des ersten Leitfähigkeitstyps in der Epitaxialschicht (43) des Halbleitersubstrats; einen lateralen MOSFET (21) in der ersten Topfregion (41), der eine Quellenelektrode (53) und eine Abflußelektrode (52) umfaßt; einen vertikalen Stoßspannungsabsorber (56) in der zweiten Topfregion (42), der eine Oberflächenelektrode (48) umfaßt; eine Metallelektrodenverdrahtung (54), die die Quellenelektrode (53) oder die Abflußelektrode (52) des MOSFETs mit der Oberflächenelektrode (48) des vertikalen Stoßspannungsabsorbers (56) elektrisch verbindet, wobei der vertikale Stoßspannungsabsorber eine vertikale Zenerdiode (56) ist, deren pn-Übergang durch die pn-Sperrschicht zwischen der zweiten Topfregion (42) und der Epitaxialschicht des Halbleitersubstrats (43, 44) gebildet ist, wobei die vertikale Zenerdiode (56) aus einer hochdotierten Region (62) des ersten Leitfähigkeitstyps unter der Oberflächenelektrode (48) in der zweiten Topfregion (42), einer weiteren hochdotierten Region des ersten Leitfähigkeitstyps (63) in der zweiten Topfregion (42), der zweiten Topfregion (42), der Epitaxialschicht (43) und der Substratschicht (44) gebildet ist, wobei die hochdotierte Region (62) des ersten Leitfähigkeitstyps niedriger dotiert ist als die weitere hochdotierte Region (63) des ersten Leitfähigkeitstyps und über diese mit der Oberflächenelektrode elektrisch verbunden ist.
  2. Halbleiterbauteil, umfassend: ein Halbleitersubstrat (143, 144; 173, 174) bestehend aus einer Epitaxialschicht (143, 173) eines zweiten Leitfähigkeitstyps und einer Substratschicht (144, 174) des zweiten Leitfähigkeitstyps mit höherer Dotierung als die Epitaxialschicht (143, 173); eine erste Topfregion (141; 149) eines ersten Leitfähigkeitstyps in der Epitaxialschicht des Halbleitersubstrats; eine zweite Topfregion (142; 172) des ersten Leitfähigkeitstyps in der Epitaxialschicht des Halbleitersubstrats; einen lateralen MOSFET in der ersten Topfregion (141, 149), der eine Steuerelektrode umfaßt; einen vertikalen Stoßspannungsabsorber (156; 186) in der zweiten Topfregion (142, 172), der eine Oberflächenelektrode (148) umfaßt; und einen elektrisch leitenden Halbleiterwiderstand (103), der die Steuerelektrode des MOSFETs mit der Oberflächenelektrode des vertikalen Stoßwellenabsorbers elektrisch verbindet, wobei der vertikale Stoßspannungsabsorber eine vertikale Zenerdiode (156, 186) ist, deren pn-Übergang durch die pn-Sperrschicht zwischen der zweiten Topfregion (142, 172) und der Epitaxialschicht des Halbleitersubstrats (143, 144; 173, 174) gebildet ist, wobei die vertikale Zenerdiode aus der Substratschicht (144, 174), der Epitaxialschicht (143, 173), der zweiten Topfregion (142, 172) und einer hochdotierten Region (163, 164) des ersten Leitfähigkeitstyps gebildet ist.
  3. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Topfregion (41, 141, 149) und die zweite Topfregion (42, 142, 172) in Kontakt miteinander stehen.
  4. Halbleiterbauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Topfregion (41, 141, 149) und die zweite Topfregion (42, 142, 172) unter gegenseitigem Abstand angeordnet sind.
  5. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß sich der vertikale Stoßspannungsabsorber (56) unterhalb einer Elektrodenmetallisierung (92, 93) befindet, die die Quellenelektrode (53) oder die Abflußelektrode (52) des lateralen MOS-FETs mit ihrer Anschlußfleckenregion (94, 95) verbindet.
  6. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß sich der vertikale Stoßspannungsabsorber unterhalb der Verdrahtungsanschlußfleckenregion der Elektrodenmetallisierung befindet, die die Quellenelektrode oder die Abflusselektrode des lateralen MOSFETs mit ihrer Anschlußfleckenregion verbindet.
  7. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Durchbruchspannung des vertikalen Stoßspannungsabsorbers (56, 156, 186) niedriger ist als die Durchbruchspannung der Sperrschicht zwischen der ersten Topfregion (41, 141, 149) und dem Halbleitersubstrat (43, 143, 173).
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der spezifische Widerstand der Epitaxialschicht (43, 143, 173) im Bereich von 0,3 Ωcm bis 10 Ωcm liegt.
  9. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der spezifische Widerstand der Substratschicht (44, 144, 174), die auf der Rückseite der Epitaxialschicht (43, 143, 173) liegt, 0,1 Ωcm oder weniger beträgt.
  10. Kombinierter integrierter Schaltkreis, gekennzeichnet durch eine Eingangs- und Transferschaltung (204, 205) für digitale oder analoge Signale, die das Halbleiterbauteil nach einem der Ansprüche 1 bis 9 enthält.
  11. Kombinierter integrierter Schaltkreis, dadurch gekennzeichnet, daß er eine serielle Kommunikationsschaltung (203) enthält, die das Halbleiterbauteil nach einem der Ansprüche 1 bis 9 enthält.
  12. Kombinierter integrierter Schaltkreis, dadurch gekennzeichnet, daß er eine intelligente Schaltvorrichtung (206, 207) umfaßt, die das Halbleiterbauteil nach einem der Ansprüche 1 bis 9 enthält.
DE10362264.0A 2002-05-21 2003-05-20 Halbleiterbauteil und dieses verwendender integrierter Schaltkreis Expired - Fee Related DE10362264B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-145903 2002-05-21
JP2002145903A JP4228586B2 (ja) 2002-05-21 2002-05-21 半導体装置

Publications (1)

Publication Number Publication Date
DE10362264B4 true DE10362264B4 (de) 2017-02-02

Family

ID=29417117

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10322593.5A Expired - Fee Related DE10322593B4 (de) 2002-05-21 2003-05-20 Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE10362264.0A Expired - Fee Related DE10362264B4 (de) 2002-05-21 2003-05-20 Halbleiterbauteil und dieses verwendender integrierter Schaltkreis

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10322593.5A Expired - Fee Related DE10322593B4 (de) 2002-05-21 2003-05-20 Halbleiterbauteil und dieses verwendender integrierter Schaltkreis

Country Status (3)

Country Link
US (2) US6977425B2 (de)
JP (1) JP4228586B2 (de)
DE (2) DE10322593B4 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224024B2 (en) * 2002-08-29 2007-05-29 Micron Technology, Inc. Single transistor vertical memory gain cell
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
GB0304822D0 (en) 2003-03-03 2003-04-09 Dca Internat Ltd Improvements in and relating to a pen-type injector
US7405913B2 (en) * 2003-04-11 2008-07-29 Fuji Electric Device Technology Co. Semiconductor device having transistor with high electro-static discharge capability and high noise capability
US8125003B2 (en) * 2003-07-02 2012-02-28 Micron Technology, Inc. High-performance one-transistor memory cell
DE102004004789B3 (de) * 2004-01-30 2005-03-03 Infineon Technologies Ag ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen
DE102004011703A1 (de) * 2004-03-10 2005-09-29 Austriamicrosystems Ag Halbleiterbauelement mit integrierter Zener-Diode und Verfahren zur Herstellung
JP4899292B2 (ja) * 2004-04-21 2012-03-21 富士電機株式会社 半導体装置
US7498652B2 (en) * 2004-04-26 2009-03-03 Texas Instruments Incorporated Non-uniformly doped high voltage drain-extended transistor and method of manufacture thereof
JP4547977B2 (ja) * 2004-04-27 2010-09-22 富士電機システムズ株式会社 半導体装置
US7145186B2 (en) * 2004-08-24 2006-12-05 Micron Technology, Inc. Memory cell with trenched gated thyristor
DE602004026447D1 (de) * 2004-09-22 2010-05-20 St Microelectronics Srl Speicheranordnung mit unipolaren and bipolaren Auswahlschaltungen
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
JP2006179632A (ja) * 2004-12-22 2006-07-06 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
EP1691413A1 (de) * 2005-02-11 2006-08-16 Axalto SA Falschungssichere elektronische Komponente
DE102005037254A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Elektrowerkzeugmaschine sowie Überlastschutzvorrichtung
DE102005037573B4 (de) * 2005-08-09 2007-05-31 Infineon Technologies Ag Thyristor mit Freiwerdeschutz in Form eines Thyristorsystems und Verfahren zur Herstellung des Thyristorsystems
JP5108250B2 (ja) * 2006-04-24 2012-12-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080029782A1 (en) * 2006-08-04 2008-02-07 Texas Instruments, Inc. Integrated ESD protection device
JP5061538B2 (ja) * 2006-09-01 2012-10-31 株式会社デンソー 半導体装置
JP2008085082A (ja) * 2006-09-27 2008-04-10 Sony Corp パワーｍｏｓｆｅｔ及び同パワーｍｏｓｆｅｔを有する半導体装置及び同パワーｍｏｓｆｅｔの製造方法
DE102007006853B4 (de) 2007-02-12 2018-05-09 Infineon Technologies Ag ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
KR100840667B1 (ko) * 2007-06-26 2008-06-24 주식회사 동부하이텍 수평형 디모스 소자 및 그 제조방법
JP4694539B2 (ja) * 2007-07-31 2011-06-08 シャープ株式会社 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置、回路装置、ｌｅｄバックライト回路装置及びスイッチング型ｄｃ／ｄｃコンバータ装置
KR20100074407A (ko) * 2008-12-24 2010-07-02 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP2010192833A (ja) * 2009-02-20 2010-09-02 Panasonic Corp 半導体装置
KR101547309B1 (ko) * 2009-02-26 2015-08-26 삼성전자주식회사 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로
US20100271738A1 (en) * 2009-04-22 2010-10-28 Richtek Technology Corporation, R.O.C. Circuit for electric over stress immunity
US7977769B2 (en) * 2009-05-20 2011-07-12 United Microelectronics Corp. ESD protection device
US9171726B2 (en) 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
US8896064B2 (en) 2010-10-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit
JP5662108B2 (ja) * 2010-11-05 2015-01-28 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US9087812B2 (en) * 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US8502320B2 (en) * 2011-09-30 2013-08-06 Broadcom Corporation Zener diode structure and process
US9129990B2 (en) * 2012-06-29 2015-09-08 Freescale Semiconductor, Inc. Semiconductor device and driver circuit with drain and isolation structure interconnected through a diode circuit, and method of manufacture thereof
JP5715604B2 (ja) * 2012-09-12 2015-05-07 株式会社東芝 電力用半導体素子
US20140191319A1 (en) * 2013-01-04 2014-07-10 GlobalFoundries, Inc. Finfet compatible diode for esd protection
US8946860B2 (en) * 2013-02-21 2015-02-03 Freescale Semiconductor Inc. Semiconductor device and related fabrication methods
US9343568B2 (en) * 2014-05-12 2016-05-17 Macronix International Co., Ltd. Semiconductor device having high-resistance conductor structure, method of manufacturing the same and method of operating the same
CN105097801B (zh) * 2014-05-19 2018-03-23 旺宏电子股份有限公司 半导体元件、其制造方法与其操作方法
KR102256043B1 (ko) * 2014-09-04 2021-05-27 삼성전자주식회사 정전기 방전 보호 소자
JP6341331B2 (ja) * 2015-03-17 2018-06-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6471557B2 (ja) 2015-03-18 2019-02-20 富士電機株式会社 半導体装置および半導体装置の試験方法
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
JP7244180B2 (ja) * 2019-03-26 2023-03-22 ラピスセミコンダクタ株式会社 電圧クランプ回路及び集積回路。
US10991680B2 (en) * 2019-09-18 2021-04-27 Alpha And Omega Semiconductor (Cayman), Ltd. Common source land grid array package
EP4002459A1 (de) * 2020-11-23 2022-05-25 Infineon Technologies AG Verfahren zur herstellung einer elektrostatischen entladungsschutzschaltung und elektrostatische entladungsschutzschaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162966A (en) * 1990-07-06 1992-11-10 Fuji Electric Co., Ltd. Semiconductor device having a surge protecting element
US5235201A (en) * 1991-05-27 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor device with input protection circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893158A (en) * 1987-06-22 1990-01-09 Nissan Motor Co., Ltd. MOSFET device
JPH05283702A (ja) * 1992-04-03 1993-10-29 Hitachi Ltd 複合制御型半導体装置及びそれを使用した電力変換装置
DE4433796A1 (de) * 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
EP0730309B1 (de) * 1995-02-21 1998-10-14 STMicroelectronics S.r.l. Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
DE19918028A1 (de) * 1999-04-21 2000-11-02 Siemens Ag Halbleiter-Bauelement
US6563193B1 (en) * 1999-09-28 2003-05-13 Kabushiki Kaisha Toshiba Semiconductor device
JP4357127B2 (ja) 2000-03-03 2009-11-04 株式会社東芝 半導体装置
JP2001291827A (ja) 2000-04-11 2001-10-19 Seiko Epson Corp 静電気保護用半導体装置
JP2002094063A (ja) 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
JP4277496B2 (ja) * 2001-11-21 2009-06-10 富士電機デバイステクノロジー株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162966A (en) * 1990-07-06 1992-11-10 Fuji Electric Co., Ltd. Semiconductor device having a surge protecting element
US5235201A (en) * 1991-05-27 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor device with input protection circuit

Also Published As

Publication number Publication date
US6977425B2 (en) 2005-12-20
US20060022265A1 (en) 2006-02-02
US20040026728A1 (en) 2004-02-12
DE10322593B4 (de) 2017-07-13
JP2003338604A (ja) 2003-11-28
JP4228586B2 (ja) 2009-02-25
DE10322593A1 (de) 2003-12-04
US7247923B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
DE10362264B4 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE102008064686B4 (de) Halbleitervorrichtung
DE102004041831B4 (de) Integriertes Schaltkreisbauelement mit E/A-ESD-Schutzzelle
DE19927727B4 (de) Spannungsstoßverhinderungsschaltung für Transistoren mit isoliertem Gate und Verfahren zur Festlegung eines zugehörigen Widerstandswertes
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
DE3720156C2 (de)
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
EP0905780A2 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE2505573C3 (de) Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren
DE102012111910B4 (de) Halbleitervorrichtung, die ein erstes und ein zweites Halbleiterelement aufweist
DE2047166B2 (de) Integrierte Halbleiteranordnung
DE10239230A1 (de) Hochfrequenz-Halbleitervorrichtung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE4120394A1 (de) Monolithisch integrierte schaltungsanordnung
DE3227536A1 (de) Darlington-transistorschaltung
DE102011106041A1 (de) Abgeschirmter Pegelverschiebungstransistor
DE4022022C2 (de) Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
DE10334780B3 (de) Halbleiteranordnung mit einer MOSFET-Struktur und einer Zenereinrichtung sowie Verfahren zur Herstellung derselben
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE60004008T2 (de) Halbleiterschaltung mit einem Bauelement mit isoliertem Gate und einer zugehörigen Kontrollschaltung
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 10322593

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8181 Inventor (new situation)

Inventor name: YOSHIDA, KAZUHIKO, KAWASAKI, KANAGAWA, JP

Inventor name: ICHIMURA, TAKESHI, KAWASAKI, KANAGAWA, JP

Inventor name: FUJIHIRA, TATSUHIKO, KAWASAKI, KANAGAWA, JP

Inventor name: KUMAGAI, NAOKI, KAWASAKI, KANAGAWA, JP

8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee