KR101547309B1 - 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로 - Google Patents

정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로 Download PDF

Info

Publication number
KR101547309B1
KR101547309B1 KR1020090016348A KR20090016348A KR101547309B1 KR 101547309 B1 KR101547309 B1 KR 101547309B1 KR 1020090016348 A KR1020090016348 A KR 1020090016348A KR 20090016348 A KR20090016348 A KR 20090016348A KR 101547309 B1 KR101547309 B1 KR 101547309B1
Authority
KR
South Korea
Prior art keywords
electrostatic discharge
discharge protection
diode
impurity region
type impurity
Prior art date
Application number
KR1020090016348A
Other languages
English (en)
Other versions
KR20100097420A (ko
Inventor
김석진
김한구
고재혁
반효철
고민창
전경기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090016348A priority Critical patent/KR101547309B1/ko
Priority to US12/658,700 priority patent/US8174806B2/en
Publication of KR20100097420A publication Critical patent/KR20100097420A/ko
Application granted granted Critical
Publication of KR101547309B1 publication Critical patent/KR101547309B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

정전기 방전 보호 소자는 제1 다이오드, 제2 다이오드, 및 폴리 저항을 포함한다. 제1 다이오드는 제1 전압과 입출력 패드 사이에 연결되고, 제2 다이오드는 입출력 패드와 제2 전압 사이에 연결된다. 폴리 저항은 상기 제2 다이오드 상에 형성된다. 정전기 방전 보호 소자는 작은 크기로 구현 가능하며 향상된 정전기 방전 보호 기능을 가진다.

Description

정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호 회로{electrostatic discharge protection element and electrostatic discharge protection circuit including the same}
본 발명은 정전기 방전 보호 소자에 관한 것으로, 더욱 상세하게는 작은 크기로 구현 가능한 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호 회로에 관한 것이다.
정전기 방전은 분리되어 있던 물체들이 접촉할 때, 물체들 사이의 큰 전압 차이에 의하여 순간적으로 큰 전류가 흐르는 현상이다.
반도체 장치는 일반적으로 정전기 방전(Electrostatic discharge: ESD)에 의한 내부 회로에 형성된 절연막, 채널 등의 손상을 방지하기 위하여 입출력 패드와 내부 회로 사이에 정전기 방전 보호 회로를 포함한다.
정전기 방전에 의한 내부 회로 손상에는 접합 영역에서 고전류 및 전계에 의한 주울(Joule) 발열과 높은 온도에 의한 2차 항복으로 인한 소자파괴, VLSI 집적도 증가와 함께 산화막 두께가 얇아짐에 따라 산화막에 더 높은 전계의 인가로 인한 산화막의 파괴 및 금속 배선에 고전류가 흘러 취약 부분에 온도상승으로 인해 배선이 얇아져 발생되는 금속 배선의 파괴 등이 있다. 정전기 방전에 손상을 입은 소자는 동작 특성이 변화되어 누설 전류가 증가하며 정전기 방전 임계 전압이 낮아져 소자로서 기능을 상실할 수 있다.
반도체 장치의 집적화가 진행됨에 따라 내부 회로에 포함되는 소자의 산화막 두께가 얇아지기 때문에 정전기 방전 보호 기능이 향상되어야 함은 물론, 정전기 방전 보호 소자의 크기도 소형화되어야 한다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 수직 거리를 줄여 작은 크기로 구현 가능한 정전기 방전 보호 소자를 제공하는 것을 일 목적으로 한다.
본 발명은 폴리 저항을 다이오드 영역에 포함하여 정전기 방전에 따른 손상으로부터 내부 회로를 보호하는 정전기 방전 보호 소자를 포함하는 정전기 방전 보호 회로를 제공하는 것을 다른 일 목적으로 한다.
상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 정전기 방전 보호 소자는 제1 다이오드, 제2 다이오드, 및 폴리 저항을 포함한다. 상기 제1 다이오드는 제1 전압과 입출력 패드 사이에 연결된다. 상기 제2 다이오드는 상기 입출력 패드와 제2 전압 사이에 연결된다. 상기 폴리 저항은 상기 제2 다이오드 상에 형성된다. 상기 정전기 방전 보호 소자는 P형 기판에 형성되며, 상기 제2 다이오드는 제1 N웰 영역 및 제1 N형 불순물 영역을 포함할 수 있다. 상기 제1 N형 불순물 영역은 상기 제1 N웰 영역의 내부에 형성된다. 상기 P형 기판과 상기 제1 N웰 영역은 제1 PN 접합을 형성할 수 있다. 상기 폴리 저항은 상기 제1 N형 불순물 영역의 표면에 형성될 수 있다. 상기 제2 다이오드는 제1 P형 불순물 영역을 더 포함할 수 있다. 예를 들어, 상기 제1 다이오드는 P형 다이오드, 상기 제2 다이오드는 N형 다이오드일 수 있다.
상기 제1 N형 불순물 영역은 상기 입출력 패드에 연결될 수 있으며, 상기 제1 P형 불순물 영역은 제2 전압에 연결될 수 있다.
일 실시예에 있어서, 상기 제1 다이오드는 제2 N웰 영역, 상기 제2 N웰 영역 내부에 형성된 제2 P형 불순물 영역, 및 제2 N형 불순물 영역을 더 포함할 수 있다. 상기 제2 N웰 영역 및 상기 제2 P형 불순물 영역은 제2 PN 접합을 형성할 수 있다. 상기 제2 P형 불순물 영역은 상기 입출력 패드에 연결될 수 있으며, 상기 N형 불순물 영역은 제1 전압에 연결될 수 있다.
상기 다른 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 정전기 방전 보호 회로는 정전기 방전 보호 소자, 및 내부 회로를 포함한다. 상기 정전기 방전 보호 소자는 제1 다이오드, 제2 다이오드, 및 폴리 저항을 포함한다. 상기 제1 다이오드는 제1 전압과 상기 입출력 패드 사이에 연결되며, 상기 제2 다이오드는 상기 입출력 패드와 제2 전압 사이에 연결된다. 상기 폴리 저항은 상기 제2 다이오드 상에 형성된다.
일 실시예에 있어서, 정전기 방전 보호 소자는 P형 기판에 형성되며, 상기 제2 다이오드는 제1 N웰 영역, 제1 N형 불순물 영역, 및 제1 P형 불순물 영역을 포 함할 수 있다. 상기 제1 N형 불순물 영역은 상기 제1 N웰 영역의 내부에 형성된다. 상기 폴리 저항은 상기 제1 N형 불순물 영역의 표면 상에 형성될 수 있다. 상기 폴리 저항은 상기 내부 회로에 연결될 수 있다. P형 기판과 상기 제1 N웰 영역이 제1 PN 접합을 형성할 수 있다.
상기 제1 N형 불순물 영역은 상기 입출력 패드에 연결될 수 있으며, 상기 제1 P형 불순물 영역은 제2 전압에 연결될 수 있다.
일 실시예에 있어서, 상기 제1 다이오드는 제2 N웰 영역, 및 상기 제2 N웰 영역의 내부에 형성된 제2 P형 불순물 영역을 더 포함할 수 있다. 상기 제2 N웰 영역 및 상기 제2 P형 불순물 영역은 제2 PN 접합을 형성할 수 있다. 상기 제1 다이오드는 상기 제2 N웰 영역의 내부에 형성된 제2 N형 불순물 영역을 더 포함할 수 있다. 예를 들어, 상기 제1 다이오드는 P형 다이오드, 상기 제2 다이오드는 N형 다이오드일 수 있다.
상기 제2 P형 불순물 영역은 상기 입출력 패드에 연결될 수 있으며, 상기 N형 불순물 영역은 제1 전압에 연결될 수 있다.
일 실시예에 있어서 정전기 방전 보호 회로는 상기 제1 전압 과 상기 제2 전압 사이에 연결된 복수의 보조 정전기 방전 보호 소자를 포함할 수 있으며, 상기 보조 정전기 방전 보호 소자는 상기 정전기 방전 보호 소자와 실질적으로 동일한 구조를 가질 수 있다.
상기와 같은 본 발명의 실시예들에 따른 정전기 방전 보호 소자는 다이오드 상에 폴리 저항을 형성함으로써 소자 크기를 줄이면서도 정전기 방전 보호 기능을 효과적으로 수행할 수 있다.
또한, 상기와 같은 본 발명의 실시예들에 따른 정전기 방전 보호 회로는 향상된 정전기 방전 보호 기능을 작은 크기로 구현하여 순간적인 고전압 발생에 따른 내부 회로의 손상을 효과적으로 방지할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거 나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 정전기 방전 보호 소자를 포함하는 정전기 방전 보호 회로를 나타내는 블록도이다.
도 1을 참조하면, 정전기 방전 보호 회로(10a)는 정전기 방전 보호 소자(100) 및 내부 회로(200)를 포함할 수 있다.
정전기 방전 보호 소자(100)는 제1 전압(VDD) 및 제2 전압(VSS)사이에 연결되어 있으며, 입출력 패드(I/O PAD)와 내부 회로(200)를 연결한다.
외부에서 기계나 인간에 의하여 순간적으로 고전압이 유입되는 경우, 입출력 패드(I/O PAD)를 통하여 내부 회로(200)에 그대로 전달되면, 내부 회로(200)에 포함되어 있는 트랜지스터의 게이트 옥사이드(gate oxide)가 파괴되거나, PN 접합이 녹는 것과 같은 내부 회로의 손상이 발생하여 회로의 내구성 및 신뢰성이 저하되게 된다.
이하에서는 정전기 방전에 의하여 순간적으로 유입되는 고전압, 혹은 고전류를 정전기 방전 전류라고 한다.
정전기 방전 보호 소자(100)는 상기한 정전기 방전 전류를 제1 전압(VDD) 혹은 제2 전압(VSS)을 통하여 효율적으로 방전 시킴으로써, 내부 회로(200)를 보호한다. 정전기 방전 보호 소자(100)는 다이오드, BJT(Bipolar Junction Transistor), 혹은 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)를 포함할 수 있다. 제1 전압(VDD)은 전원 전압이며, 제2 전압(VSS)은 접지 전압일 수 있다.
도 2는 본 발명의 일 실시예에 따른 정전기 방전 보호 회로의 회로도이다.
도 2를 참조하면, 정전기 방전 보호 소자(100)는 P형 다이오드(110), N형 다이오드(120), 및 폴리 저항(Rp)을 포함할 수 있다.
정전기 방전 보호 소자(100)는 정전기 방전 전류 값에 따라 P형 다이오드(110)를 통하여 제1 전압(VDD)으로 방전 시키거나, N형 다이오드(120)를 통하여 제2 전압(VSS)으로 방전 시킴으로써, 제1 전압(VDD) 혹은 제2 전압(VSS) 방향의 양방향으로 정전기 방전 전류를 방전시킬 수 있다.
P형 다이오드(110)는 제1 전압(VDD)와 입출력 패드(I/O PAD) 사이에 연결되어 있으며, N형 다이오드(120)는 입출력 패드(I/O PAD)와 제2 전압(VSS)사이에 연결되어 있다. 즉, P형 다이오드(110)와 N형 다이오드(120)는 직렬 연결되어 있으며, P형 다이오드(110)와 N형 다이오드(120) 사이에는 입출력 패드(I/O PAD)가 연결되어 있다.
내부 회로(130)는 폴리 저항(Rp)을 통하여 입출력 패드(I/O PAD)와 연결된다. 폴리 저항(Rp)은 외부에서 순간적으로 발생한 고전압 또는 고전류에 상응하는 정전기 방전 전류가 내부 회로(200)로 유입될 때, 상기 정전기 방전 전류에 의한 전력을 소모하여 내부 회로(200)의 손상을 방지한다. 폴리 저항(Rp)은 셀 플레이트(Cell Plate)를 형성하는 플레이트 폴리(Plate Poly), 혹은 저항 전용 레이어(Resistor Poly)를 포함할 수 있다.
정전기 방전 보호 회로(10b)는 클램핑 회로를 더 포함할 수 있다. 클램핑 회로는 입출력 패드(I/O PAD)와 제1 전압(VDD) 사이, 입출력 패드(I/O PAD)와 제2 전압(VSS)사이, 혹은 제1 전압(VDD)과 제 2 전압(VSS)사이에 연결되어 입출력 패드(I/O PAD)에서 유입되는 고전압 또는 고전류에 의하여 내부 회로(200)에 인가되는 전압이 변동되는 것을 미리 설정된 영역으로 제한한다. 예를 들어, 클램핑 회로가 입출력 패드(I/O PAD)와 제2 전압(VSS)사이에 연결되어 있는 하나의 다이오드인 경우, 양의 값을 가지는 정전기 방전 전류가 인가되는 경우, 제2 전압(VSS)으로 방전시켜, 정전기 방전 전류가 음의 값을 가지는 범위로 제한할 수 있다. 따라서 정전기 방전 보호 회로(10b)는 클램핑 회로를 포함하여 정전기 방전 보호 회로의 순간적인 전압 변화를 줄일 수 있어 효과적으로 내부 회로를 보호할 수 있다.
입출력 패드(I/O PAD)로 양의 값을 가지는 정전기 방전 전류가 유입되는 경우에는, P형 다이오드(110)가 순방향 특성을 가지게 되고, 상기 양의 값을 가지는 정전기 방전 전류는 P형 다이오드(110)를 통하여 제1 전압(VDD)으로 방전된다. 입출력 패드(I/O PAD)로 음의 값을 가지는 정전기 방전 전류가 유입되는 경우에는, N형 다이오드(120)가 순방향 특성을 가지게 되고, 상기 음의 값을 가지는 정전기 방전 전류는 N형 다이오드(120)를 통하여 제2 전압(VSS)으로 방전된다.
따라서, 정전기 방전 보호 회로(10a)는 외부에서의 순간적인 정전기 방전 전류가 정전기 방전 보호 소자(100)에 의하여 차단되어 내부 회로(200)가 손상되는 것을 방지할 수 있다.
도 3a는 정전기 방전 보호 소자(100a)의 레이아웃 도이다.
도 3a를 참조하면, P형 기판(P-sub) 상에 P형 다이오드(110), 폴리 저항(Rp), 및 N형 다이오드(120)가 형성되어 있다.
P형 다이오드(110)는 N웰 영역(112), N형 불순물 영역(114), 및 P형 불순물 영역(116)을 포함할 수 있다. N형 다이오드(120)는 P형 불순물 영역(122), N웰 영역(124), 및 N형 불순물 영역(126)을 포함할 수 있다.
폴리 저항(Rp)은 P형 다이오드(110)와 N형 다이오드(120)의 사이에 형성되어 있다.
따라서, 정전기 방전 보호 소자(100a)의 수직 거리는 P형 다이오드(110), 폴리 저항(Rp), 및 N형 다이오드(120)의 수직 거리의 합에 상응한다.
도 3b는 도 3a의 정전기 방전 보호 소자를 AA'를 따라 절단한 단면도이다.
도 3b를 참조하면, 정전기 방전 보호 소자(100a)는 P형 기판(P-sub) 상에 형성된다. P형 다이오드(110)는 N웰 영역(112), N형 불순물 영역(114), 및 P형 불순물 영역(116)을 포함할 수 있다. N형 불순물 영역(114)은 제1 전압(VDD)과 연결되어 있으며, P형 불순물 영역(116)은 입출력 패드(I/O PAD)와 연결되어 있다. P형 불순물 영역(116)과 N웰 영역(112)은 PN 접합(junction)을 형성하여, 다이오드로 동작한다. 즉, 입출력 패드(I/O PAD)를 통하여 PN 접합의 형성방향, 즉 P형 불순물 영역(116)에서 N웰 영역(112)의 순방향의 전류가 인가되는 경우에는 전류가 흐르지만, PN 접합의 형성과 반대 방향, 즉, N웰 영역(112)에서 P형 불순물 영역(116)의 역방향의 전류가 인가되면 역방향 바이어스가 형성되어 전하가 이동하지 않는다. P형 불순물 영역(116)은 입출력 패드(I/O PAD)와 연결되어 캐소드(Cathode) 역할을 한다. 양의 값을 가지는 정전기 방전 전류는 P형 불순물 영역(116)을 통하여 입력되어 P형 불순물 영역(116)과 N웰 영역(112) 사이에 형성된 PN 접합을 통하여 애노드(Anode) 역할을 하는 N형 불순물 영역(114)에 연결된 제1 전압(VDD)으로 방전된다. N형 불순물 영역(114)이 두 군데에 형성되어 있으므로, 정전기 방전 전류는 두 경로를 통하여 제1 전압(VDD)으로 방전된다.
N형 다이오드(120)는 P형 불순물 영역(122), N웰 영역(124), 및 N형 불순물 영역(126)을 포함할 수 있다. P형 불순물 영역(122)은 제2 전압(VSS)과 연결되어 있으며, N형 불순물 영역(126)은 입출력 패드(I/O PAD)와 연결되어 있다. N웰 영역(124)과 P형 기판(P-sub)은 PN 접합을 형성하여 다이오드로 동작한다. P형 기판(P-sub)에서 N웰 영역(124)으로는 전류가 흐르지만, N웰 영역(124)에서 P형 기판(P-sub)으로는 전류가 흐르지 않는다. N형 불순물 영역(126)은 입출력 패드(I/O PAD)와 연결되어 애노드 역할을 하며 P형 불순물 영역(122)은 제2 전압(VSS)과 연결되어 캐소드 역할을 한다. 음의 값을 가지는 정전기 방전 전류가 인가되는 경우에는, N웰 영역(124)과 P형 기판(P-sub) 사이에 형성된 PN 접합을 통하여 정전기 방전 전류가 흘러 제2 전압(VSS)으로 전하가 방출된다.
따라서, P형 다이오드(110)는 정전기 방전 전류를 제1 전압(VDD)으로 끌어 당기는 풀 업 다이오드(Pull-up Diode), N형 다이오드(120)는 정전기 방전 전류를 제2 전압(VSS)으로 끌어 내리는 풀 다운 다이오드(Pull-down Diode)로 동작한다. 각 다이오드는 PN 접합을 형성하여 한 방향으로만 전류를 통과시키는 특성을 가지고 있기 때문에 정전기 방전 보호 소자(100)는 상이한 특성을 가지는 P형 다이오 드(110) 및 N형 다이오드(120)를 포함하여 제1 전압(VDD) 및 제2 전압(VSS) 방향의 양 방향 전류 통과 특성을 가져 정전기 방전 전류의 값에 관계 없이 정전기 방전 보호 기능을 수행할 수 있다.
폴리 저항(Rp)은 P형 다이오드(110)와 N형 다이오드(120)의 사이에 위치하며, P형 기판(P-sub) 상에 형성된다. 폴리 저항(Rp)은 도 2의 내부 회로(200)와 연결되어 P형 다이오드(110)와 N형 다이오드(120)에 의하여 제거되지 않은 정전기 방전 전류를 소모시켜 내부 회로(200)의 손실을 줄인다. 도시되지는 않았으나, 폴리 저항(Rp)은 정전기 방전 전류에 의한 저항 파괴를 방지하기 위하여 별도의 방전 수단을 포함할 수 있으며 전류 소모에 의하여 내부에서 열이 발생할 수 있어, 열 발생에 따른 냉각 수단, 열 전도율이 낮은 물질, 혹은 열을 외부로 발산하는 방열 수단을 포함할 수 있다.
도 4a는 본 발명의 일 실시예에 따른 정전기 방전 보호 소자의 레이아웃 도이다.
도 4a를 참조하면, 정전기 방전 보호 소자(100b)는 P형 다이오드(110), N형 다이오드(120), 및 폴리 저항(Rp)을 포함할 수 있다. 도 3a와 비교하였을 때, 도 4a의 정전기 방전 보호 소자(100b)는 N형 다이오드(120)에 포함된 N형 불순물 영역(128) 상에 폴리 저항(Rp)이 형성되어 있다. P형 기판(P-sub)의 표면에 폴리 저항(Rp)이 형성되지 않고, N형 불순물 영역(128) 표면 상에 폴리 저항(Rp)을 형성함으로써 정전기 방전 보호 소자(100b)의 수직 거리는 P형 다이오드(110), 및 N형 다이오드(120)의 수직 거리의 합에 상응한다. 따라서, 도 3a 및 3b에 도시된 정전기 방전 보호 소자(100a)와 비교하였을 때, 폴리 저항(Rp)의 수직 거리에 상응하는 만큼의 크기를 줄일 수 있다.
도 4b는 도 4a의 정전기 방전 보호 소자를 BB'를 따라 절단한 단면도이다.
도 4b를 참조하면, P형 다이오드(110)는 N웰 영역(112), N형 불순물 영역(114), 및 P형 불순물 영역(116)을 포함하며, N형 다이오드(120)는 P형 불순물 영역(112), N웰 영역(124), 및 N형 불순물 영역(128)을 포함한다. 도 3b와 비교하였을 때, 폴리 저항(Rp)은 P형 기판(P-sub)이 아니라 N형 다이오드(120)에 포함되어 있는 N형 불순물 영역(128)의 표면 상에 형성되어 있다.
P형 다이오드(110)에 포함되어 있는 N형 불순물 영역(114)은 제1 전압(VDD)과 연결되어 애노드 역할을 한다. P형 불순물 영역(116)은 입출력 패드(I/O PAD)와 연결되어 캐소드 역할을 한다. P형 불순물 영역(116)과 N웰 영역(112)은 PN 접합을 형성하여 N형 불순물 영역(116)에서 N웰 영역(112)으로 전류를 통과시켜 입출력 패드(I/O PAD)에서 순간적으로 입력되는 정전기 방전 전류를 N형 불순물 영역(114)을 통하여 제1 전압(VDD)으로 방출한다.
N형 다이오드(120)는 P형 불순물 영역(112), N웰 영역(124), 및 N형 불순물 영역(128)을 포함한다. P형 불순물 영역(112)은 제2 전압(VSS)과 연결되어 캐소드 역할을 한다. N형 불순물 영역(114)은 입출력 패드(I/O PAD)와 연결되어 애노드 역할을 한다.
N형 불순물 영역(128) 상에 폴리 저항(Rp)이 형성되어 있으나, 정전기 방전 전류는 N형 불순물 영역(128)과 N웰 영역(124)이 형성하는 PN 접합을 통하여 순간 적으로 흐르게 된다. PN 접합의 전류 통과 특성은 PN 접합 사이에 형성된 공핍 영역(Depletion Region)에 의해 결정되므로, 일반적으로 PN 접합의 면적에 비례한다. 정전 방전 보호 소자(100b)에 포함된 N웰 영역(124)의 면적, P형 기판(P-sub)의 면적, 및 N웰 영역(124)과 P형 기판(P-sub)의 접촉 면적은 도 3a 및 3b의 정전기 방전 보호 소자(100a)의 N웰 영역(124)과 P형 기판(P-sub)의 접촉 면적과 실질적으로 동일하므로, 전하 이동 능력에 상응하는 정전기 방전 전류를 통과시키는 정전기 방전 보호 기능은 실질적으로 동일하다. 따라서, 정전 방전 보호 소자(100b)는 N형 불순물 영역(128) 상에 폴리 저항(Rp)을 형성함으로써, 정전기 방전 전류는 동일하게 방전하면서도 수직 거리가 감소된 형태로 구현될 수 있다.
도 5a내지 도 5c는 본 발명의 일실시예에 따른 정전기 방전 보호 소자의 시험 결과를 나타내는 그래프이다.
정전기 방전 보호 소자의 시험 방법은 정전기가 발생하는 특정한 경우를 모델링하여 이를 견뎌낼 수 있는 강인성(Robustness)을 시험하는 것으로 Human Body Model(HBM), Machine Model(MM), 및 Charge Device Model(CDM)을 포함한다. 각각의 시험 방법은 제조 과정에서 정전기 방전 제어 환경에서 회로들이 안전하게 취급될 수 있는지 확인하기 위한 모델링 방법이다.
상기한 바와 같이, 도 4a 및 도 4b에 도시된 정전기 방전 보호 소자(100b)는 도 3a 및 도 3b에 도시된 정전기 방전 보호 소자(100a) 보다 작은 크기로 구현될 수 있다. 따라서, 정전기 방전 소자들의 정전기 방전 기능을 시험하기 위해서는 정전기 방전 소자들의 크기는 동일하게 하되, 폴리 저항의 위치 차이에 따른 정전기 방전 기능의 차이를 측정해야 하는 바, 도 5a 내지 도 5c에서는 크기는 동일하지만, 폴리 저항의 위치를 상이하게 설계한 레이아웃에 따른 정전기 방전 보호 소자(100a), 및 정전기 방전 보호 소자(100b)를 사용하여 시험한 결과를 도시한 것이다.
ROESD1은 종래의 정전기 방전 보호 소자의 크기의 78%의 크기를 가지면서 P형 기판(P-sub) 상에 폴리 저항이 형성된 정전기 방전 보호 소자의 시험 결과, ROESD2는 종래의 정전기 방전 보호 소자의 크기의 62%의 크기를 가지면서 P형 기판(P-sub) 상에 폴리 저항이 형성된 정전기 방전 보호 소자의 시험 결과, RIESD1은 종래의 정전기 방전 보호 소자의 크기의 78%의 크기를 가지면서 N형 다이오드에 포함된 N형 불순물 영역 표면 상에 폴리 저항이 형성된 정전기 방전 보호 소자의 시험 결과, 및 RIESD2는 종래의 정전기 방전 보호 소자의 크기의 62%의 크기를 가지면서 N형 다이오드에 포함된 N형 불순물 영역 표면 상에 폴리 저항이 형성된 정전기 방전 보호 소자의 시험 결과를 나타낸다.
즉, RIESD1, 및 RIESD2는 도 4a 및 4b의 정전기 방전 보호 소자(100b)를 종래의 정전기 방전 보호 소자의 크기의 78%, 62% 수준으로 구현하여 각 시험 방법에 따라 시험한 결과이고, ROESD1, 및 ROESD2는 도 3a 및 도 3b의 정전기 방전 보호 소자(100a)를 종래의 정전기 방전 보호 소자의 크기의 78%, 62% 수준으로 구현하여 얻어진 시험 결과이다. 따라서, RIESD1, 및 RIESD2는 폴리 저항의 형성 위치 변경을 통하여 크기를 줄인 것이지만, ROESD1, 및 ROESD2는 실질적으로 수직 거리를 줄이기 위하여 N형 다이오드, P형 다이오드, 및 폴리 저항 자체의 크기가 감소하고, 특히 각 다이오드 내부에 형성되어 있는 PN 접합의 크기가 작아져, 전하 이동 능력이 저하된다.
도 5a는 HBM에 따른 정전기 방전 보호 소자의 시험 결과를 나타내는 그래프이다.
HBM은 가장 도래된 정전기 방전 보호 소자의 시험 방법으로써, 인체에 의해 발생할 수 있는 정전기 방전 환경을 모델링한 것이다. 사람의 피부와 몸의 캐패시턴스를 100pF으로 가정하여, 이를 통하여 충전된 전하가 1500Ω을 통하여 정전기 방전 보호 소자에 인가된다. 캐패시터에 충전되었다가 방전되는 전하량에 상응하는 HBM 레벨이 클수록 순간적으로 고전압을 견딜 수 있는 것이기 때문에 정전기 방전 보호 기능이 뛰어나다고 할 수 있다. 예를 들어, HBM 레벨이 2000V 정도인 경우, 10ns의 짧은 시간 동안 약 1.4A의 전류가 흐르게 된다.
도 5a를 참조하면, HBM 레벨은 각각 ROESD1가 2450V, ROESD2가 1950V, RIESD1이 2950V, 및 RIESD2가 2450V의 결과를 나타낸다. ROESD1와 RIESD1은 종래의 정전기 방전 보호 소자의 78%의 크기의 실질적으로 동일한 크기를 가지지만, 폴리 저항이 N형 다이오드에 포함된 N형 불순물 영역 상에 위치한 정전기 방전 보호 소자(100b)의 HBM 레벨에 상응하는 RIESD1이 약 500V 높은 HBM 레벨을 가지며, 이는 종래의 정전기 방전 보호 소자의 62% 크기로 구현된 RIESD2, 및 ROESD2에서도 동일하게 폴리 저항을 N형 다이오드 상에 형성하여 수직 거리를 감소시킨 RIESD2가 500V 높은 HBM 레벨을 가지는 결과를 나타낸다. 이러한 결과는 ROESD1, 및 ROESD2가 실질적으로 작은 PN 접합의 접촉 면적을 가지는 정전기 방전 보호 소자를 사용 한 시험 결과이기 때문이다. 따라서, 동일한 크기를 가지는 정전기 방전 보호 소자의 경우, 폴리 저항(Rp)이 다이오드 상에 위치함으로써, 향상된 정전기 방전 보호 기능을 수행할 수 있다.
도 5b는 MM에 따른 정전기 방전 보호 소자의 시험 결과를 나타내는 그래프이다.
MM은 기계적인 요인에 의하여 발생할 수 있는 정전기 방전 환경을 모델링한 것이다. 기계의 캐패시턴스 값은 200pF 이고, 저항은 거의 무시할 수 있다. 각 시험 결과의 MM레벨은 기계를 모델링한 캐패시터에 충전되었다가 순간적으로 방전되는 전하량에 상응한다. 예를 들어, 200V의 MM 레벨을 가지는 장치의 경우, 15ns의 짧은 시간 동안 3.2A의 정전기 방전 전류가 흐른다.
도 5b를 참조하면, ROESD1은 300V의 MM 레벨, ROESD2는 200V의 MM 레벨을 가지며, RIESD1은 300V, RIESD2는 245V의 MM 레벨을 가진다. 따라서, 종래의 정전기 방전 보호 소자의 78%의 크기로 구현된 장치를 시험한 ROESD1 및 RIESD1의 경우에는, 폴리 저항의 위치에 관계 없이 실질적으로 동일한 MM 레벨을 가지는 결과를 나타낸다. 반면에 종래의 정전기 방전 보호 소자의 62%의 크기로 구현된 경우에는, 폴리 저항을 N형 다이오드 영역에 포함된 N형 불순물 영역 상에 형성하여 레이아웃을 변경한 RIESD2가 단순히 크기를 압축한 ROESD2보다 50V 정도 높은 MM 레벨을 가진다. 정전기 방전 보호 소자의 시험 결과는 각각의 소자 특성에 따라 시험 결과에 따라 상이한 결과를 나타낼 수 있으며, 이는 특정한 소자가 특정한 정전기 방전 보호 기능에 뛰어난 성능을 나타낼 수 있는 것이다.
MM 결과에 따르면, 종래의 정전기 방전 보호 소자의 크기의 78%로 구현한 경우에는 동일한 정전기 방전 보호 기능을 가지지만, 62%의 크기로 구현한 경우에는 폴리 저항의 형성 위치를 변경하여 구현한 경우에 뛰어난 정전기 방전 보호 기능을 가지는 것을 알 수 있다. 종래의 정전기 방전 보호 소자의 62%로 정전기 방전 소자를 구현하는 경우, 레이아웃의 변경이 없다면, PN 접합의 면적이 줄어드는 정도가 커져, 전하 이동 능력이 현저하게 저하되었기 때문에 MM 레벨이 낮아진 것이다. 즉, 정전기 방전 보호 소자의 크기가 작아질수록 폴리 저항의 위치 변경을 통한 정전기 방전 보호 기능이 향상되는 효과가 두드러지는 것을 알 수 있다.
도 5c는 CDM에 따른 정전기 방전 보호 소자의 시험 결과를 나타내는 그래프이다.
CDM은 HBM 및 MM과 상이한 원리를 가지는 시험 방법으로, 방전 과정에서 고정된 캐패시턴스 값이 없고 회로의 주변 환경에 의하여 상이한 등가 회로를 구성할 수 있다. CDM은 정전기 방전 보호 소자가 미끄러져 내려오면서, 스스로가 충전되었다가 접지에 접촉하면서 서로 다른 정전기 방전 전위차에 의해 전하의 이동이 일어나는 환경을 모델링 한 것으로 자동화된 취급 시스템의 증가로 중요성이 커진 정전기 방전 시험 방법 중의 하나이다. CDM 레벨은 스스로 충전되었다가 방전되는 전하량에 상응한다.
도 5c를 참조하면, 종래의 정전기 방전 보호 소자의 78%의 크기로 구현된 정전기 방전 보호 소자의 시험 결과인 ROESD1 및 RIESD1은 동일하게 700V의 CDM 레벨을 가지며, 종래의 정전기 방전 보호 소자의 62%의 크기로 구현된 정전기 방전 보 호 소자의 시험 결과인 ROESD2 및 RIESD2는 동일하게 500V의 CDM 레벨을 가진다.
이러한 결과에 근거해 볼 때, 폴리 저항의 형성 위치에 따라 CDM 레벨은 상이해지지 않는 것을 알 수 있다. 그러나, 상기한 바와 같이 HBM 및 MM에 따른 정전기 방전 보호 소자의 시험 결과, 레이아웃 변경에 의한 정전기 방전 보호 소자가 정전기 방전에 강인성이 크다는 사실을 확인할 수 있다. 또한, 동일한 CDM 레벨을 가진다고 하더라도, 동일한 크기의 정전기 방전 보호 소자의 경우에 N형 다이오드에 포함된 N형 불순물 영역 상에 폴리 저항을 형성하는 것이 P형 기판 상에 폴리 저항을 형성하는 것보다 각 P형 다이오드, N형 다이오드, 및 폴리 저항의 크기가 크기 때문에, 정전기 방전 보호뿐만 아니라 전하의 흐름을 원활하게 할 수 있는 회로로써의 역할을 효과적으로 수행할 수 있다.
본 발명에 따른 정전기 방전 보호 소자는 폴리 저항을 N형 다이오드 내부의 N형 불순물 영역 상에 형성함으로써, PN 접합의 접촉 면적을 유지하여 정전기 방전 보호 기능을 그대로 유지하면서 수직 거리를 줄임으로써 소형화된 반도체 장치에 적용할 수 있으며, 나아가 정전기 방전 보호 기능을 향상 시킬 수 있어 내부 회로의 손상을 방지하여 내구성을 향상시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 정전기 방전 보호 회로를 나타내는 회로도이다.
도 6을 참조하면, 정전기 방전 보호 회로(10c)는 정전기 방전 보호 소자(100), 내부 회로(200), 및 보조 정전 방전 보호 소자(300)를 포함할 수 있다. 정전기 방전 보호 소자(100)는 P형 다이오드(110), N형 다이오드(120), 및 폴리 저 항(Rp)을 포함할 수 있다. 즉, 정전기 방전 보호 소자(100)는 상기한 정전기 방전 보호 소자(100b)와 실질적으로 동일한 구조를 갖는다. 정전기 방전 보호 소자(100)는 제1 전압(VDD)과 제2 전압(VSS)사이에 연결된다.
보조 정전기 방전 보호 소자(300)는 제1 전압(VDD)과 제2 전압(VSS)사이에 연결되어 있어 정전기 방전 보호 소자(100)와 병렬 연결되어 있다. 도시되지는 않았으나, 보조 정전기 방전 보호 소자(300)는 저항 성분을 포함할 수 있다. 일반적으로 보조 정전기 방전 보호 소자(300)는 적어도 하나 이상의 다이오드를 포함하여 정전기 방전 보호 소자(100)보다 크기가 작으며, 정전기 방전 보호 소자(100)가 최대한 동작한 이후에 남아 있는 정전기 방전 전류를 제한하여 내부 회로를 보호한다. 정전기 방전 보호 회로(10c)의 효율은 정전기 방전 보호 소자(100) 및 보조 정전기 방전 보호 소자(300)의 정전기 방전 보호 기능의 효율 의하여 결정될 수 있다. 순간적인 정전기 방전 전류를 복수의 정전기 방전 보호 소자들에 의하여 방전 시켜 내부 회로(200)를 보호할 수 있다.
정전기 방전 보호 소자(100)에 포함된 폴리 저항(Rp)은 보조 정전기 방전 보호 소자(300)에 인가되는 전류를 제한하는 역할을 하여 보조 정전기 방전 보호 소자(300)가 손상되는 것을 방지한다.
정전기 방전 보호 회로(10c)는 상기한 바와 같이, 복수의 정전기 방전 보호 소자(100)를 연결함으로써, 향상된 정전기 방전 보호 기능을 수행할 수 있다.
본 발명의 일 실시예에 따른 정전기 방전 보호 소자(100)는 반도체 회로의 입력 회로로 사용될 수 있으며, 보조 정전기 방전 보호 소자(300)와 같은 정전기 방전 보호 기능을 가지는 복수의 소자들과 함께 P형 기판(P-sub) 상에 형성될 수 있다.
본 발명에 따른 정전기 방전 보호 소자는 종래의 정전기 방전 보호 소자를 제조하는 생산 라인을 이용하면서, 크기를 줄일 수 있어 생산 단계에서의 소형화의 한계를 극복하여 설계 단계에서 소형화를 구현하였고, 생산 단가 측면에서 유리하다.
정전기 방전 보호 회로는 반도체 장치에 실장되어 임의의 입력 및 출력 핀에 접속될 수 있고, 특히, 모든 핀에 정전기 방전 보호 회로를 연결하는 경우에는, 반도체 내부 회로의 손상을 최소화할 수 있다.
본 발명에 따른 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호 회로는 반도체 장치의 입출력 회로에 적용될 수 있으며, 특히 정전기 방전 전류를 감소시키는 폴리 저항을 다이오드 상에 형성하여 작은 크기로 정전기 방전 소자를 구현할 수 있다. 폴리 저항을 다이오드 상에 형성하더라도, 다이오드의 PN 접촉 면적은 동일하므로 정전기 방전 소자의 전체 면적은 감소하지만, 전하 이동 능력은 동일하여 실질적으로 향상된 정전기 방전 보호 기능을 기대할 수 있다.
상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
도 1은 본 발명의 일 실시예에 따른 정전기 방전 보호 소자를 포함하는 정전기 방전 보호 회로를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 정전기 방전 보호 회로의 회로도이다.
도 3a는 정전기 방전 보호 소자의 레이아웃 도이고, 도 3b는 도 3a의 정전기 방전 보호 소자를 절단한 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 정전기 방전 보호 소자의 레이아웃 도이고, 도 4b는 도 4a의 정전기 방전 보호 소자를 절단한 단면도이다.
도 5a내지 도 5c는 본 발명의 일실시예에 따른 정전기 방전 보호 소자의 시험 결과를 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 정전기 방전 보호 회로를 나타내는 회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 정전기 방전 보호 소자
110: N형 다이오드
120: P형 다이오드
200: 내부 회로
114, 126 : N형 불순물 영역
116, 122: P형 불순물 영역
112, 124: N웰 영역
Rp: 폴리 저항

Claims (10)

  1. 제1 전압과 입출력 패드 사이에 연결된 제1 다이오드;
    상기 입출력 패드와 제2 전압 사이에 연결된 제2 다이오드; 및
    상기 제2 다이오드 상에 형성된 폴리 저항을 포함하고,
    상기 제2 다이오드는
    제1 N웰 영역;
    상기 제1 N웰 영역의 내부에 형성된 제1 N형 불순물 영역; 및
    상기 제1 N웰 영역을 둘러싸고 상기 제1 N웰 영역과 떨어져 형성된 제1 P형 불순물 영역을 포함하며,
    상기 폴리 저항은 상기 제1 N형 불순물 영역의 표면에 형성되는 것을 특징으로 하는 정전기 방전 보호 소자.
  2. 제1 항에 있어서, 상기 정전기 방전 보호 소자는 P형 기판에 형성되는 것을 특징으로 하는 정전기 방전 보호 소자.
  3. 제1 항에 있어서, 상기 제1 N형 불순물 영역은 상기 입출력 패드에 연결되는 것을 특징으로 하는 정전기 방전 보호 소자.
  4. 삭제
  5. 제1 항에 있어서, 상기 제1 P형 불순물 영역은 상기 제2 전압에 연결되는 것을 특징으로 하는 정전기 방전 보호 소자.
  6. 제1 항에 있어서, 상기 제1 다이오드는
    제2 N웰 영역;
    상기 제2 N웰 영역의 내부에 형성된 제2 P형 불순물 영역; 및
    상기 제2 N웰 영역의 내부에 형성되고 상기 제2 P형 불순물 영역을 둘러싸도록 형성된 제2 N형 불순물 영역을 포함하는 것을 특징으로 하는 정전기 방전 보호 소자.
  7. 입출력 패드를 통하여 신호를 입력 받으며 제1 전압 및 제2 전압 사이에 연결된 정전기 방전 보호 소자; 및
    상기 정전기 방전 보호 소자와 연결된 내부 회로를 포함하며, 상기 정전기 방전 보호 소자는
    상기 제1 전압과 상기 입출력 패드 사이에 연결된 제1 다이오드;
    상기 입출력 패드와 상기 제2 전압 사이에 연결된 제2 다이오드; 및
    상기 제2 다이오드 상에 형성된 폴리 저항을 포함하며,
    상기 제2 다이오드는
    제1 N웰 영역;
    상기 제1 N웰 영역의 내부에 형성된 제1 N형 불순물 영역; 및
    상기 제1 N웰 영역을 둘러싸고 상기 제1 N웰 영역과 떨어져 형성된 제1 P형 불순물 영역을 포함하며,
    상기 폴리 저항은 상기 제1 N형 불순물 영역의 표면에 형성되는 것을 특징으로 하는 정전기 방전 보호 회로.
  8. 제7 항에 있어서, 상기 정전기 방전 보호 소자는 P형 기판에 형성되는 것을 특징으로 하는 정전기 방전 보호 회로.
  9. 제7 항에 있어서,
    상기 제1 및 제2 전압 사이에 연결되며, 상기 정전기 방전 보호 소자와 상기 내부 회로 사이에 연결되는 보조 정전기 방전 보호 소자를 더 포함하는 것을 특징으로 하는 정전기 방전 보호 회로.
  10. 제7 항에 있어서, 상기 제1 다이오드는 P형 다이오드이고 상기 제2 다이오드는 N형 다이오드인 것을 특징으로 하는 정전기 방전 보호 회로.
KR1020090016348A 2009-02-26 2009-02-26 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로 KR101547309B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090016348A KR101547309B1 (ko) 2009-02-26 2009-02-26 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로
US12/658,700 US8174806B2 (en) 2009-02-26 2010-02-12 Electrostatic discharge protection element and electrostatic discharge protection circuit including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016348A KR101547309B1 (ko) 2009-02-26 2009-02-26 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로

Publications (2)

Publication Number Publication Date
KR20100097420A KR20100097420A (ko) 2010-09-03
KR101547309B1 true KR101547309B1 (ko) 2015-08-26

Family

ID=42630779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016348A KR101547309B1 (ko) 2009-02-26 2009-02-26 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로

Country Status (2)

Country Link
US (1) US8174806B2 (ko)
KR (1) KR101547309B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101547309B1 (ko) * 2009-02-26 2015-08-26 삼성전자주식회사 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로
TWI455274B (zh) * 2011-11-09 2014-10-01 Via Tech Inc 靜電放電保護裝置
CN102545192B (zh) * 2011-12-09 2015-04-22 惠州Tcl移动通信有限公司 一种基带信号处理芯片
US9058991B2 (en) * 2012-06-28 2015-06-16 Infineon Technologies Ag Diode string
US10134511B2 (en) * 2015-03-26 2018-11-20 Seiko Epson Corporation Resistance element, electrostatic protection circuit, temperature detection circuit, and electro-optic apparatus
CN113241111A (zh) * 2021-05-18 2021-08-10 北京轩宇空间科技有限公司 一种prom芯片管脚与管座接触性检测方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100829A (en) * 1989-08-22 1992-03-31 Motorola, Inc. Process for forming a semiconductor structure with closely coupled substrate temperature sense element
JP3128958B2 (ja) 1992-05-20 2001-01-29 日本電気株式会社 半導体集積回路
JPH07249738A (ja) 1994-03-08 1995-09-26 Sony Corp 静電保護回路構造
KR100196524B1 (ko) * 1994-11-08 1999-06-15 김영환 반도체 칩 보호용 고전압 차단 장치
US5576557A (en) * 1995-04-14 1996-11-19 United Microelectronics Corp. Complementary LVTSCR ESD protection circuit for sub-micron CMOS integrated circuits
JPH11220093A (ja) 1998-01-29 1999-08-10 Sanyo Electric Co Ltd 半導体集積回路
US5998245A (en) * 1998-03-18 1999-12-07 Winbond Electronics Corporation Method for making seal-ring structure with ESD protection device
US6690065B2 (en) * 2000-12-28 2004-02-10 Industrial Technology Research Institute Substrate-biased silicon diode for electrostatic discharge protection and fabrication method
JP4228586B2 (ja) * 2002-05-21 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
US7285458B2 (en) * 2004-02-11 2007-10-23 Chartered Semiconductor Manufacturing Ltd. Method for forming an ESD protection circuit
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7443225B2 (en) * 2006-06-30 2008-10-28 Alpha & Omega Semiconductor, Ltd. Thermally stable semiconductor power device
KR100878439B1 (ko) * 2007-08-30 2009-01-13 주식회사 실리콘웍스 출력 드라이버단의 ｅｓｄ 보호 장치
KR101547309B1 (ko) * 2009-02-26 2015-08-26 삼성전자주식회사 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로
US8531805B2 (en) * 2009-03-13 2013-09-10 Qualcomm Incorporated Gated diode having at least one lightly-doped drain (LDD) implant blocked and circuits and methods employing same

Also Published As

Publication number Publication date
US8174806B2 (en) 2012-05-08
KR20100097420A (ko) 2010-09-03
US20100214705A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
US7638857B2 (en) Structure of silicon controlled rectifier
US7595537B2 (en) MOS type semiconductor device having electrostatic discharge protection arrangement
US7465995B2 (en) Resistor structure for ESD protection circuits
CN101290933B (zh) 静电放电保护装置
KR101547309B1 (ko) 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
KR101043737B1 (ko) 정전기 방전 보호 소자
TW200536097A (en) Electrostatic discharge protection circuit
US7449751B2 (en) High voltage operating electrostatic discharge protection device
US7068482B2 (en) BiCMOS electrostatic discharge power clamp
US20220310589A1 (en) Integrated circuit device and method for esd protection
US20060249792A1 (en) Electrostatic discharge protection circuit and integrated circuit having the same
Duvvury ESD protection device issues for IC designs
CN107546223B (zh) 一种华夫饼型小岛式二极管触发可控硅静电防护器件
JP3880943B2 (ja) 静電気放電保護素子及び半導体装置
CN108649028B (zh) 静电保护器件
CN111900160A (zh) 一种功率器件静电放电保护电路
JP2008172216A (ja) ウェル電位トリガによるｅｓｄ保護
EP1459382B1 (en) Polarity reversal tolerant electrical circuit for esd protection
KR101006514B1 (ko) 정전 방전 보호 장치용 반도체 제어 정류기
EP2580780B1 (en) Apparatus for electronic systems reliability
US7606012B2 (en) Semiconductor device and designing method for the same
CN108735729B (zh) 电子设备及具备esd防护功能的芯片内部电路
US20200098742A1 (en) On-chip iec esd protection using parasitic pnp devicesf
Saxena et al. ESD SHIELD FOR ICS: A REVIEW

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee