JP3128958B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3128958B2 JP3128958B2 JP04152774A JP15277492A JP3128958B2 JP 3128958 B2 JP3128958 B2 JP 3128958B2 JP 04152774 A JP04152774 A JP 04152774A JP 15277492 A JP15277492 A JP 15277492A JP 3128958 B2 JP3128958 B2 JP 3128958B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- base
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路、特に
バイポーラトランジスタを有する半導体集積回路の静電
破壊保護用ダイオードの構造に関する。
バイポーラトランジスタを有する半導体集積回路の静電
破壊保護用ダイオードの構造に関する。
【０００２】
【従来の技術】従来、半導体集積回路（以下、ＩＣとい
う）の静電破壊対策用素子は、ＭＯＳＩＣ，バイポーラ
ＩＣを問わず、種々の素子が用いられている。
う）の静電破壊対策用素子は、ＭＯＳＩＣ，バイポーラ
ＩＣを問わず、種々の素子が用いられている。
【０００３】例えば、バイポーラＩＣの代表的な保護素
子として、図５，図６に示すような構造のダイオードを
用いている。
子として、図５，図６に示すような構造のダイオードを
用いている。
【０００４】図５に示すように、Ｐ型基板１上に高濃度
Ｎ型領域２を形成し、その上部にＮ型エピタキシャル層
３が存在し、その上面から拡散して形成されたＰ型領域
４をベースとし、Ｎ型エピタキシャル層３上に形成され
た高濃度Ｎ型領域５をコレクタとし、前記Ｐ型領域４内
に形成された高濃度Ｎ型領域６をエミッタとするＮＰＮ
トランジスタ７が設けられている。また、Ｐ型領域４と
同時に形成され、その一端がベース電極８と共用するよ
うに構成された拡散抵抗９を有し、拡散抵抗９の抵抗端
子１０は、ＮＰＮトランジスタ７のエミッタに低抵抗配
線（例えば、アルミ）１１にて接続されている。
Ｎ型領域２を形成し、その上部にＮ型エピタキシャル層
３が存在し、その上面から拡散して形成されたＰ型領域
４をベースとし、Ｎ型エピタキシャル層３上に形成され
た高濃度Ｎ型領域５をコレクタとし、前記Ｐ型領域４内
に形成された高濃度Ｎ型領域６をエミッタとするＮＰＮ
トランジスタ７が設けられている。また、Ｐ型領域４と
同時に形成され、その一端がベース電極８と共用するよ
うに構成された拡散抵抗９を有し、拡散抵抗９の抵抗端
子１０は、ＮＰＮトランジスタ７のエミッタに低抵抗配
線（例えば、アルミ）１１にて接続されている。
【０００５】このような構造とすることにより、図６に
示すような等価回路となり、コレクタ電極１２がダイオ
ード１３のカソード１４とし、エミッタ電極１５および
拡散抵抗９の端子１０がアノード１６となる。
示すような等価回路となり、コレクタ電極１２がダイオ
ード１３のカソード１４とし、エミッタ電極１５および
拡散抵抗９の端子１０がアノード１６となる。
【０００６】このダイオードは、逆方向に高電圧が印加
される場合、ＮＰＮトランジスタ７のベース・エミッタ
間に抵抗９が挿入された、いわゆるＢＶCER電圧に達す
ると、トランジスタ７がブレークダウン状態となり、カ
ソード１４からアノード１６に対し電流が流れる。
される場合、ＮＰＮトランジスタ７のベース・エミッタ
間に抵抗９が挿入された、いわゆるＢＶCER電圧に達す
ると、トランジスタ７がブレークダウン状態となり、カ
ソード１４からアノード１６に対し電流が流れる。
【０００７】この状態は、通常のＰＮ接合ダイオードの
逆方向ブレークダウンと異なり、トランジスタ動作であ
るため、応答速度が速く、また、ベース・エミッタ間に
接続された抵抗の値を調節することで、ブレークダウン
電圧をコントロールできるという利点を有している。
逆方向ブレークダウンと異なり、トランジスタ動作であ
るため、応答速度が速く、また、ベース・エミッタ間に
接続された抵抗の値を調節することで、ブレークダウン
電圧をコントロールできるという利点を有している。
【０００８】また、順方向に電圧が印加された時は、抵
抗領域のコンタクト端子１０の直下のＰ領域とコレクタ
領域とのＰＮ接合が導電状態となり、印加電圧をクラン
プする。
抗領域のコンタクト端子１０の直下のＰ領域とコレクタ
領域とのＰＮ接合が導電状態となり、印加電圧をクラン
プする。
【０００９】なお、この素子は、周囲をＰ型絶縁領域に
て囲まれ、外の素子との分離を行っている。
て囲まれ、外の素子との分離を行っている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
この種のダイオードにおいては、プロセスの微細化に伴
い、静電破壊強度が低下してきた。とりわけ、順方向に
高電圧が印加された時の破壊強度低下が著しくなってお
り、調査の結果、その破壊は拡散抵抗のコンタクト部で
なされていることが判明した。
この種のダイオードにおいては、プロセスの微細化に伴
い、静電破壊強度が低下してきた。とりわけ、順方向に
高電圧が印加された時の破壊強度低下が著しくなってお
り、調査の結果、その破壊は拡散抵抗のコンタクト部で
なされていることが判明した。
【００１１】すなわち、拡散抵抗のコンタクト部の直下
のＰＮ接合の破壊強度は、コンタクト面積の縮小化に伴
う順方向電流密度の増大によって低下していることが明
らかになってきた。
のＰＮ接合の破壊強度は、コンタクト面積の縮小化に伴
う順方向電流密度の増大によって低下していることが明
らかになってきた。
【００１２】したがって、従来の構造の保護ダイオード
においては、抵抗領域のコンタクト部の面積を大きくす
るため、全体の素子サイズも増大するという欠点を有す
る。
においては、抵抗領域のコンタクト部の面積を大きくす
るため、全体の素子サイズも増大するという欠点を有す
る。
【００１３】本発明の目的は、静電保護用素子の面積を
小さくした半導体集積回路を提供することにある。
小さくした半導体集積回路を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路は、一導電型半導体基
板上に形成された第１の導電型を有するコレクタ領域
と、該コレクタ領域内に形成された第２の導電型を有す
るベース領域と、該ベース領域内に形成された前記コレ
クタ領域と同一の導電型を有する高濃度エミッタを含
み、各領域の電極取り出し部が全て半導体表面上に設け
られてなるトランジスタを有し、該トランジスタのベー
ス領域の電極取り出し部は、前記エミッタ領域と前記コ
レクタ領域の電極取り出し部の中間に存在し、前記ベー
ス領域において、エミッタ領域を包含する部分からベー
ス電極取り出し部への中間領域がくびれ状の凹部を有す
る形状に形成されており、前記ベース電極とエミッタ電
極は、半導体表面上で低抵抗配線で接続されており、さ
らに前記ベース領域は、前記コレクタ領域の電極取り出
し部の周囲を取り囲んでいるものである。また前記ベー
ス電極と該ベース電極の開口部とが、コレクタ電極の引
き出し配線部を除いて、前記コレクタ領域の電極取り出
し部の周囲を取り囲んでいるものである。
め、本発明に係る半導体集積回路は、一導電型半導体基
板上に形成された第１の導電型を有するコレクタ領域
と、該コレクタ領域内に形成された第２の導電型を有す
るベース領域と、該ベース領域内に形成された前記コレ
クタ領域と同一の導電型を有する高濃度エミッタを含
み、各領域の電極取り出し部が全て半導体表面上に設け
られてなるトランジスタを有し、該トランジスタのベー
ス領域の電極取り出し部は、前記エミッタ領域と前記コ
レクタ領域の電極取り出し部の中間に存在し、前記ベー
ス領域において、エミッタ領域を包含する部分からベー
ス電極取り出し部への中間領域がくびれ状の凹部を有す
る形状に形成されており、前記ベース電極とエミッタ電
極は、半導体表面上で低抵抗配線で接続されており、さ
らに前記ベース領域は、前記コレクタ領域の電極取り出
し部の周囲を取り囲んでいるものである。また前記ベー
ス電極と該ベース電極の開口部とが、コレクタ電極の引
き出し配線部を除いて、前記コレクタ領域の電極取り出
し部の周囲を取り囲んでいるものである。
【００１５】
【作用】トランジスタのベース領域の電極取り出し部
は、エミッタ領域とコレクタ領域の電極取り出し部の中
間に存在し、前記ベース領域は、エミッタ領域を包含す
る部分からベース電極取り出し部への中間領域が抵抗成
分を有するように他の部分より細長く形成されており、
前記ベース電極とエミッタ電極は、半導体表面上で低抵
抗配線により接続され、２端子のダイオードとして構成
されている。
は、エミッタ領域とコレクタ領域の電極取り出し部の中
間に存在し、前記ベース領域は、エミッタ領域を包含す
る部分からベース電極取り出し部への中間領域が抵抗成
分を有するように他の部分より細長く形成されており、
前記ベース電極とエミッタ電極は、半導体表面上で低抵
抗配線により接続され、２端子のダイオードとして構成
されている。
【００１６】このような構成とすることにより、従来ト
ランジスタのベース電極部と抵抗端子との両方が形成さ
れていたのに比較し、ベース電極部自体に抵抗素子を包
含させているため、ベース電極は従来の構造の抵抗端子
と等価となる。
ランジスタのベース電極部と抵抗端子との両方が形成さ
れていたのに比較し、ベース電極部自体に抵抗素子を包
含させているため、ベース電極は従来の構造の抵抗端子
と等価となる。
【００１７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１８】（実施例１）図１は、本発明の実施例１を
示す平面図、図２は、図１のＡ−Ａ’線断面図である。
示す平面図、図２は、図１のＡ−Ａ’線断面図である。
【００１９】図において、本発明の保護ダイオードは、
通常のＮＰＮトランジスタの形成工程と全く同一工程を
経て形成されるものであり、Ｐ型基板１上に、Ｎ型不純
物例えばアンチモンを拡散して層抵抗２０〜４０Ω／□
程度の埋込みＮ+層２を選択的に拡散して形成する。
通常のＮＰＮトランジスタの形成工程と全く同一工程を
経て形成されるものであり、Ｐ型基板１上に、Ｎ型不純
物例えばアンチモンを拡散して層抵抗２０〜４０Ω／□
程度の埋込みＮ+層２を選択的に拡散して形成する。
【００２０】しかる後、使用目的に応じた適当な比抵抗
（０．５〜６Ω・ｃｍ程度）を有するＮ型エピタキシャ
ル層３を成長させ、その上面よりＰ型不純物例えばボロ
ンをＰ型基板に達するよう不覚拡散させ、Ｐ型絶縁領域
１７を設ける。
（０．５〜６Ω・ｃｍ程度）を有するＮ型エピタキシャ
ル層３を成長させ、その上面よりＰ型不純物例えばボロ
ンをＰ型基板に達するよう不覚拡散させ、Ｐ型絶縁領域
１７を設ける。
【００２１】次にＮＰＮトランジスタのベースとなるＰ
型領域４を形成する。この際、Ｐ型領域４は、中央にく
びれ状の凹部を有するような形状で形成する。
型領域４を形成する。この際、Ｐ型領域４は、中央にく
びれ状の凹部を有するような形状で形成する。
【００２２】しかる後、前記Ｐ型領域４の外部、すなわ
ち、Ｎ型エピタキシャル層３上およびＰ型領域４内に、
それぞれＮ型不純物例えばリンを拡散してそれぞれＮＰ
Ｎトランシジスタのコレクタ，エミッタとなる高濃度Ｎ
型領域５，６を形成する。
ち、Ｎ型エピタキシャル層３上およびＰ型領域４内に、
それぞれＮ型不純物例えばリンを拡散してそれぞれＮＰ
Ｎトランシジスタのコレクタ，エミッタとなる高濃度Ｎ
型領域５，６を形成する。
【００２３】その後、各領域上面の酸化膜１８に開孔部
１９を設け、低抵抗配線１１により、コレクタ，ベー
ス，エミッタの各電極２０，２１，２２を形成する。ま
た同時に、ベース電極２１とエミッタ電極２２を接続す
る。
１９を設け、低抵抗配線１１により、コレクタ，ベー
ス，エミッタの各電極２０，２１，２２を形成する。ま
た同時に、ベース電極２１とエミッタ電極２２を接続す
る。
【００２４】なお、コレクタとなる高濃度Ｎ型領域５
と、エミッタとなる高濃度Ｎ型領域６との間に、ベース
電極２１が存在するようにしなければならない。
と、エミッタとなる高濃度Ｎ型領域６との間に、ベース
電極２１が存在するようにしなければならない。
【００２５】このような構造とすることにより、通常の
ＮＰＮトランジスタの形状を有しながら、ベース部分に
は、明らかに抵抗素子２３を接続した状態となってお
り、従来の静電保護ダイオードと同様の等価回路を有す
ることになる。すなわち、コレクタ電極側を正、ベース
及びエミッタ電極側を負とする高電圧パルスが印加され
ると、このトランジスタのベース・エミッタ間に抵抗が
接続した状態でのコレクタ・エミッタ間ブレークダウン
電圧ＢＶCER以上の電圧に達した時点で、このダイオー
ドは導電状態となり、印加電圧がクランプされる。
ＮＰＮトランジスタの形状を有しながら、ベース部分に
は、明らかに抵抗素子２３を接続した状態となってお
り、従来の静電保護ダイオードと同様の等価回路を有す
ることになる。すなわち、コレクタ電極側を正、ベース
及びエミッタ電極側を負とする高電圧パルスが印加され
ると、このトランジスタのベース・エミッタ間に抵抗が
接続した状態でのコレクタ・エミッタ間ブレークダウン
電圧ＢＶCER以上の電圧に達した時点で、このダイオー
ドは導電状態となり、印加電圧がクランプされる。
【００２６】逆に、ベース・エミッタ電極側が正、コレ
クタ電極側が負とする高電圧パルスが印加されると、ベ
ース電極２１直下のＰ型領域４とＮ型エピタキシャル層
３との間のＰＮ接合が順方向で導電状態となり、印加電
圧がクランプされる。
クタ電極側が負とする高電圧パルスが印加されると、ベ
ース電極２１直下のＰ型領域４とＮ型エピタキシャル層
３との間のＰＮ接合が順方向で導電状態となり、印加電
圧がクランプされる。
【００２７】（実施例２）図３は、本発明の実施例２を
示す平面図、図４は、図３のＢ−Ｂ’線断面図である。
示す平面図、図４は、図３のＢ−Ｂ’線断面図である。
【００２８】本実施例は、実施例１と同様の工程にて素
子の形成を行うが、本実施例においては、ＮＰＮトラン
ジスタのコレクタ領域となる高濃度Ｎ型領域５の周囲を
取り巻くようにＰ型領域４およびベース電極２１が形成
されている。
子の形成を行うが、本実施例においては、ＮＰＮトラン
ジスタのコレクタ領域となる高濃度Ｎ型領域５の周囲を
取り巻くようにＰ型領域４およびベース電極２１が形成
されている。
【００２９】このような構造とすることにより、ベース
電極２１側を正、コレクタ電極２０側を負とする高電圧
パルスが印加され、前記Ｐ型領域４とＮ型エピタキシャ
ル層３との間ＰＮ接合が順方向で導通状態となった際、
従来の構造あるいは本発明の実施例１の構造よりも、ベ
ース電極２１の開孔部１９へは均一に電流が流れるた
め、順方向の破壊強度は同一の面積の開孔部１９であっ
ても向上することになる。
電極２１側を正、コレクタ電極２０側を負とする高電圧
パルスが印加され、前記Ｐ型領域４とＮ型エピタキシャ
ル層３との間ＰＮ接合が順方向で導通状態となった際、
従来の構造あるいは本発明の実施例１の構造よりも、ベ
ース電極２１の開孔部１９へは均一に電流が流れるた
め、順方向の破壊強度は同一の面積の開孔部１９であっ
ても向上することになる。
【００３０】
【発明の効果】以上説明したように本発明は、ＮＰＮト
ランジスタのベース自身に抵抗素子を含むような構造と
したことにより、ベース電極の面積を削減することが可
能となり、従来よりも少ない面積により、静電保護ダイ
オードを実現し、高集積度の集積回路が得られるという
効果を有する。
ランジスタのベース自身に抵抗素子を含むような構造と
したことにより、ベース電極の面積を削減することが可
能となり、従来よりも少ない面積により、静電保護ダイ
オードを実現し、高集積度の集積回路が得られるという
効果を有する。
【図１】本発明の実施例１を示す平面図である。
【図２】図１のＡ−Ａ’線断面図である。
【図３】本発明の実施例２を示す平面図である。
【図４】図３のＢ−Ｂ’線断面図である。
【図５】従来の静電保護ダイオードを示す平面図であ
る。
る。
【図６】図５の等価回路図である。
１ Ｐ型基板 ２ 高濃度Ｎ型領域 ３ Ｎ型エピタキシャル層 ４ Ｐ型領域 ５，６ 高濃度Ｎ型領域 ７ トランジスタ ８，２１ ベース電極 ９ 拡散抵抗 １０ 抵抗端子 １１ 低抵抗配線 １２，２０ コレクタ電極 １３ ダイオード １４ カソード １５，２２ エミッタ電極 １６ アノード １７ Ｐ型絶縁領域 １８ 酸化膜 １９ 開孔部
Claims (2)
- 【請求項１】 一導電型半導体基板上に形成された第１
の導電型を有するコレクタ領域と、該コレクタ領域内に
形成された第２の導電型を有するベース領域と、該ベー
ス領域内に形成された前記コレクタ領域と同一の導電型
を有する高濃度エミッタを含み、各領域の電極取り出し
部が全て半導体表面上に設けられてなるトランジスタを
有し、 該トランジスタのベース領域の電極取り出し部は、前記
エミッタ領域と前記コレクタ領域の電極取り出し部の中
間に存在し、前記ベース領域において、エミッタ領域を
包含する部分からベース電極取り出し部への中間領域が
くびれ状の凹部を有する形状に形成されており、前記ベ
ース電極とエミッタ電極は、半導体表面上で低抵抗配線
で接続されており、 さらに前記ベース領域は、前記コレクタ領域の電極取り
出し部の周囲を取り囲んでいることを特徴とする半導体
集積回路。 - 【請求項２】 前記ベース電極と該ベース電極の開口部
とが、コレクタ電極の引き出し配線部を除いて、前記コ
レクタ領域の電極取り出し部の周囲を取り囲んでいるこ
とを特徴とする請求項１に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04152774A JP3128958B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04152774A JP3128958B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05326823A JPH05326823A (ja) | 1993-12-10 |
| JP3128958B2 true JP3128958B2 (ja) | 2001-01-29 |
Family
ID=15547858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04152774A Expired - Fee Related JP3128958B2 (ja) | 1992-05-20 | 1992-05-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128958B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101547309B1 (ko) | 2009-02-26 | 2015-08-26 | 삼성전자주식회사 | 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로 |
-
1992
- 1992-05-20 JP JP04152774A patent/JP3128958B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05326823A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100683100B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| KR100683099B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US4106048A (en) | Integrated circuit protection device comprising diode having large contact area in shunt with protected bipolar transistor | |
| JPH07312370A (ja) | 半導体装置 | |
| US4680608A (en) | Semiconductor device | |
| JPH049378B2 (ja) | ||
| JPH06104459A (ja) | 半導体装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JP3459532B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0888290A (ja) | 半導体装置およびその使用方法 | |
| JP2627330B2 (ja) | 電圧降下制御ダイオード | |
| JP2802459B2 (ja) | フォト・トライアック | |
| JPH08130317A (ja) | 抵抗性フィ−ルドプレ−トを備えた半導体装置 | |
| JP3193368B2 (ja) | 集積回路の入力端保護回路 | |
| JPS6327865B2 (ja) | ||
| JPS6060753A (ja) | 半導体装置 | |
| JP2001077314A (ja) | 半導体装置及びその製造方法 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| KR930005948B1 (ko) | 래터럴형 반도체장치 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPS6335112B2 (ja) | ||
| JPS586168A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |