JPS6335112B2 - - Google Patents
Info
- Publication number
- JPS6335112B2 JPS6335112B2 JP53049501A JP4950178A JPS6335112B2 JP S6335112 B2 JPS6335112 B2 JP S6335112B2 JP 53049501 A JP53049501 A JP 53049501A JP 4950178 A JP4950178 A JP 4950178A JP S6335112 B2 JPS6335112 B2 JP S6335112B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- anode electrode
- bipolar transistor
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特にシヨツトキーダイオ
ードに関するものである。
ードに関するものである。
従来の一体構造の半導体集積回路装置に於ける
低不純物濃度の半導体層と金属との整流性接合を
用いたいわゆるシヨツトキーダイオードはトラン
ジスタの飽和を押さえスピードを向上させるのに
利用される。しかしながら、シヨツトキーダイオ
ードにパルス状高電圧が接合に対し逆方向に印加
された場合に動作抵抗が増加したり、漏れ電流が
増加し、遂には破壊に至らしめることがある。こ
のような欠点に対する通常の対策として、ガード
リングを入れたり、別個に設けたPN接合ダイオ
ードを並列に接続したりしている。しかしこのよ
うな個別のPN接合ダイオードを並列に接続する
ことはペレツト上の素子占有面積を増大させるの
で、半導体集積回路用としては好しくない。
低不純物濃度の半導体層と金属との整流性接合を
用いたいわゆるシヨツトキーダイオードはトラン
ジスタの飽和を押さえスピードを向上させるのに
利用される。しかしながら、シヨツトキーダイオ
ードにパルス状高電圧が接合に対し逆方向に印加
された場合に動作抵抗が増加したり、漏れ電流が
増加し、遂には破壊に至らしめることがある。こ
のような欠点に対する通常の対策として、ガード
リングを入れたり、別個に設けたPN接合ダイオ
ードを並列に接続したりしている。しかしこのよ
うな個別のPN接合ダイオードを並列に接続する
ことはペレツト上の素子占有面積を増大させるの
で、半導体集積回路用としては好しくない。
この発明の目的は、素子占有面積が小さく、過
電圧印加に対して破壊しない、安定なシヨツトキ
ーダイオードを備えた半導体装置を提供すること
にある。
電圧印加に対して破壊しない、安定なシヨツトキ
ーダイオードを備えた半導体装置を提供すること
にある。
本発明では、一導電型半導体基板に互いに電気
的に分離して形成された複数の逆導電型の島領域
の１つにバイポーラトランジスタが形成され、他
の１つの島領域にシヨツトキーダイオードとPN
接合ツエナーダイオードとの並列接続回路が形成
された半導体装置であつて、前記並列接続回路は
島領域の中央表面に設けられた陽極電極と、該陽
極電極の外周に沿つて抵触するように形成された
一導電型高濃度領域と、該一導電型高濃度領域の
外側と抵触しかつ島領域にまで延在し前記陽極電
極を外側から取り囲むように形成された逆導電型
の高濃度領域と、該逆導電型の高濃度領域のみに
接続された陰極電極とを有し、前記一導電型の高
濃度領域は前記バイポーラトランジスタのベース
濃度と同じ濃度をもち、かつ前記逆導電型の高濃
度領域は前記バイポーラトランジスタのエミツタ
濃度と同じ濃度をもち、前記陰極電極および陽極
電極を前記バイポーラトランジスタのコレクタお
よびベースに夫々接続したことを特徴とする。こ
のような発明によれ通常は、例えば接合面積
25μm×55μmのシヨツトキーダイオードに於い
て、200pFの容量に電圧を印加して、破壊試験を
行うと順方向では200Vまで耐えるが、逆方向で
は100V付近から動作抵抗が変化し始め、160Vで
破壊に至るものが、素子占有面を殆んど増加させ
ることなく、順逆方向ともに200V以上の破壊試
験に耐えるシヨツトキーダイオードが得られる。
的に分離して形成された複数の逆導電型の島領域
の１つにバイポーラトランジスタが形成され、他
の１つの島領域にシヨツトキーダイオードとPN
接合ツエナーダイオードとの並列接続回路が形成
された半導体装置であつて、前記並列接続回路は
島領域の中央表面に設けられた陽極電極と、該陽
極電極の外周に沿つて抵触するように形成された
一導電型高濃度領域と、該一導電型高濃度領域の
外側と抵触しかつ島領域にまで延在し前記陽極電
極を外側から取り囲むように形成された逆導電型
の高濃度領域と、該逆導電型の高濃度領域のみに
接続された陰極電極とを有し、前記一導電型の高
濃度領域は前記バイポーラトランジスタのベース
濃度と同じ濃度をもち、かつ前記逆導電型の高濃
度領域は前記バイポーラトランジスタのエミツタ
濃度と同じ濃度をもち、前記陰極電極および陽極
電極を前記バイポーラトランジスタのコレクタお
よびベースに夫々接続したことを特徴とする。こ
のような発明によれ通常は、例えば接合面積
25μm×55μmのシヨツトキーダイオードに於い
て、200pFの容量に電圧を印加して、破壊試験を
行うと順方向では200Vまで耐えるが、逆方向で
は100V付近から動作抵抗が変化し始め、160Vで
破壊に至るものが、素子占有面を殆んど増加させ
ることなく、順逆方向ともに200V以上の破壊試
験に耐えるシヨツトキーダイオードが得られる。
次の図面を参照して説明する。第１図は従来の
シヨツトキーダイオードを示し、Ｐ型シリコン基
板１（比抵抗１〜40Ω―cm）上にＮ型の高不純物
濃度の埋込層２（層抵抗９〜30Ω／□）が形成さ
れ、この上にＮ型のエピタキシアル層３（比抵抗
0.5〜20Ω―cm）が形成されている。このエピタ
キシヤル層３はその上面より基板１に達するＰ型
の絶縁分離領域４によつて個別に分離された複数
の領域が形成されている。エピタキシヤル層３の
一つの領域にはＮ型の高不純物濃度の陰極引出し
領域６が形成され、その表面上の酸化膜５には陽
極と陰極の電極引出し用コンタクト窓９，１０が
夫々開孔されている。アルミ等の金属を表面に蒸
着し、選択的にエツチングして陰極と陽極になる
電極７，８を形成している。電極７と領域６との
接触は非整流性であり、電極８とエピタキシアル
層３との接触は整流性接合でいわゆるシヨツトキ
ー接合と呼ばれる接合を形成している。
シヨツトキーダイオードを示し、Ｐ型シリコン基
板１（比抵抗１〜40Ω―cm）上にＮ型の高不純物
濃度の埋込層２（層抵抗９〜30Ω／□）が形成さ
れ、この上にＮ型のエピタキシアル層３（比抵抗
0.5〜20Ω―cm）が形成されている。このエピタ
キシヤル層３はその上面より基板１に達するＰ型
の絶縁分離領域４によつて個別に分離された複数
の領域が形成されている。エピタキシヤル層３の
一つの領域にはＮ型の高不純物濃度の陰極引出し
領域６が形成され、その表面上の酸化膜５には陽
極と陰極の電極引出し用コンタクト窓９，１０が
夫々開孔されている。アルミ等の金属を表面に蒸
着し、選択的にエツチングして陰極と陽極になる
電極７，８を形成している。電極７と領域６との
接触は非整流性であり、電極８とエピタキシアル
層３との接触は整流性接合でいわゆるシヨツトキ
ー接合と呼ばれる接合を形成している。
この構造に於いて電極８に負，電極７に正、又
は同じく電極８に負，Ｐ型基板１に正の放電パル
ス電圧（容量200pF）を印加すると100〜150V以
下の電圧で、シヨツトキー接合の特性変化もしく
は接合が破壊される。この程度の逆方向耐電圧強
度では通常の組立ライン途中で発生する静電気に
よる破壊をさけることが出来ない。
は同じく電極８に負，Ｐ型基板１に正の放電パル
ス電圧（容量200pF）を印加すると100〜150V以
下の電圧で、シヨツトキー接合の特性変化もしく
は接合が破壊される。この程度の逆方向耐電圧強
度では通常の組立ライン途中で発生する静電気に
よる破壊をさけることが出来ない。
第２図は本発明の参実施例を示すもので、前記
のような逆方向耐電圧強度を改善するために逆方
向降伏電圧が６〜8VのPN接合ダイオードを第３
図に等価回路を示すように接続したものである。
比抵抗１〜40Ω―cmのＰ型シリコン基板２１に層
抵抗９〜30Ω／□のＮ型高不純物濃度の埋込層２
２を形成した後、比抵抗0.5〜20Ω―cmのＮ極エ
ピタキシヤル層２３を形成する。Ｐ型不純物をエ
ピタキシヤル層２３を貫通するように拡散して、
Ｐ型絶縁分離領域４によつてエピタキシヤル層を
互いに電気的に分離された複数の領域を形成す
る。次にシヨツトキー接合の周囲に漏れ電流を防
止するために、いわゆるガードリングと称する高
不純物濃度のＰ型拡散領域３１を形成し（これは
本発明を半導体集積回路等に適用する場合には通
常のバイポーラトランジスタのベース領域と同時
に形成できる。層抵抗はρs＝100〜300Ω／□であ
る。）次にこの領域３１の外側の部分とＮ型エピ
タキシヤル層３３との双方に接触するように、高
不純物濃度のＮ型拡散領域２６を形成し（これは
前記と同様に通常のバイポーラトランジスタのエ
ミツタ領域と同時に形成できる。層抵抗はρs＝２
〜10Ω／□である。）しかる後表面上の二酸化シ
リコン膜２５に陰極，陽極の電極引出し用コンタ
クト窓２９，３０を夫々設け、蒸着アルミニウム
を選択エツチングして電極２７，２８を形成した
ものである。電極２７は領域２６と非整流接合を
成し、電極２８は、エピタキシアル層２３とシヨ
ツトキー接合を成し、且つＰ型領域３１とは非整
流性接合を成している。その結果第３図の様な等
価回路で示すことが出来る。すなわち、陰極リー
ド１４と陽極リード１５との間にシヨツトキーダ
イオード１２とPN接合ダイオード１３とが並列
接続されている。PN接合ダイオード１３はこの
場合NPNトランジスタのエミツターベース接合
と同じ特性を示し逆方向降伏電圧は６〜8Vであ
る。従つてこの降伏電圧はシヨツトキーダイオー
ド１２の60〜200Vに比べて小さく、シヨツトキ
ーダイオードより先にPN接合ダイオードが導通
しシヨツトキー接合を破壊から保護することが出
来る。
のような逆方向耐電圧強度を改善するために逆方
向降伏電圧が６〜8VのPN接合ダイオードを第３
図に等価回路を示すように接続したものである。
比抵抗１〜40Ω―cmのＰ型シリコン基板２１に層
抵抗９〜30Ω／□のＮ型高不純物濃度の埋込層２
２を形成した後、比抵抗0.5〜20Ω―cmのＮ極エ
ピタキシヤル層２３を形成する。Ｐ型不純物をエ
ピタキシヤル層２３を貫通するように拡散して、
Ｐ型絶縁分離領域４によつてエピタキシヤル層を
互いに電気的に分離された複数の領域を形成す
る。次にシヨツトキー接合の周囲に漏れ電流を防
止するために、いわゆるガードリングと称する高
不純物濃度のＰ型拡散領域３１を形成し（これは
本発明を半導体集積回路等に適用する場合には通
常のバイポーラトランジスタのベース領域と同時
に形成できる。層抵抗はρs＝100〜300Ω／□であ
る。）次にこの領域３１の外側の部分とＮ型エピ
タキシヤル層３３との双方に接触するように、高
不純物濃度のＮ型拡散領域２６を形成し（これは
前記と同様に通常のバイポーラトランジスタのエ
ミツタ領域と同時に形成できる。層抵抗はρs＝２
〜10Ω／□である。）しかる後表面上の二酸化シ
リコン膜２５に陰極，陽極の電極引出し用コンタ
クト窓２９，３０を夫々設け、蒸着アルミニウム
を選択エツチングして電極２７，２８を形成した
ものである。電極２７は領域２６と非整流接合を
成し、電極２８は、エピタキシアル層２３とシヨ
ツトキー接合を成し、且つＰ型領域３１とは非整
流性接合を成している。その結果第３図の様な等
価回路で示すことが出来る。すなわち、陰極リー
ド１４と陽極リード１５との間にシヨツトキーダ
イオード１２とPN接合ダイオード１３とが並列
接続されている。PN接合ダイオード１３はこの
場合NPNトランジスタのエミツターベース接合
と同じ特性を示し逆方向降伏電圧は６〜8Vであ
る。従つてこの降伏電圧はシヨツトキーダイオー
ド１２の60〜200Vに比べて小さく、シヨツトキ
ーダイオードより先にPN接合ダイオードが導通
しシヨツトキー接合を破壊から保護することが出
来る。
電極８に負，Ｐ型シリコン基板１に正の電圧パ
ルスを印加した場合にも基板２１→エピタキシヤ
ル層２３→Ｎ型高濃度領域２６→Ｐ型領域３１→
電極２８の通路が先に導通し、シヨツトキー接合
を保護することが出来る。
ルスを印加した場合にも基板２１→エピタキシヤ
ル層２３→Ｎ型高濃度領域２６→Ｐ型領域３１→
電極２８の通路が先に導通し、シヨツトキー接合
を保護することが出来る。
第４図はトランジスタに適用した本発明一実施
例の等価回路を示した図である。１６，１７，１
８はそれぞれNPNトランジスタ１９もしくはト
ランジスタ等価物のコレクタ，ベース，エミツタ
である。このトランジスタ１９のコレクタ―ベー
ス間には第２図で実現されるシヨツトキーダイオ
ード１２とPN接合ダイオード１３との並列接続
が接続されている。
例の等価回路を示した図である。１６，１７，１
８はそれぞれNPNトランジスタ１９もしくはト
ランジスタ等価物のコレクタ，ベース，エミツタ
である。このトランジスタ１９のコレクタ―ベー
ス間には第２図で実現されるシヨツトキーダイオ
ード１２とPN接合ダイオード１３との並列接続
が接続されている。
従来このようなダイオードのない場合には、ト
ランジスタが飽和して、即ちコレクタ―ベース接
合が順方向となり、ベースから少数キヤリアの注
入があり、キヤリアの蓄積の為にスイツチングス
ピードが落ちることは周知の通りである。これを
防ぐために、コレクタ―ベースの間にシヨツトキ
ーダイオードのみを並列に接続する方法がとられ
ていた。コレクタ―ベース間とシヨツトキーダイ
オードの逆耐圧を比較すると、シヨツトキーダイ
オードの方が低く、パルス状高電圧に対しても弱
い。この点本発明の一実施例によればシヨツトキ
ーダイオードと並列に、さらに逆耐圧６〜7Vの
PN接合ツエナーダイオード１３を並列に接続し
ており、これによりコレクターベースの耐圧はツ
エナーダイオード１３の耐圧で決つてしまうがコ
レクタ側に高電圧が印加された場合に、電流はツ
エナーダイオード側にほとんど流れシヨツトキー
ダイオードを保護することが出来る。
ランジスタが飽和して、即ちコレクタ―ベース接
合が順方向となり、ベースから少数キヤリアの注
入があり、キヤリアの蓄積の為にスイツチングス
ピードが落ちることは周知の通りである。これを
防ぐために、コレクタ―ベースの間にシヨツトキ
ーダイオードのみを並列に接続する方法がとられ
ていた。コレクタ―ベース間とシヨツトキーダイ
オードの逆耐圧を比較すると、シヨツトキーダイ
オードの方が低く、パルス状高電圧に対しても弱
い。この点本発明の一実施例によればシヨツトキ
ーダイオードと並列に、さらに逆耐圧６〜7Vの
PN接合ツエナーダイオード１３を並列に接続し
ており、これによりコレクターベースの耐圧はツ
エナーダイオード１３の耐圧で決つてしまうがコ
レクタ側に高電圧が印加された場合に、電流はツ
エナーダイオード側にほとんど流れシヨツトキー
ダイオードを保護することが出来る。
以上説明したように、本発明によれば、シヨツ
トキーダイオードの保護のためのPN接合ダイオ
ードを余分な面積を殆んど必要とせず、並列に挿
入することが出来、外来の高電圧パルスに対して
非常に安定なシヨツトキーダイオードを備えた半
導体装置を得ることが出来る。以上の説明はＰ型
基板について行なつたがＮ型基板についても本発
明を適用し得ることはいうまでもないことであ
る。
トキーダイオードの保護のためのPN接合ダイオ
ードを余分な面積を殆んど必要とせず、並列に挿
入することが出来、外来の高電圧パルスに対して
非常に安定なシヨツトキーダイオードを備えた半
導体装置を得ることが出来る。以上の説明はＰ型
基板について行なつたがＮ型基板についても本発
明を適用し得ることはいうまでもないことであ
る。
第１図は従来のシヨツトキーダイオードを示す
概略断面図、第２図は本発明の参実施例によるシ
ヨツトキーダイオードの概略断面図である。第３
図は本発明によるシヨツトキーダイオードの等価
回路図である。第４図は本発明の一実施例による
等価回路図である。 １，２１……Ｐ型シリコン基板、２，２２……
Ｎ型高不純物濃度埋込領域、３，２３……Ｎ型エ
ピタキシアル層、４，２４……Ｐ型絶縁分離領
域、５，２５……酸化シリコン膜、６，２６……
Ｎ型高不純物濃度拡散領域、７，２７……陰電極
端子、８，２８……陽電極端子、９，２９……陰
電極コンタクト窓、１０，３０……陽電極コンタ
クト窓、１１，３１……Ｐ型高不純物濃度拡散領
域（ガードリング）、１２……シヨツトキーダイ
オード、１３……PN接合ダイオード（低逆方向
降伏電圧）、１４……陰極リード、１５……陽極
リード、１６……コレクタ端子、１７……ベース
端子、１８……エミツタ端子。
概略断面図、第２図は本発明の参実施例によるシ
ヨツトキーダイオードの概略断面図である。第３
図は本発明によるシヨツトキーダイオードの等価
回路図である。第４図は本発明の一実施例による
等価回路図である。 １，２１……Ｐ型シリコン基板、２，２２……
Ｎ型高不純物濃度埋込領域、３，２３……Ｎ型エ
ピタキシアル層、４，２４……Ｐ型絶縁分離領
域、５，２５……酸化シリコン膜、６，２６……
Ｎ型高不純物濃度拡散領域、７，２７……陰電極
端子、８，２８……陽電極端子、９，２９……陰
電極コンタクト窓、１０，３０……陽電極コンタ
クト窓、１１，３１……Ｐ型高不純物濃度拡散領
域（ガードリング）、１２……シヨツトキーダイ
オード、１３……PN接合ダイオード（低逆方向
降伏電圧）、１４……陰極リード、１５……陽極
リード、１６……コレクタ端子、１７……ベース
端子、１８……エミツタ端子。
Claims (1)
- １ 一導電型半導体基板に互いに電気的に分離し
て形成された複数の逆導電型の島領域の１つにバ
イポーラトランジスタが形成され、他の１つの島
領域にシヨツトキーダイオードとPN接合ツエナ
ーダイオードとの並列接続回路が形成された半導
体装置であつて、前記並列接続回路は島領域の中
央表面に設けられた陽極電極と、該陽極電極の外
周に沿つて抵触するように形成された一導電型高
濃度領域と、該一導電型高濃度領域の外側と抵触
しかつ島領域にまで延在し前記陽極電極を外側か
ら取り囲むように形成された逆導電型の高濃度領
域と、該逆導電型の高濃度領域のみに接続された
陰極電極とを有し、前記一導電型の高濃度領域は
前記バイポーラトランジスタのベース濃度と同じ
濃度をもち、かつ前記逆導電型の高濃度領域は前
記バイポーラトランジスタのエミツタ濃度と同じ
濃度をもち、前記陰極電極および陽極電極を前記
バイポーラトランジスタのコレクタおよびベース
に夫々接続したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4950178A JPS54141578A (en) | 1978-04-25 | 1978-04-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4950178A JPS54141578A (en) | 1978-04-25 | 1978-04-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54141578A JPS54141578A (en) | 1979-11-02 |
| JPS6335112B2 true JPS6335112B2 (ja) | 1988-07-13 |
Family
ID=12832882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4950178A Granted JPS54141578A (en) | 1978-04-25 | 1978-04-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54141578A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61166164A (ja) * | 1985-01-18 | 1986-07-26 | Sanyo Electric Co Ltd | シヨツトキバリア半導体装置 |
| JPH01305564A (ja) * | 1988-06-03 | 1989-12-08 | Nippon Inter Electronics Corp | 半導体集積回路 |
| JP2023183979A (ja) * | 2022-06-17 | 2023-12-28 | 新電元工業株式会社 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823334U (ja) * | 1971-07-27 | 1973-03-16 |
-
1978
- 1978-04-25 JP JP4950178A patent/JPS54141578A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4823334U (ja) * | 1971-07-27 | 1973-03-16 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54141578A (en) | 1979-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2671886B2 (ja) | 電力集積回路 | |
| JP3851001B2 (ja) | 静電気保護回路 | |
| US7019338B1 (en) | Subscriber interface protection circuit | |
| US20050062110A1 (en) | Semiconductor over-voltage protection structure for integrated circuit and for diode | |
| JPS6358380B2 (ja) | ||
| USRE35854E (en) | Programmable protection circuit and its monolithic manufacturing | |
| US9455253B2 (en) | Bidirectional switch | |
| US5181083A (en) | Pin diode with a low peak-on effect | |
| US4509089A (en) | Two-pole overcurrent protection device | |
| JPH03224263A (ja) | Ｃｍｏｓ集積回路の静電放電保護構造 | |
| JPH0666402B2 (ja) | 半導体集積回路装置の入力保護回路 | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| JP2000294778A (ja) | 半導体装置 | |
| US5684322A (en) | Sensitive protection component for a subscriber line interface circuit | |
| JPS6335112B2 (ja) | ||
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH1117198A (ja) | 集積ｍｏｓパワー・トランジスタを含むコンポーネントのロジック・ウエルの保護 | |
| CN217306512U (zh) | 瞬态电压抑制保护器件 | |
| JPH0766957B2 (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| KR0169360B1 (ko) | 반도체 장치의 보호 소자 | |
| JP3963751B2 (ja) | サイリスタ | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPH06104456A (ja) | ブレークオーバダイオード | |
| JPS58186959A (ja) | 半導体装置 |