JP2023183979A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023183979A
JP2023183979A JP2022097839A JP2022097839A JP2023183979A JP 2023183979 A JP2023183979 A JP 2023183979A JP 2022097839 A JP2022097839 A JP 2022097839A JP 2022097839 A JP2022097839 A JP 2022097839A JP 2023183979 A JP2023183979 A JP 2023183979A
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
semiconductor device
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022097839A
Other languages
English (en)
Inventor
秀幸 中村
Hideyuki Nakamura
翔 安部
Sho Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2022097839A priority Critical patent/JP2023183979A/ja
Priority to TW112118200A priority patent/TW202401827A/zh
Priority to PCT/JP2023/021390 priority patent/WO2023243537A1/ja
Priority to NL2035068A priority patent/NL2035068A/en
Publication of JP2023183979A publication Critical patent/JP2023183979A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】従来の半導体装置よりも破壊耐量を高くすることが可能な半導体装置を提供する。【解決手段】半導体基体１０と、第１電極２０と、絶縁層３０とを備え、半導体基体１０は、第１導電型（ｎ型）の第１半導体領域１２と、第１電極２０及び絶縁層３０と接する位置に形成されている第２導電型（ｐ型）の第２半導体領域１６と、平面的に見て第２半導体領域１６を囲むように第２半導体領域１６と接して形成されている第１導電型（ｎ型）の第３半導体領域１８とを有する半導体装置１。半導体装置１においては、第２半導体領域１６の不純物総和をＳ１とし、第３半導体領域１８の不純物総和をＳ２とするとき、Ｓ１＜Ｓ２の関係を満たし、第２半導体領域１６と第３半導体領域１８との組み合わせがツェナーダイオードの機能を有する。【選択図】図１

Description

本発明は、半導体装置に関する。
従来、耐圧を高くすることを目的として、いわゆるガードリングが形成された半導体装置が知られている（例えば、特許文献１参照。）。
図４は、従来の半導体装置９００を説明するために示す図である。図４（ａ）は半導体装置９００の平面図であり、図４（ｂ）は図４（ａ）のＡ－Ａ断面図である。図４（ｂ）は半導体装置９００におけるコーナー部Ｃの断面図であるともいえる。図４（ａ）においては、平面的に見た第１半導体領域９１２及びガードリング９１６の形状を表示するため、半導体基体９１０の第１主面に配置されている第１電極９２０、絶縁層９３０及びフィールドプレート９４０については図示していない。
従来の半導体装置９００は、図４に示すように、半導体基体９１０と、半導体基体９１０の第１主面に配置されている第１電極９２０と、平面的に見て第１電極９２０を囲むように第１主面に配置されている絶縁層９３０と、第１電極９２０と接続されており絶縁層９３０上に配置されているフィールドプレート９４０と、第１主面とは反対側の第２主面に配置されている第２電極９５０とを備える。半導体基体９１０は、ｎ型の第１半導体領域９１２（ｎ－型半導体領域９１３及びｎ＋＋型半導体領域９１４）と、ｐ型のガードリング９１６と、ガードリング９１６と離隔して外端側に配置されているｎ＋型のチャネルストッパー９１８とを有する。なお、従来の半導体装置９００においては、平面的に見たときにガードリング９１６のコーナー部Ｃの外縁を円弧状にすることが一般的に行われている（図４（ａ）参照。）。
特開平５－７５１００号公報
従来の半導体装置９００には、逆バイアス時においてコンタクト縁Ｅ（半導体基体９１０における第１電極９２０と絶縁層９３０との境界近辺の場所）が破壊されやすい傾向があり、破壊耐量を高くすることが難しいという問題があった。
そこで、本発明は上記の問題を解決するためになされたものであり、従来の半導体装置よりも破壊耐量を高くすることが可能な半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体基体と、前記半導体基体の第１主面に配置されている第１電極と、平面的に見て前記第１電極を囲むように前記第１主面に配置されている絶縁層とを備え、前記半導体基体は、第１導電型の第１半導体領域と、前記第１電極及び前記絶縁層と接する位置に形成されている第２導電型の第２半導体領域と、平面的に見て前記第２半導体領域を囲むように前記第２半導体領域と接して形成されている第１導電型の第３半導体領域とを有し、前記第２半導体領域の不純物総和をＳ１とし、前記第３半導体領域の不純物総和をＳ２とするとき、Ｓ１＜Ｓ２の関係を満たし、前記第２半導体領域と前記第３半導体領域との組み合わせがツェナーダイオードの機能を有することを特徴とする。
本発明の半導体装置によれば、半導体基体は、平面的に見て第２半導体領域を囲むように第２半導体領域と接して形成されている第１導電型の第３半導体領域を有し、第２半導体領域の不純物総和をＳ１とし、第３半導体領域の不純物総和をＳ２とするとき、Ｓ１＜Ｓ２の関係を満たし、第２半導体領域と第３半導体領域との組み合わせがツェナーダイオードの機能を有するため、逆バイアス時においてコンタクト縁付近よりも第２半導体領域と第３半導体領域との間の電界強度を高くし、コンタクト縁付近が破壊される前に第２半導体領域と第３半導体領域との間にアバランシェ降伏を発生させることが可能となる。その結果、本発明の半導体装置は、従来の半導体装置よりも破壊耐量を高くすることが可能な半導体装置となる。
実施形態１に係る半導体装置１を説明するために示す図である。 実施形態２に係る半導体装置２を説明するために示す図である。 半導体装置のコーナー部における空乏層の伸び方を説明するために示す図である。 従来の半導体装置９００を説明するために示す図である。
以下、本発明の半導体装置について、図に示す各実施形態に基づいて説明する。なお、以下に説明する各実施形態は、特許請求の範囲に係る発明を限定するものではない。また、各実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。
［実施形態１］
図１は、実施形態１に係る半導体装置１を説明するために示す図である。図１（ａ）は半導体装置１の平面図であり、図１（ｂ）は図１（ａ）のＡ１－Ａ１断面図である。図１（ｂ）は半導体装置１におけるコーナー部Ｃ１の断面図であるともいえる。図１（ａ）においては、平面的に見た第１半導体領域１２、第２半導体領域１６及び第３半導体領域１８の形状を表示するため、半導体基体１０の第１主面に配置されている第１電極２０、絶縁層３０及びフィールドプレート４０については図示していない。
実施形態１に係る半導体装置１は、図１に示すように、半導体基体１０と、半導体基体１０の第１主面に配置されている第１電極２０と、平面的に見て第１電極２０を囲むように第１主面に配置されている絶縁層３０と、第１電極２０と接続されており絶縁層３０上に配置されているフィールドプレート４０と、半導体基体１０の第１主面とは反対側の第２主面に配置されている第２電極５０とを備える。なお、図１に示す半導体装置１は、上記以外の構成要素をさらに備えていてもよい。半導体装置１はショットキーバリアダイオードである。
半導体基体１０は、第１導電型（実施形態１においてはｎ型）の第１半導体領域１２と、第２導電型（実施形態１においてはｐ型）の第２半導体領域１６と、第１導電型（実施形態１においてはｎ型）の第３半導体領域１８とを有する。なお、第３半導体領域１８の不純物濃度は後述するｎ－型半導体領域１３よりも高くｎ＋＋型半導体領域１４よりも低いことから、図１においては第３半導体領域１８について「ｎ＋」と表示している。半導体装置１においては、第２半導体領域１６はガードリング、第３半導体領域１８はチャネルストッパーであるともいえる。
第１半導体領域１２は、第１主面側に配置されているｎ－型半導体領域１３及び第２主面側に配置されているｎ＋＋型半導体領域１４を有する。ｎ－型半導体領域１３のウェーハ比抵抗は、例えば、０．６～２５Ω・ｃｍとすることができる。また、ｎ－型半導体領域１３の厚さは、例えば、４～６５μｍとすることができる。ｎ＋＋型半導体領域１４の表面不純物濃度は、例えば、１×１０２０ｍ－３以上とすることができる。また、ｎ＋＋型半導体領域１４の厚さは、例えば、１００～４００μｍとすることができる。
第２半導体領域１６は、第１電極２０及び絶縁層３０と接する位置に形成されている。半導体装置１においては、平面的に見たときに、第２半導体領域１６のコーナー部Ｃ１（図１（ａ）においては紙面右上の１つにのみ符号を表示）の外縁が円弧状の形状になっている。第２半導体領域１６の不純物総和は、例えば、３×１０１２～８×１０１２ｃｍ－２とすることができる。また、第２半導体領域１６の深さは、例えば、０．４～４．０μｍとすることができる。
本明細書における「不純物総和」とは、表面から深さ方向に濃度分布を積分した値のことをいう。なお、不純物総和はドーズ量（不純物を打ち込んだ量）とも関連する値であるが、耐圧とドーズ量との間には必ずしも適切な相関関係が得られない場合がある。これは、熱処理等により不純物量が変化しうることに起因する。
第３半導体領域１８は、平面的に見て第２半導体領域１６を囲むように第２半導体領域１６と接して形成されている。第３半導体領域１８は、平面的に見て半導体装置１の端部まで形成されている。また、第３半導体領域１８は、第１主面から第２半導体領域１６の最深部よりも深くまで形成されている。第３半導体領域１８の不純物総和は、例えば、３×１０１２～１×１０１５ｃｍ－２とすることができる。また、第３半導体領域１８の深さは、例えば、０．５～５．０μｍとすることができる。
なお、半導体装置１においては、第２半導体領域１６の不純物総和をＳ１とし、第３半導体領域１８の不純物総和をＳ２とするとき、Ｓ１＜Ｓ２の関係を満たす。半導体装置１においては、０．１５＜（Ｓ１／Ｓ２）＜１の関係を満たすことが好ましい。半導体装置１においては、第２半導体領域１６と第３半導体領域１８との組み合わせがツェナーダイオードの機能を有する。
本明細書における「ツェナーダイオード」とは、ｐｎ接合面においてツェナー降伏のみが発生するもののみを含むものではなく、条件によってアバランシェ降伏が発生するものも含む。
以下、実施形態１に係る半導体装置１の効果について説明する。
実施形態１に係る半導体装置１によれば、半導体基体１０は、第１導電型の第１半導体領域１２と、第１電極２０及び絶縁層３０と接する位置に形成されている第２導電型の第２半導体領域１６と、平面的に見て第２半導体領域１６を囲むように第２半導体領域１６と接して形成されている第１導電型の第３半導体領域１８とを有し、第２半導体領域１６の不純物総和をＳ１とし、第３半導体領域１８の不純物総和をＳ２とするとき、Ｓ１＜Ｓ２の関係を満たし、第２半導体領域１６と第３半導体領域１８との組み合わせがツェナーダイオードの機能を有するため、逆バイアス時においてコンタクト縁Ｅ１付近よりも第２半導体領域１６と第３半導体領域１８との間の電界強度を高くし、コンタクト縁Ｅ１が破壊される前に第２半導体領域１６と第３半導体領域１８との間にアバランシェ降伏を発生させることが可能となる。その結果、実施形態１に係る半導体装置１は、従来の半導体装置よりも破壊耐量を高くすることが可能な半導体装置となる。
また、実施形態１に係る半導体装置１によれば、第３半導体領域１８は、第１主面から第２半導体領域１６の最深部よりも深くまで形成されているため、第２半導体領域１６と第３半導体領域１８との接触を十分に確保することが可能となる。
また、実施形態１に係る半導体装置１によれば、０．１５＜（Ｓ１／Ｓ２）＜１の関係を満たすため、第２半導体領域１６の不純物総和Ｓ１の第３半導体領域１８の不純物総和Ｓ２に対する比率をある程度大きくすることで、第２半導体領域１６中の不純物が少なすぎることに起因する耐圧低下を抑制することが可能となる。
また、実施形態１に係る半導体装置１は、従来よりも破壊耐量を高くすることが可能なショットキーバリアダイオードとなる。
［実施形態２］
図２は、実施形態２に係る半導体装置２を説明するために示す図である。図２（ａ）は半導体装置２の平面図であり、図２（ｂ）は図２（ａ）のＡ２－Ａ２断面図である。図２（ｂ）は半導体装置２におけるコーナー部Ｃ２の断面図であるともいえる。図２（ａ）においても、平面的に見た第１半導体領域１２ａ、第２半導体領域１６ａ及び第３半導体領域１８ａの形状を表示するため、半導体基体１０ａの第１主面に配置されている第１電極２０ａ、絶縁層３０ａ及びフィールドプレート４０ａについては図示していない。
実施形態２に係る半導体装置２は、基本的には実施形態１に係る半導体装置１と同様の構成を有するが、平面的に見たときの第２半導体領域の外縁の形状が実施形態１に係る半導体装置１の場合とは異なる。実施形態２に係る半導体装置２においては、平面的に見たとき、第２半導体領域１６ａの外縁が矩形形状（正方形）からなる。つまり、平面的に見たとき、第２半導体領域１６ａのコーナー部Ｃ２の外縁は角ばった形状となっている。
ここで、第２半導体領域１６ａの外縁を矩形形状とすることにより発生する現象について、図３を用いて説明する。図３は、半導体装置のコーナー部における空乏層の伸び方を説明するために示す図である。図３（ａ）は従来の半導体装置９００のコーナー部Ｃを示す平面図であり、図３（ｂ）は実施形態２に係る半導体装置２のコーナー部Ｃ２を示す下平面図である。図２（ａ）及び図４（ａ）の場合と同様に、図３においても半導体基体の第１主面に配置されている第１電極、絶縁層及びフィールドプレートについては図示していない。
まず、従来の半導体装置９００においては、図３（ａ）に示すように、平面的に見たときに、ガードリング９１６のコーナー部Ｃの外縁が円弧状の形状からなる。また、ガードリング９１６の外縁はガードリング９１６よりも不純物濃度が低いｎ－型半導体領域９１３と接している。このため、逆バイアス時において、空乏層はガードリング９１６の外縁境界からｎ－型半導体領域９１３側（外側）に伸びやすい（図３（ａ）の破線Ｄ１参照。）。このとき、チャージバランスの関係上、円弧の４５°に相当する点（図３（ａ）の点Ｐ１参照。）において空乏層の広がりが狭くなりやすい（図３（ａ）の両矢印参照。）。このため、従来の半導体装置９００においては、この点付近において電界強度が集中しやすかった。
一方、実施形態２に係る半導体装置２においては、図３（ｂ）に示すように、平面的に見たときに、第２半導体領域１６ａ（ガードリング）の外縁が矩形形状からなる。また、第２半導体領域１６ａの外縁は第２半導体領域１６ａよりも不純物総和が大きい（通常、不純物濃度も高い）第３半導体領域１８ａと接している。このため、逆バイアス時において空乏層は第２半導体領域１６ａの外縁境界から第２半導体領域１６ａ側（内側）に伸びやすい（図３（ｂ）の破線Ｄ２参照。）。この浅い接合の場合には、界面のチャージバランスの関係上、第２半導体領域１６ａの頂点（４５°に相当する部分。図３（ｂ）の点Ｐ２参照。）において空乏層の広がりが広くなりやすい（図３（ｂ）の両矢印参照。）。このため、実施形態２に係る半導体装置２においては、この点付近における電界強度を緩和することが可能となる。
なお、実施形態１に係る半導体装置１では、第２半導体領域１６のコーナー部Ｃ１の外縁が円弧状の形状になっているが、従来の半導体装置９００の場合とは異なり、第２半導体領域１６の外縁は第２半導体領域１６ａよりも不純物総和が大きい第３半導体領域１８と接している。この場合、空乏層は第２半導体領域１６の外縁境界から第２半導体領域１６側（内側）に伸びやすくなることから、従来の半導体装置９００の場合とは異なり、円弧の４５°に相当する点でも空乏層の広がりは阻害されない。
なお、半導体装置２においては、第１半導体領域１２ａ（ｎ－型半導体領域１３ａ）の外縁（ｎ－型半導体領域１３ａ及び第２半導体領域１６ａの境界）も矩形形状からなる。また、第２半導体領域１６ａの外縁とは第２半導体領域１６ａ及び第３半導体領域１８ａの境界であるため、第３半導体領域１８ａの内縁も第２半導体領域１６ａに対応する形状となっている。平面視したときの図示は省略するが、第１主面に配置されている第１電極２０ａ、絶縁層３０ａ及びフィールドプレート４０ａについても第２半導体領域１６ａに対応する形状（平面視したときに外縁が矩形形状からなる形状）となっている。
実施形態２に係る半導体装置２は、平面的に見たときの第２半導体領域の外縁の形状が実施形態１に係る半導体装置１の場合とは異なるが、半導体装置２によれば、半導体基体１０ａは、第１導電型の第１半導体領域１２ａと、第１電極２０ａ及び絶縁層３０ａと接する位置に形成されている第２導電型の第２半導体領域１６ａと、平面的に見て第２半導体領域１６ａを囲むように第２半導体領域１６ａと接して形成されている第１導電型の第３半導体領域１８ａとを有し、第２半導体領域１６ａの不純物総和をＳ１とし、第３半導体領域１８ａの不純物総和をＳ２とするとき、Ｓ１＜Ｓ２の関係を満たし、第２半導体領域１６ａと第３半導体領域１８ａとの組み合わせがツェナーダイオードの機能を有するため、逆バイアス時においてコンタクト縁Ｅ２付近よりも第２半導体領域１６ａと第３半導体領域１８ａとの間の電界強度を高くし、コンタクト縁Ｅ２が破壊される前に第２半導体領域１６ａと第３半導体領域１８ａとの間にアバランシェ降伏を発生させることが可能となる。その結果、実施形態２に係る半導体装置２は、実施形態１に係る半導体装置１と同様に、従来の半導体装置よりも破壊耐量を高くすることが可能な半導体装置となる。
また、実施形態２に係る半導体装置２によれば、平面的に見たとき、第２半導体領域１６ａの外縁は、矩形形状（正方形）からなるため、逆バイアス時において第２半導体領域１６ａのコーナー部から空乏層を伸びやすくし、第２半導体領域１６ａの頂点（４５°に相当する部分）における電界強度を緩和することが可能となる。その結果、実施形態２に係る半導体装置２では第２半導体領域１６ａの外縁のコーナー部Ｃ２よりも辺部においてアバランシェ降伏を発生させやすくすることが可能となり、破壊耐量を一層高くすることが可能となる。
なお、実施形態２に係る半導体装置２は、上記以外の実施形態１に係る半導体装置１が有する効果も有する。
以上、本発明を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
（１）上記各実施形態（以下の各変形例も含む。以下同じ。）において記載した位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
（２）上記各実施形態に係る半導体装置１，２はショットキーバリアダイオードであったが、本発明はこれに限定されるものではない。ショットキーバリアダイオード以外のダイオード、トランジスタやサイリスタにも本発明を適用することが可能である。また、上記各実施形態においては、第１導電型をｎ型とし、第２導電型をｐ型としたが、半導体装置の種類によっては第１導電型をｐ型とし、第２導電型をｎ型とすることもできる。
（３）上記実施形態２に係る半導体装置２においては、平面的に見たとき、第２半導体領域１６ａの外縁が正方形からなるものとしたが、本発明はこれに限定されるものではない。第２半導体領域の外縁は長方形であってもよい。
１，２…半導体装置、１０，１０ａ…半導体基体、１２，１２ａ…第１半導体領域、１３，１３ａ…ｎ－型半導体領域、１４…ｎ＋型半導体領域、１６，１６ａ…第２半導体領域、１８，１８ａ…第３半導体領域、２０，２０ａ…第１電極、３０，３０ａ…絶縁層、４０，４０ａ…フィールドプレート、５０…第２電極、Ｃ１，Ｃ２…コーナー部、Ｅ１，Ｅ２…コンタクト縁

Claims (5)

  1. 半導体基体と、
    前記半導体基体の第１主面に配置されている第１電極と、
    平面的に見て前記第１電極を囲むように前記第１主面に配置されている絶縁層とを備え、
    前記半導体基体は、第１導電型の第１半導体領域と、前記第１電極及び前記絶縁層と接する位置に形成されている第２導電型の第２半導体領域と、平面的に見て前記第２半導体領域を囲むように前記第２半導体領域と接して形成されている第１導電型の第３半導体領域とを有し、
    前記第２半導体領域の不純物総和をＳ１とし、前記第３半導体領域の不純物総和をＳ２とするとき、Ｓ１＜Ｓ２の関係を満たし、
    前記第２半導体領域と前記第３半導体領域との組み合わせがツェナーダイオードの機能を有することを特徴とする半導体装置。
  2. 前記第３半導体領域は、前記第１主面から前記第２半導体領域の最深部よりも深くまで形成されていることを特徴とする請求項１に記載の半導体装置。
  3. ０．１５＜（Ｓ１／Ｓ２）＜１の関係を満たすことを特徴とする請求項１に記載の半導体装置。
  4. 平面的に見たとき、前記第２半導体領域の外縁が矩形形状からなることを特徴とする請求項１に記載の半導体装置。
  5. ショットキーバリアダイオードであることを特徴とする請求項１に記載の半導体装置。
JP2022097839A 2022-06-17 2022-06-17 半導体装置 Pending JP2023183979A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022097839A JP2023183979A (ja) 2022-06-17 2022-06-17 半導体装置
TW112118200A TW202401827A (zh) 2022-06-17 2023-05-16 半導體裝置
PCT/JP2023/021390 WO2023243537A1 (ja) 2022-06-17 2023-06-08 半導体装置
NL2035068A NL2035068A (en) 2022-06-17 2023-06-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022097839A JP2023183979A (ja) 2022-06-17 2022-06-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2023183979A true JP2023183979A (ja) 2023-12-28

Family

ID=89191170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022097839A Pending JP2023183979A (ja) 2022-06-17 2022-06-17 半導体装置

Country Status (4)

Country Link
JP (1) JP2023183979A (ja)
NL (1) NL2035068A (ja)
TW (1) TW202401827A (ja)
WO (1) WO2023243537A1 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54141578A (en) * 1978-04-25 1979-11-02 Nec Corp Semiconductor device
JPS61166164A (ja) * 1985-01-18 1986-07-26 Sanyo Electric Co Ltd シヨツトキバリア半導体装置
DE19853743C2 (de) * 1998-11-21 2000-10-12 Micronas Intermetall Gmbh Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente
EP2677540A1 (en) * 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
TW202401827A (zh) 2024-01-01
NL2035068A (en) 2024-01-04
WO2023243537A1 (ja) 2023-12-21

Similar Documents

Publication Publication Date Title
JP6416142B2 (ja) 半導体装置
TWI596783B (zh) Semiconductor device
JP5676002B2 (ja) 半導体装置
JP5517688B2 (ja) 半導体装置
JP6659516B2 (ja) 半導体装置
JP6415749B2 (ja) 炭化珪素半導体装置
JP7077648B2 (ja) 半導体装置
JP6637012B2 (ja) 半導体装置
JP6606007B2 (ja) スイッチング素子
JP2018060984A (ja) 半導体装置
KR20140035594A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP5182376B2 (ja) 半導体装置
JP2007266123A (ja) 半導体装置
JP2017168669A (ja) 半導体装置
JP6649198B2 (ja) 半導体装置とその製造方法
JP6283709B2 (ja) 半導体装置
JPWO2020121371A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2015083434A1 (ja) 縦型半導体装置
WO2023243537A1 (ja) 半導体装置
JP6408405B2 (ja) 半導体装置
JP5685991B2 (ja) 半導体装置
JP2018148000A (ja) 半導体装置
JP5972058B2 (ja) 半導体装置の製造方法
JP2014229794A (ja) Ｉｇｂｔ
JP2018147937A (ja) 半導体装置