JP5676002B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5676002B2
JP5676002B2 JP2013536028A JP2013536028A JP5676002B2 JP 5676002 B2 JP5676002 B2 JP 5676002B2 JP 2013536028 A JP2013536028 A JP 2013536028A JP 2013536028 A JP2013536028 A JP 2013536028A JP 5676002 B2 JP5676002 B2 JP 5676002B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
impurity
buried
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013536028A
Other languages
English (en)
Other versions
JPWO2013046908A1 (ja
Inventor
川上　剛史
剛史 川上
義幸 中木
義幸 中木
善夫 藤井
善夫 藤井
寛 渡邊
寛 渡邊
中田　修平
修平 中田
洪平 海老原
洪平 海老原
古川　彰彦
彰彦 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013536028A priority Critical patent/JP5676002B2/ja
Application granted granted Critical
Publication of JP5676002B2 publication Critical patent/JP5676002B2/ja
Publication of JPWO2013046908A1 publication Critical patent/JPWO2013046908A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は半導体装置に関し、特に、素子の外周部に、耐圧性能を向上させるための終端領域を備える半導体装置に関するものである。
ダイオードやＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）に代表される半導体装置の耐圧としては、ダイオードの逆方向耐圧や、トランジスタのオフ耐圧があるが、それらはいずれも、半導体素子を能動素子として機能させない状態での耐圧である。その、半導体素子を能動素子として機能させない状態においては、半導体装置に印加される電圧は、素子が形成された半導体基板内に広がる空乏層によって保持される。
半導体装置の耐圧性能を高めるための技術としては、半導体基板において能動素子として機能する活性領域（Ａｃｔｉｖｅ Ａｒｅａ）を取り囲むように、当該半導体基板とは逆の導電型の不純物注入層を持つ終端領域を設けることが知られている。
終端領域の構造（終端構造）として、活性領域の外側に半導体基板とは逆の導電型の不純物注入層を外側に向かって幾重にも互いに離間して形成する構造が知られている。この不純物注入層は、半導体装置を上部から見ると環状であるため、ガードリング、もしくは、ＦＬＲ（Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）と呼ばれる。本発明では、複数のガードリング全体を指して、ガードリング構造と呼ぶ。
このようなガードリング構造を設けておくと、空乏層が活性領域の外側へ広がりやすくなる。その結果、活性領域の底端部（断面を見たときの注入層のコーナー部）における電界集中が緩和され、半導体装置の耐圧を高めることができる。
ＭＯＳＦＥＴやＩＧＢＴなどのトランジスタでは、通常、活性領域の最外部は半導体基板とは逆の導電型の深い不純物注入層（ウェル）になる。そのため、ガードリングはウェルと同時に形成されることが多い。これはＰＩＮ（Ｐ−Ｉｎｔｒｉｎｓｉｃ−Ｎ）ダイオードでも同様で、ガードリングは、通常、活性領域となる不純物注入層（ベース）と同時に形成される。
上記の通り、ガードリング構造の役割は空乏層を活性領域の外側へ広げることである。しかし、それに伴い、活性領域の底端部だけでなく、個々のガードリングの外側底端部にも電界集中が発生する。この電界集中は、ＰＮ接合面近傍の不純物濃度変化が急峻なほど強くなる傾向にある。
ウェルやベースは比較的高濃度であるため、ＰＮ接合面近傍の濃度変化が急峻となり、強い電界集中が発生しやすい。そのため、Ｓｉ（シリコン）では、通常、長時間高温のアニール処理により不純物拡散を促し、ＰＮ接合面近傍の濃度変化を緩やかにすることで、電界集中を緩和する。
もしくは、活性領域の底端部と個々のガードリングの外側底端部とに、比較的低濃度な埋め込み注入層を形成し、濃度を段階的に変化させることで、電界集中を緩和することができる。このような先行技術が特許文献１に示されている。
その他、終端構造に関わる技術として、特許文献２および特許文献３に開示の技術が存在する。
特開２００８−４６４３号公報 特開２００２−２３１９６５号公報 特許３７０８０５７号公報
一般にガードリング構造では、空乏層が繋がっていないガードリングは電圧を保持することができない。つまり、ガードリング構造の性能を最大限に引き出すには、一番外側のガードリングまで空乏層を繋げる必要があるが、個々のガードリングはフローティング電位であるため、それらから広がる空乏層の伸びは外乱（固定電荷、吸着電荷、外部電界）に影響されやすい。これは特許文献１でも同様である。
また、特許文献１によれば、不純物拡散を用いずとも、活性領域の底端部と個々のガードリングの外側底端部の電界集中を緩和することができる。そのため、ＳｉＣ（炭化シリコン）のような不純物拡散長が極めて短い半導体材料に有効であるように見える。
しかし、ＳｉＣのようなワイドバンドギャップ半導体は、基板濃度が高いために空乏層の伸びが小さい。そのため、個々のガードリングの間隔を数μｍ未満にまで狭くしなければならない。そのような状況で、特許文献１のような埋め込み注入層を精度良く形成するのは困難である。
本発明は、上記のような問題点を解決するためになされたものであり、埋め込み注入層を位置精度高く形成することなく、高耐圧かつ高信頼性を有する、半導体装置を提供することを目的とする。
本発明の一態様にかかる半導体装置は、第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域と、前記半導体層表層に、各々が前記活性領域を平面視上囲むように互いに離間して形成された、第２導電型の複数の第１不純物領域と、前記半導体層表層に埋め込まれ、複数の前記第１不純物領域の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域とを備えることを特徴とする。
また、本発明の別の態様にかかる半導体装置は、第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域と、前記半導体層表層に、各々が前記活性領域を平面視上囲むように互いに離間して埋め込まれて形成された、第２導電型の複数の第１不純物領域と、前記半導体層表層に埋め込まれ、複数の前記第１不純物領域の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域とを備えることを特徴とする。
本発明の一態様にかかる半導体装置によれば、第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域と、前記半導体層表層に、各々が前記活性領域を平面視上囲むように互いに離間して形成された、第２導電型の複数の第１不純物領域と、前記半導体層表層に埋め込まれ、複数の前記第１不純物領域の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域とを備えることにより、埋め込み注入層を位置精度高く形成することなく、高耐圧かつ高信頼性を有する半導体装置を提供することができる。
また、本発明の別の態様にかかる半導体装置によれば、第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域と、前記半導体層表層に、各々が前記活性領域を平面視上囲むように互いに離間して埋め込まれて形成された、第２導電型の複数の第１不純物領域と、前記半導体層表層に埋め込まれ、複数の前記第１不純物領域の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域とを備えることにより、埋め込み注入層を位置精度高く形成することなく、高耐圧かつ高信頼性を有する半導体装置を提供することができる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明をＰＩＮダイオードに適用した場合の構成を示す平面図である。 本発明をＰＩＮダイオードに適用した場合の構成を示す断面図である。 本発明にかかる実施の形態１の半導体装置の構成を示す断面図である。 本発明にかかる実施の形態１の半導体装置の構成を示す断面図である。 本発明にかかる実施の形態１の半導体装置の構成を示す断面図である。 本発明にかかる実施の形態１の半導体装置の効果を示す図である。 本発明にかかる実施の形態１の半導体装置の変形例１の構成を示す断面図である。 本発明にかかる実施の形態１の半導体装置の変形例２の構成を示す断面図である。 本発明にかかる実施の形態２の半導体装置の構成を示す断面図である。 本発明にかかる実施の形態２の半導体装置の別形態の構成を示す断面図である。 本発明にかかる実施の形態３の半導体装置の構成を示す断面図である。 本発明にかかる実施の形態３の半導体装置の別形態の構成を示す断面図である。 本発明にかかる実施の形態３の半導体装置の変形例の構成を示す断面図である。 本発明にかかる実施の形態３の半導体装置の変形例の構成を示す断面図である。 本発明にかかる実施の形態４の半導体装置の構成を示す断面図である。 本発明にかかる実施の形態１の半導体装置の効果を示す図である。
図１は、本発明をダイオードに適用した場合のダイオード１００の構成を示す平面図であり、図２は、図１におけるＡ−Ａ線での矢視断面を示す断面図である。
ダイオード１００は、図１および図２に示すように、Ｎ型（第１導電型）不純物を比較的低濃度に含む半導体基板１（半導体層）の表面内に、Ｐ型（第２導電型）不純物を比較的高濃度に含む注入層で構成される活性領域（ベース２）が形成され、さらにベース２を取り囲むように、複数のＰ型注入層で構成される終端領域３が形成されている。
そして、ベース２上にはアノード電極４が配設され、アノード電極４が形成された主面とは反対側の面（基板裏面）上には、図２に示すように、カソード電極５が配設されている。
このような構成において、ベース２に接触するアノード電極４と、基板裏面のカソード電極５との間にバイアス電圧を印加することで、半導体装置はＰＩＮダイオードとして機能する。
以下、本発明にかかる半導体装置の実施の形態として、終端領域の表面構造である終端構造を中心として説明する。
＜実施の形態１＞
＜構成＞
図３は、本発明の実施の形態１による終端構造１０１の構造を示す断面図である。
図１および図２のように形成されたベース２を囲むように、ベース２と同じ第２導電型、かつ、同じ濃度のガードリング１１〜ガードリング１６から成るガードリング構造１７（第１不純物領域）が形成されている。ガードリング１１〜ガードリング１６は互いに離間して形成され、半導体基板１表面において、ベース２を平面視上囲んで形成される。
活性領域としてのベース２の底端部と、ガードリング１１〜ガードリング１６（第１不純物領域）の底部とは、ベース２よりも深く注入された、ガードリング１１〜ガードリング１６よりも低濃度のＰ型（第２導電型）注入層である埋め込み注入層１８（第２不純物領域）により接続されている。図においては、ガードリング１１〜ガードリング１６全ての底部が、埋め込み注入層１８により接続されている。
ベース２およびガードリング１１〜ガードリング１６は、ベース２とアノード電極４とのオーミックコンタクトを得るために、特に最表面の濃度が高い濃度プロファイルとなっている。ガードリング１１〜ガードリング１６は、ベース２の端部を基準に、徐々に互いの離間距離が大きくなるように、ベース２を平面視上囲んで設けられる。
埋め込み注入層１８は、半導体基板１表面の濃度が非常に低く、ベース２およびガードリング１１〜ガードリング１６の底部（注入深さ、ＰＮ接合深さ）近傍に最大濃度を持つ濃度プロファイル、つまり、レトログレードプロファイルを有するため、半導体基板１内部に埋め込まれた層といえる。
したがって、図３に示す埋め込み注入層１８の注入深さは、ベース２およびガードリング１１〜ガードリング１６の底部を中心に、それらの底部よりも深い位置まで分布している。そして、第２不純物領域としての埋め込み注入層１８が、活性領域としてのベース２の底部に接続される。
埋め込み注入層１８は、高エネルギー不純物注入（高エネルギーイオン注入）や、不純物注入した後のｎ型エピタキシャル膜成長等により形成できる。埋め込み注入層１８を前者で形成する場合は、半導体基板１表面が僅かにＰ型になることもあるが、問題は生じない。埋め込み注入層１８を後者で形成する場合は、埋め込み注入層１８を形成した後に、ベース２とガードリング１１〜ガードリング１６を形成する。
埋め込み注入層１８の注入量（注入面密度）は、半導体装置に定格電圧の半分程度の逆方向電圧を印加した際に、完全空乏化するように設定すると良い。埋め込み注入層１８の望ましい注入量は、半導体材料で決まるリサーフ条件の０．４〜０．９倍程度である。なお、リサーフ条件は、Ｓｉでおよそ１×１０12ｃｍ-2であり、ポリタイプ４ＨのＳｉＣでおよそ１×１０13ｃｍ-2（活性化率１００％の場合）である。
なお、埋め込み注入層１８（第２不純物領域）は、活性領域としてのベース２を最も外側から囲むガードリング１６（第１不純物領域）の外側底端部を保護するために、ガードリング１６の外側にはみ出していることが望ましい。
また、図３においては一断面（図１におけるＡ−Ａ断面）を示しているが、図１のようにベース２を囲む終端領域３において、図３のような断面構造となる箇所を複数設けることができる。すなわち埋め込み注入層１８が、活性領域であるベース２から放射状に形成される。
このような構成によれば、ゼロバイアス時には、ベース２、ガードリング１１〜ガードリング１６、埋め込み注入層１８が同電位になる。
ここに逆方向電圧を印加すると、図４に模式的に示すように、Ｐ型領域１９と半導体基板１（ドリフト層）との境界であるＰＮ接合面２０から、空乏層が伸びることになる。
つまりゼロバイアス時から、空乏層は、ベース２から最も外側に位置するガードリングであるガードリング１６まで繋がっている。逆方向電圧が上昇し、埋め込み注入層１８が完全空乏化した後は、ガードリング１１〜ガードリング１６の一部が空乏化することにより、半導体基板１内の空乏化が伸展する。
つまり、この構成によれば、外乱が生じても、電圧を保持しないガードリングは発生しない。
上記の効果は、埋め込み注入層１８の代わりに、半導体基板１表面に最大濃度をもつガウシアンプロファイルの不純物層でベース２およびガードリング１１〜ガードリング１６を接続した場合であっても、もしくは、表面から所定の深さまでの濃度が一定であるボックスプロファイルの不純物層でベース２およびガードリング１１〜ガードリング１６を接続した場合であっても、得られるものである。
以下では、上記のレトログレードプロファイルを有する埋め込み注入層１８を備えることにより得られる効果について、説明する。
埋め込み注入層１８が最大濃度となる深さを、ガードリング１１〜ガードリング１６（ベース２も同様）の底部（注入深さ、ＰＮ接合深さ）近傍に位置させること、すなわち、埋め込み注入層１８を半導体基板１内部に埋め込むことで、ガードリング１１〜ガードリング１６の底部と、埋め込み注入層１８との濃度差を小さくできる。
注入量一定の下で比較すると、ガードリング１１〜ガードリング１６の底部の濃度との濃度差は、ガウシアンプロファイルを有する注入層、もしくは、ボックスプロファイルを有する注入層による場合よりも、上記のレトログレードプロファイルを有する注入層、すなわち埋め込み注入層１８による場合の方が小さい。よって、その層境界における濃度変化も、レトログレードプロファイルを有する埋め込み注入層１８による場合が小さくなり、急峻な濃度変化を緩めることができる。
よって、本発明の構成によれば、ベース２およびガードリング１１〜ガードリング１６の底端部における電界集中を効果的に緩和することができる。
また、終端領域には、通常、パッシベーション膜２１が形成されるが（図５参照）、パッシベーション膜２１の表面に負の電荷が吸着すると、終端構造最外部の半導体／パッシベーション膜界面に高電界が発生しやすくなる。
その結果、パッシベーション膜２１の劣化および破壊が生じる可能性がある。これは、特にＳｉＣのような絶縁破壊電界の大きなワイドバンドギャップ半導体で問題となり（ワイドバンドギャップ半導体およびパッシベーション膜の絶縁破壊電界が、同じオーダとなるため）、半導体装置の電気特性において、耐圧の変動や低下という形で観測される。
本発明の構成によれば、図５に示すように、埋め込み注入層１８の基板表面濃度が非常に低いため、埋め込み注入層１８の外側端部２２の直上の基板表面２３（半導体／パッシベーション膜界面）に発生する電界を弱めることができる。よって本発明の構成によれば、耐圧と信頼性を高めることができる。
図６は、上記２つの電界緩和の効果を示すシミュレーション結果を示したものである。ここでは、半導体基板をポリタイプ４ＨのＳｉＣ（ポリタイプ４ＨのＳｉＣの臨界電界は３ＭＶ／ｃｍ）としている。シミュレーションモデルは１．７ｋＶ耐圧品を想定しており、図に示した電界強度は１．７ｋＶにおける値である。
図６に示すように、本発明の構成（埋め込み注入層を備える構成）により「半導体基板内部の最大電界」が効果的に抑制できることが分かる。
具体的には、本発明の構成を用いた場合、特にベース２およびガードリング１１〜ガードリング１６より深い埋め込み注入層１８を備える場合には、２．６８ＭＶ／ｃｍに抑制できており、注入層自体を設けない場合（３．６４ＭＶ／ｃｍ）や、ボックスプロファイルを有する注入層を設けた場合（２．７２ＭＶ／ｃｍ）よりも低い値となっている。
また、「終端構造端部の基板表面電界」も効果的に抑制できることが分かる。
具体的には、本発明の構成を用いた場合、特にベース２およびガードリング１１〜ガードリング１６より深い埋め込み注入層１８を備える場合には、０．６７ＭＶ／ｃｍに抑制できており（吸着電荷がある場合であっても１．０５ＭＶ／ｃｍ）、ボックスプロファイルを有する注入層を設けた場合の０．７７ＭＶ／ｃｍ（吸着電荷がある場合には１．１９ＭＶ／ｃｍ）よりも低い値となっている。
特に、「終端構造端部の基板表面電界」を抑制する効果は大きく、この効果はパッシベーション膜２１の表面に負の電荷が吸着した場合でも維持される。これは、特許文献２および特許文献３においては記載されていない特徴である。
なお、埋め込み注入層１８の適当な注入量は、ポリタイプ４ＨのＳｉＣのリサーフ条件である１×１０13ｃｍ-2に対し、０．４〜０．９倍程度である（図１６参照）。これ以上大きくすると、埋め込み注入層１８の外側端部での電界集中が著しく大きくなり、負の吸着電荷に対する耐性も低下する。
図１６は、縦軸を電界強度（ＭＶ／ｃｍ）、横軸を埋め込み注入層の注入量（ｃｍ-2）とし、埋め込み注入層１８における電界集中の様子を示したシミュレーション結果である。
図１６に示すように、半導体基板１内部の最大電界は、埋め込み注入層１８の注入量が０．９×１０13ｃｍ-2のときに最小となり、一方で終端構造端部の基板表面電界は、埋め込み注入層１８の注入量が高くなるにつれて大きくなる。
そして、埋め込み注入層１８の注入量が０．４〜０．９×１０13ｃｍ-2（リサーフ条件の０．４〜０．９倍程度）のときに、半導体内部の最大電界を３．０ＭＶ／ｃｍ以下、終端構造端部の基板表面電界を１．５ＭＶ／ｃｍ以下に抑えることができる。
さらに、本発明の構成によれば、製造面での効果も得られる。以下では、それらについて説明する。
埋め込み注入層１８を備える主な目的はベース２およびガードリング１１〜ガードリング１６を接続することにあるため、埋め込み注入層１８に関する解像度、および、アライメント精度は数μｍあれば十分である。
したがって、ワイドバンドギャップ半導体のように高精細なガードリングを形成する必要がある場合でも、埋め込み注入層は容易に形成できる。特に、埋め込み注入層を高エネルギー不純物注入で形成する場合は、相応に厚いレジストマスクを用いるが、この構成においては解像度の問題は生じない。
また、この構成では、埋め込み注入層１８の、ピークを持った濃度プロファイルを積極的に利用できるため、アニール処理による不純物拡散や、注入エネルギーを変えた複数回の不純物注入を必要としない。
つまり、この構成は、ＳｉＣのような不純物拡散長が極めて短いワイドバンドギャップ半導体に対して極めて有効である。また、Ｓｉのように不純物拡散が可能な材料であっても、アニール時間の短縮等、タクトタイムの削減に利用できる。
なお、上記の効果は、以下の本発明変形例においても当てはまるものである。
＜変形例１＞
図７は、実施の形態１の変形例１である終端構造１０３を示す断面図である。埋め込み注入層２４により、ベース２と一部のガードリングであるガードリング１１〜ガードリング１３が接続されている。ガードリング構造１７のうち、ガードリング１４〜ガードリング１６は、埋め込み注入層２４に接続されていない。
この構成は、全てのガードリングを接続した場合に、空乏層が外側に伸び過ぎてしまうような場合に、空乏層の伸びを抑制するために採用できる。
＜変形例２＞
図８は、実施の形態１の変形例２である終端構造１０４を示す断面図である。実施の形態１の終端構造１０１の埋め込み注入層１８に加えて、半導体層表層に埋め込まれた埋め込みガードリング２５〜埋め込みガードリング２７を備える埋め込みガードリング構造２８（第３不純物領域）を、ベース２を囲むガードリング構造１７（第１不純物領域）の、平面視外側の領域に形成している。
第２導電型の埋め込みガードリング２５〜埋め込みガードリング２７（第３不純物領域）は、埋め込み注入層１８と同様に半導体基板１内部に埋め込まれ（図においては、埋め込み注入層１８と同じ深さに埋め込まれ）、図に示すように、互い離間して各々がガードリング構造１７を囲んで形成されている。
この構成は、終端構造１０１では十分な耐圧を得られない場合に、空乏層を伸ばし耐圧を高めるために採用できる。
ガードリング構造１７で保持していた電圧を、埋め込み注入層１８と、埋め込みガードリング構造２８（埋め込みガードリング２５〜埋め込みガードリング２７）にも分担させることで、半導体内部の電界集中をさらに緩和し、耐圧を増加させることができる。
＜効果＞
本発明にかかる実施の形態によれば、半導体装置において、第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域としてのベース２と、半導体層表層に、各々がベース２を平面視上囲むように互いに離間して形成された、第２導電型の複数の第１不純物領域としてのガードリング１１〜ガードリング１６と、半導体層表層に埋め込まれ、複数のガードリング１１〜ガードリング１６の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域としての埋め込み注入層１８とを備えることで、狭い間隔で形成されたガードリングを備える場合であっても、位置精度よく形成された注入層を用いることなく、ガードリング構造１７の性能を活かすことにより高耐圧かつ高信頼性を有する半導体装置を提供することができる。
すなわち、埋め込み注入層１８を備える主な目的は複数のガードリング１１〜ガードリング１６を接続することであるため、その解像度およびアライメント精度は数μｍあれば十分であるので、位置精度よく注入層を形成する必要なく、高耐圧かつ高信頼性を有する半導体装置を提供することができる。
埋め込み注入層１８によって接続されたガードリング１１〜ガードリング１６は、埋め込み注入層１８が完全空乏化するまでは等電位となる。その結果、空乏層が最外周のガードリング１６まで繋がりやすくなる。よって、高耐圧かつ高信頼性を実現することができる。
また、埋め込み注入層１８によって覆われたガードリング１１〜ガードリング１６の底端部では、電界が緩和される。埋め込み注入層１８は、ガードリング１１〜ガードリング１６底部の深さ（注入深さ）に合わせてその濃度を上げることができ、電界緩和の効果を高めることができる。
また、埋め込み注入層１８は、アニール処理による不純物拡散や注入エネルギーを変えた複数回の不純物注入を必要とせずに形成することができる。すなわち、ＳｉＣのような不純物拡散長が極めて短いワイドバンドギャップ半導体に適用する場合に、極めて有効である。なお、Ｓｉのように不純物拡散が可能な材料であっても、アニール時間の短縮等、タクトタイムの削減に効果がある。
また、埋め込み注入層１８が、終端領域において埋め込まれていることで、当該領域の半導体基板１の表面電界が抑制される。
また、本発明にかかる実施の形態によれば、半導体装置において、第２不純物領域としての埋め込み注入層１８が、活性領域としてのベース２の底部に接続されることで、ガードリング１１〜ガードリング１６底部の深さ（注入深さ）に合わせて埋め込み注入層１８の濃度を上げることができ、当該底部の電界緩和効果を高めることができる。
また、本発明にかかる実施の形態によれば、半導体装置において、第２不純物領域としての埋め込み注入層１８が、複数の第１不純物領域としてのガードリング１１〜ガードリング１６の底部の全てに接続されることで、さらに、空乏層が最外周のガードリング１６まで繋がりやすくなる。よって、高耐圧かつ高信頼性を実現することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、第２不純物領域としての埋め込み注入層１８が、活性領域としてのベース２を平面視上最も外側から囲む第１不純物領域としてのガードリング１６のさらに平面視上外側まで形成されることで、ベース２を平面視上最も外側から囲むガードリング１６の外側の電界を緩和することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、互いに離間して半導体層表層に埋め込まれ、各々が第１不純物領域としてのガードリング１１〜ガードリング１６を平面視上囲む、第２導電型の複数の第３不純物領域としての埋め込みガードリング２５〜埋め込みガードリング２７をさらに備えることで、さらに空乏層を広げ、高耐圧および高信頼性を実現することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、第３不純物領域としての埋め込みガードリング２５〜埋め込みガードリング２７が、第２不純物領域としての埋め込み注入層１８と同じ深さに埋め込まれることで、終端領域の基板表面において不純物濃度を下げることができ、基板表面の電界緩和を実現することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、第１不純物領域としてのガードリング１１〜ガードリング１６が、半導体層表面に形成されることで、ガードリング形成のための工程を削減することができる。
＜実施の形態２＞
＜構成＞
図９は、本発明の実施の形態２による終端構造２０１を示す断面図である。埋め込み注入層３０（第２不純物領域）はガードリング１１〜ガードリング１６の底部を接続しているが、実施の形態１における場合と異なり、活性領域としてのベース２には接続されていない。
実施の形態１の場合、ベース２よりも埋め込み注入層の方がＰＮ接合のバリア（拡散電位）が低いため、順方向電圧を印加すると、まず初めに埋め込み注入層１８から電流が流れ始める（ベース２よりも埋め込み注入層の方が不純物濃度が低いため）。そのため、終端構造に最も近いアノード電極端３１（図９参照）に電流集中が生じ、熱破壊に至る可能性がある。
そこで、埋め込み注入層３０とベース２とを離し、埋め込み注入層３０からアノード電極４への電流経路を断つことで、電流経路をベース２のみとする。その結果、アノード電極端３１での電流集中を緩和することができる。
しかし、このような構成では、ガードリング構造１７はフローティング電位となるだけでなく、ベース２底端部の電界緩和が不十分になる可能性がある。
そこで、図１０に示す終端構造２０２のように、絶縁膜３２を介して、アノード電極４をガードリング１１（最も内側の第１不純物領域）の上に伸ばし、配線層としてのフィールドプレート３３を形成しても良い。このような構造により、逆方向電圧印加時に、ガードリング構造１７の電位をベース２の電位に近づけ、ベース２底端部の電界集中を緩和することができる。
なお、実施の形態２では、埋め込み注入層３０に対して、実施の形態１に示したものと同様の構成、例えば図７に示すようなガードリングの一部を接続する構成（少なくとも２つのガードリングを接続する構成であればよい）や、図８に示すような、さらに平面視外側の領域に埋め込みガードリングを備える構成を適用することができる。
＜効果＞
本発明にかかる実施の形態によれば、半導体装置において、第２不純物領域としての埋め込み注入層３０が、活性領域としてのベース２と接続されないことで、順方向電圧印加時のアノード電極４への電流集中を抑制することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、最も内側の第１不純物領域としてのガードリング１１上に、絶縁膜３２を介して、活性領域としてのベース２に接続された配線層としてのフィールドプレート３３を備えることで、逆方向電圧印加時のベース２底端部の電界集中を緩和できる。
＜実施の形態３＞
＜構成＞
図１１は、本発明の実施の形態３による終端構造３０１を示す断面図である。ベース２の平面視外側に、ベース２よりも深く注入され埋め込まれた埋め込みガードリング４０〜埋め込みガードリング４６（第１不純物領域）から成る第１埋め込み注入層４７が形成されている。埋め込みガードリング４０〜埋め込みガードリング４６は、互いに離間して、ベース２を平面視上囲んで形成されている。
埋め込みガードリング４０〜埋め込みガードリング４６の底部は、埋め込みガードリング４０〜埋め込みガードリング４６よりも深く注入された第２埋め込み注入層４８により接続されている。第１埋め込み注入層４７はベース２の底部近傍に最大濃度を持ち、第２埋め込み注入層４８は第１埋め込み注入層４７の底部近傍に最大濃度を持つ。
ここで、第１埋め込み注入層４７の注入量はリサーフ条件の１〜２倍程度、第２埋め込み注入層４８の注入量はリサーフ条件の０．４〜０．９倍程度である。この構成の製造に際しては、実施の形態１および実施の形態２よりもマスクの枚数は増えるが、第１埋め込み注入層４７の注入量および濃度をベース２よりも大きく下げて形成することができるため、埋め込みガードリング４０〜埋め込みガードリング４６の底端部と、第２埋め込み注入層４８との間での濃度変化に起因する電界集中を抑制できる。
また、第１埋め込み注入層４７の濃度が第２埋め込み注入層４８と比べれば比較的高いため、第１埋め込み注入層４７がベース２の底端部の濃度変化を和らげる効果は、実施の形態１および実施の形態２よりも大きい。
この構成においては、埋め込みガードリング４０の内側底端部（ベース２の下の部分）に発生する電界集中が、実施の形態１および実施の形態２よりも少し大きくなる。
そこで、図１２に示す終端構造３０２のように、第２埋め込み注入層５０を埋め込みガードリング４０の内側まで形成することにより、埋め込みガードリング４０の内側底端部４９に発生する電界集中を抑制できる。
実施の形態３では、中間の濃度（もしくは、注入量）を持つ注入層（第１埋め込み注入層４７）を形成するため、実施の形態１および実施の形態２に比べ、急峻な濃度変化に起因する電界集中が生じにくい。
＜変形例＞
実施の形態３においては、以下に示す変形例も可能である。
図１３は、実施の形態３の変形例（終端構造３０３）である。ベース２よりも深い位置に、第１埋め込み注入層４７（第１不純物領域）と第２埋め込み注入層５１（第２不純物領域）とが同じ深さに形成されている。
図１４は、実施の形態３の変形例（終端構造３０４）である。ベース２とほぼ同じ深さに、埋め込みガードリング７０〜埋め込みガードリング７６から成る第１埋め込み注入層７７と第２埋め込み注入層８１とが形成されている。第２埋め込み注入層８１（第２不純物領域）とベース２（活性領域）とが接続されている。
これらの構成は、注入機の最大エネルギーが低い場合や、ベースの形成に最大エネルギーを用いる必要がある場合に、有用である。
なお、実施の形態３では、第２埋め込み注入層に対して、実施の形態１および実施の形態２に示したものと同様の構成、例えば図７に示すようなガードリングの一部を接続する構成や、図８に示すような、さらに平面視外側の領域に埋め込みガードリングを備える構成を適用することができる。また、第１埋め込み注入層とベース２とを離間させる構成を適用することも可能である。
＜効果＞
本発明にかかる実施の形態によれば、半導体装置において、第２不純物領域としての第２埋め込み注入層５１が、活性領域としてのベース２と接続されることで、さらに、空乏層が最外周のガードリング４６まで繋がりやすくなる。よって、高耐圧かつ高信頼性を実現することができる。
また、本発明にかかる実施の形態によれば、半導体装置において、第１不純物領域としての埋め込みガードリング４０〜埋め込みガードリング４６が、半導体層表層に埋め込まれて形成されることで、さらに電界集中が緩和される。
また、本発明にかかる実施の形態によれば、半導体装置において、第１不純物領域としての埋め込みガードリング４０〜埋め込みガードリング４６と、第２不純物領域としての第２埋め込み注入層５１とが埋め込まれて形成されることで、終端領域の基板表面において不純物濃度を下げることができ、基板表面の電界緩和を実現することができる。
＜実施の形態４＞
＜構成＞
図１５は、本発明の実施の形態４による終端構造４０１を示す断面図である。図１５に示すものは、ショットキーバリアダイオードの終端構造であるが、ショットキー電極５９の端部の下に位置する注入層６０を、ＰＩＮダイオードのベースと捉えれば、実施の形態１〜３に示した構成と同様の構成を適用することができる。
ガードリング６１〜ガードリング６６からなるガードリング構造６７と、各ガードリング６１〜ガードリング６６を接続する埋め込み注入層６８とを備える図示の構造に対し、実施の形態１〜３に示されるような変形を加えることも可能である。
ただし、ショットキーのバリアがＰＮ接合のそれよりも低い場合は、実施の形態２の構成にする必要はない。
＜その他の適用例＞
実施の形態１〜４では、ガードリングの数を固定しているが、ガードリングの数は求める耐圧、個々のガードリング幅、個々のガードリング間隔によって変わる。一般的に、ガードリングの数は耐圧が上がるほど、多く必要である。これは、例えば図８に示した、埋め込み注入層と同時に形成する埋め込みガードリングでも同様である。
実施の形態１〜４では、ガードリング構造を、ガードリング幅一定の下、ガードリング間隔を徐々に広くして記載しているが、ガードリング幅は徐々に小さくしても良い。一般的にガードリング構造は、「ガードリング幅÷ガードリング間隔」が外側に向かって小さくなるように形成される。
実施の形態１〜３においては、Ｎ型半導体基板とＰ型注入層により構成されたＰＩＮダイオードに適用した構成について説明したが、半導体装置全体の導電型を逆にしても、同様の効果が得られる。
また、ＰＩＮダイオードだけでなく、ＭＯＳＦＥＴやＩＧＢＴ、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）などのトランジスタに適用しても、同様の効果が得られる。
実施の形態４においては、Ｎ型半導体基板とショットキーバリアにより構成されたショットキーバリアダイオードに適用した構成について説明したが、半導体装置全体の導電型を逆にしても、同様の効果が得られる。
また、半導体基板はＳｉやＳｉＣに限定されず、ワイドバンドギャップを有する半導体、例えば、窒化ガリウム系材料や、ダイヤモンドで構成される基板を使用しても良い。最適な埋め込み注入層の注入量は、主に使用する半導体材料の誘電率と絶縁破壊電界によって決まる。
このようなワイドバンドギャップ半導体によって構成されるスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、Ｓｉに比べて小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体装置モジュールの小型化が可能となる。
また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となり、半導体装置モジュールの一層の小型化が可能となる。
また、注入に用いる不純物は、Ｂ（ホウ素）、Ｎ（窒素）、Ａｌ（アルミニウム）、Ｐ（リン）、Ａｓ（ヒ素）、Ｉｎ（インジウム）など、半導体材料の原子と置換して活性化するものであれば、どのようなものであっても良い。ただし、拡散長が大きい不純物の方が、注入量の異なる領域の界面において、濃度変化がなだらかになり、電界集中が緩和される。そのため、Ｎ型半導体基板であれば、Ｂ（ホウ素）やＡｌ（アルミニウム）を注入してＰ型注入層を形成することにより、より良い効果が期待できる。
また本発明の実施の形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
１ 半導体基板、２ ベース、３ 終端領域、４ アノード電極、５ カソード電極、１１〜１６，６１〜６６ ガードリング、１７，６７ ガードリング構造、１８，２４，３０，６８ 埋め込み注入層、１９ Ｐ型領域、２０ ＰＮ接合面、２１ パッシベーション膜、２２ 外側端部、２３ 基板表面、２５〜２７，４０〜４６，７０〜７６ 埋め込みガードリング、２８ 埋め込みガードリング構造、３１ アノード電極端、３２ 絶縁膜、３３ フィールドプレート、４７，７７ 第１埋め込み注入層、４８，５０，５１，８１ 第２埋め込み注入層、４９ 内側底端部、５９ ショットキー電極、６０ 注入層、１００ ダイオード、１０１〜１０４，２０１，２０２，３０１〜３０４，４０１ 終端構造。

Claims (14)

  1. 第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域と、
    前記半導体層表層に、各々が前記活性領域を平面視上囲むように互いに離間して形成された、第２導電型の複数の第１不純物領域と、
    前記半導体層表層に埋め込まれ、複数の前記第１不純物領域の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域とを備えることを特徴とする、
    半導体装置。
  2. 前記第２不純物領域が、前記活性領域と接続されることを特徴とする、
    請求項１に記載の半導体装置。
  3. 前記第２不純物領域が、前記活性領域の底部に接続されることを特徴とする、
    請求項１または２に記載の半導体装置。
  4. 前記第２不純物領域が、前記活性領域と接続されないことを特徴とする、
    請求項１に記載の半導体装置。
  5. 前記第２不純物領域が、複数の前記第１不純物領域の底部の全てに接続されることを特徴とする、
    請求項１または２に記載の半導体装置。
  6. 前記第２不純物領域が、前記活性領域を平面視上最も外側から囲む前記第１不純物領域のさらに平面視上外側まで形成されることを特徴とする、
    請求項５に記載の半導体装置。
  7. 前記第２不純物領域が、前記第１不純物領域より不純物濃度の低いことを特徴とする、
    請求項１または２に記載の半導体装置。
  8. 互いに離間して前記半導体層表層に埋め込まれ、各々が前記第１不純物領域を平面視上囲む、第２導電型の複数の第３不純物領域をさらに備えることを特徴とする、
    請求項１または２に記載の半導体装置。
  9. 前記第３不純物領域が、前記第２不純物領域と同じ深さに埋め込まれることを特徴とする、
    請求項８に記載の半導体装置。
  10. 前記第１不純物領域が、前記半導体層表面に形成されることを特徴とする、
    請求項１または２に記載の半導体装置。
  11. 最も内側の前記第１不純物領域上に、絶縁膜を介して、前記活性領域に接続された配線層を備えることを特徴とする、
    請求項１０に記載の半導体装置。
  12. 第１導電型の半導体層表層に形成され、半導体素子を構成する第２導電型の活性領域と、
    前記半導体層表層に、各々が前記活性領域を平面視上囲むように互いに離間して埋め込まれて形成された、第２導電型の複数の第１不純物領域と、
    前記半導体層表層に埋め込まれ、複数の前記第１不純物領域の底部のうちの少なくとも２つを接続する、第２導電型の第２不純物領域とを備えることを特徴とする、
    半導体装置。
  13. 前記第１不純物領域が、前記第２不純物領域と同じ深さに埋め込まれて形成されることを特徴とする、
    請求項１２に記載の半導体装置。
  14. 前記半導体素子がショットキーバリアダイオードであり、前記活性領域の端部がショットキー電極の端部に配置される第２導電型の注入層であることを特徴とする、
    請求項１または２に記載の半導体装置。
JP2013536028A 2011-09-28 2012-07-31 半導体装置 Active JP5676002B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013536028A JP5676002B2 (ja) 2011-09-28 2012-07-31 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011211980 2011-09-28
JP2011211980 2011-09-28
PCT/JP2012/069407 WO2013046908A1 (ja) 2011-09-28 2012-07-31 半導体装置
JP2013536028A JP5676002B2 (ja) 2011-09-28 2012-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JP5676002B2 true JP5676002B2 (ja) 2015-02-25
JPWO2013046908A1 JPWO2013046908A1 (ja) 2015-03-26

Family

ID=47994962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013536028A Active JP5676002B2 (ja) 2011-09-28 2012-07-31 半導体装置

Country Status (5)

Country Link
US (1) US9202940B2 (ja)
JP (1) JP5676002B2 (ja)
CN (1) CN103703565B (ja)
DE (1) DE112012004043B4 (ja)
WO (1) WO2013046908A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207444A (ja) * 2013-03-26 2014-10-30 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化珪素装置および炭化珪素装置の形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6089733B2 (ja) * 2013-01-30 2017-03-08 富士電機株式会社 半導体装置
US9035322B2 (en) 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
JP2015032665A (ja) * 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置
EP3012870A1 (en) * 2014-10-20 2016-04-27 ABB Technology AG Edge termination for high voltage semiconductor devices
CN106796961B (zh) * 2014-11-05 2020-06-19 新电元工业株式会社 半导体元件
CN106328688B (zh) * 2015-07-02 2020-03-06 北大方正集团有限公司 一种超结器件终端分压区的结构和制作方法
CN106340534A (zh) * 2015-07-09 2017-01-18 北大方正集团有限公司 场限环和结终端扩展复合分压结构及该结构的制造方法
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
CN107359119B (zh) * 2016-05-09 2020-07-14 北大方正集团有限公司 一种超结功率器件及其制造方法
JP6740759B2 (ja) * 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2018012159A1 (ja) * 2016-07-15 2018-01-18 富士電機株式会社 炭化珪素半導体装置
JP6611943B2 (ja) * 2016-07-20 2019-11-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6760134B2 (ja) * 2017-03-01 2020-09-23 株式会社豊田中央研究所 半導体装置
TWI641152B (zh) * 2017-03-24 2018-11-11 王中林 電壓增加而電阻值增加的電阻元件
CN107425054A (zh) * 2017-08-07 2017-12-01 电子科技大学 一种功率半导体器件的终端结构
DE102017127848A1 (de) * 2017-11-24 2019-05-29 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7107284B2 (ja) * 2019-07-08 2022-07-27 株式会社デンソー 半導体装置とその製造方法
JP7208417B2 (ja) * 2019-12-03 2023-01-18 株式会社デンソー 半導体装置
CN114497181B (zh) * 2021-12-16 2023-04-18 陕西半导体先导技术中心有限公司 一种功率器件的体内复合终端结构及制备方法
JP2024060452A (ja) * 2022-10-19 2024-05-02 株式会社デンソー 半導体装置とその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
JP2006269633A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
JP2008004643A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置
JP2008147362A (ja) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
JP2010067737A (ja) * 2008-09-10 2010-03-25 Sony Corp 半導体装置およびその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4027325A (en) * 1975-01-30 1977-05-31 Sprague Electric Company Integrated full wave diode bridge rectifier
CH668147A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
JP3221673B2 (ja) * 1989-11-01 2001-10-22 新電元工業株式会社 高耐圧半導体装置
US6096618A (en) * 1998-01-20 2000-08-01 International Business Machines Corporation Method of making a Schottky diode with sub-minimum guard ring
JP4597284B2 (ja) * 1999-04-12 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6525394B1 (en) * 2000-08-03 2003-02-25 Ray E. Kuhn Substrate isolation for analog/digital IC chips
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP2002231965A (ja) 2001-02-01 2002-08-16 Hitachi Ltd 半導体装置
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP2006210667A (ja) * 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
US7511346B2 (en) * 2005-12-27 2009-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Design of high-frequency substrate noise isolation in BiCMOS technology
JP2007266123A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
DE102006055151B4 (de) 2006-11-22 2011-05-12 Infineon Technologies Austria Ag Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
CN101345254A (zh) * 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
KR101220568B1 (ko) * 2008-03-17 2013-01-21 미쓰비시덴키 가부시키가이샤 반도체 장치
US8324705B2 (en) * 2008-05-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diodes having low-voltage and high-concentration rings
JP5376365B2 (ja) * 2009-04-16 2013-12-25 三菱電機株式会社 半導体装置
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP5383357B2 (ja) * 2009-07-08 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置
WO2011013379A1 (en) * 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
JP2011071160A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法
WO2012056704A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子および半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
JP2006269633A (ja) * 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
JP2008004643A (ja) * 2006-06-20 2008-01-10 Toshiba Corp 半導体装置
JP2008147362A (ja) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
JP2010067737A (ja) * 2008-09-10 2010-03-25 Sony Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207444A (ja) * 2013-03-26 2014-10-30 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 炭化珪素装置および炭化珪素装置の形成方法

Also Published As

Publication number Publication date
DE112012004043T5 (de) 2014-07-24
US20140203393A1 (en) 2014-07-24
US9202940B2 (en) 2015-12-01
CN103703565A (zh) 2014-04-02
WO2013046908A1 (ja) 2013-04-04
CN103703565B (zh) 2017-09-01
DE112012004043B4 (de) 2018-03-22
JPWO2013046908A1 (ja) 2015-03-26

Similar Documents

Publication Publication Date Title
JP5676002B2 (ja) 半導体装置
US10115834B2 (en) Method for manufacturing an edge termination for a silicon carbide power semiconductor device
US8716717B2 (en) Semiconductor device and method for manufacturing the same
JP4621708B2 (ja) 半導体装置及びその製造方法
US10840238B2 (en) Semiconductor device
CN105097934B (zh) 半导体器件及其制造方法
JP5406171B2 (ja) ＳｉＣ半導体装置
JP6415749B2 (ja) 炭化珪素半導体装置
US11195908B2 (en) Semiconductor device with carrier lifetime control
US9142687B2 (en) Semiconductor diode device
JP2008004643A (ja) 半導体装置
KR20140015412A (ko) 오버랩 도핑 영역을 갖는 쇼트키 다이오드를 포함하는 반도체 디바이스 및 그 제조 방법
KR20140023942A (ko) 우묵한 종단 구조 및 우묵한 종단 구조를 포함하는 전자 장치를 제조하는 방법
US9196488B2 (en) Semiconductor device and manufacturing method thereof
JP6833848B2 (ja) 面積効率の良いフローティングフィールドリング終端
JP2023065461A (ja) 半導体装置
US20180047855A1 (en) Power semiconductor element and power semiconductor module using same
US9620600B2 (en) Semiconductor device having termination region with laterally heterogeneous insulating films
JP5735611B2 (ja) ＳｉＣ半導体装置
US20230187489A1 (en) Silicon carbide semiconductor device
US20160276441A1 (en) Semiconductor device
JP7280213B2 (ja) 半導体装置
WO2024084778A1 (ja) 半導体装置とその製造方法
US11430862B2 (en) Superjunction semiconductor device including parallel PN structures and method of manufacturing thereof
JP2022137613A (ja) ＳｉＣ－ＭＯＳＦＥＴ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5676002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250