CN103703565B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103703565B
CN103703565B CN201280036061.2A CN201280036061A CN103703565B CN 103703565 B CN103703565 B CN 103703565B CN 201280036061 A CN201280036061 A CN 201280036061A CN 103703565 B CN103703565 B CN 103703565B
Authority
CN
China
Prior art keywords
protection ring
embedment
semiconductor device
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280036061.2A
Other languages
English (en)
Other versions
CN103703565A (zh
Inventor
川上刚史
中木义幸
藤井善夫
渡边宽
中田修平
海老原洪平
古川彰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103703565A publication Critical patent/CN103703565A/zh
Application granted granted Critical
Publication of CN103703565B publication Critical patent/CN103703565B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明的目的在于提供一种无需高位置精度地形成埋入注入层，具有高耐压并且高可靠性的半导体装置。本发明的半导体装置具备：作为第2导电类型的活性区域的基极2，形成于第1导电类型的半导体层表层，构成半导体元件；作为第2导电类型的多个第1杂质区域的保护环11～保护环16），在半导体层表层，以俯视时分别包围基极2的方式相互离开地形成；以及作为第2导电类型的第2杂质区域的埋入注入层18，被埋入到半导体层表层，连接多个保护环11～保护环16的底部中的至少两个。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及在元件的外周部具备用于提高耐压性能的终端区域的半导体装置。
背景技术
作为以二极管、MOSFET（Metal-Oxide-Semiconductor Field-Effect-Transistor，金属-氧化物-半导体场效应晶体管）、IGBT（Insulated Gate BipolarTransistor，绝缘栅双极晶体管）为代表的半导体装置的耐压，有二极管的逆向耐压、晶体管的OFF（断开）耐压，但它们都是不使半导体元件作为有源元件发挥功能的状态下的耐压。在该不使半导体元件作为有源元件发挥功能的状态下，对半导体装置施加的电压通过向形成了元件的半导体基板内扩展的耗尽层保持。
作为用于提高半导体装置的耐压性能的技术，已知以包围在半导体基板中作为有源元件发挥功能的活性区域（Active Area）的方式，设置具有与该半导体基板相反的导电类型的杂质注入层的终端区域。
作为终端区域的构造（终端构造），已知如下构造：在活性区域的外侧朝向外侧多重地相互离开地形成与半导体基板相反的导电类型的杂质注入层。在从上部观察半导体装置时，该杂质注入层是环状，所以被称为保护环、或者FLR（Field Limiting Ring，场限环）。在本发明中，将多个保护环整体称为保护环构造。
如果预先设置这样的保护环构造，则耗尽层易于向活性区域的外侧扩展。其结果，活性区域的底端部（观察剖面时的注入层的拐角部）中的电场集中被缓和，能够提高半导体装置的耐压。
在MOSFET、IGBT等晶体管中，通常，活性区域的最外部成为与半导体基板相反的导电类型的深的杂质注入层（阱）。因此，保护环与阱同时形成的情况较多。这在PIN（P-Intrinsic（本征）-N）二极管中也相同，保护环通常与成为活性区域的杂质注入层（基极）同时形成。
如上所述，保护环构造的作用是使耗尽层向活性区域的外侧扩展。但是，与其相伴地，不仅是活性区域的底端部，而在各个保护环的外侧底端部也发生电场集中。PN结面附近的杂质浓度变化越急剧，该电场集中倾向于变得越强。
阱、基极有较高的浓度，所以PN结面附近的浓度变化变得剧烈，易于发生强的电场集中。因此，在Si（硅）中，通常，通过长时间高温的退火处理，促进杂质扩散，使PN结面附近的浓度变化变缓，从而缓和电场集中。
或者，在活性区域的底端部和各个保护环的外侧底端部，形成较低浓度的埋入注入层，使浓度阶段性地变化，从而能够缓和电场集中。在专利文献1中示出了这样的现有技术。
另外，作为与终端构造有关的技术，存在专利文献2以及专利文献3公开的技术。
现有技术文献
专利文献
专利文献1：日本特开2008-4643号公报
专利文献2：日本特开2002-231965号公报
专利文献3：日本专利3708057号公报
发明内容
发明所要解决的技术问题
一般，在保护环构造中，耗尽层未连接的保护环无法保持电压。即，为了最大限度地发挥保护环构造的性能，需要将耗尽层连接至最外侧的保护环，但各个保护环有浮动电位，所以从它们扩展的耗尽层的延伸易于受到干扰（固定电荷、吸附电荷、外部电场）的影响。这在专利文献1中也是同样的。
另外，根据专利文献1，即使不使用杂质扩散，也能够缓和活性区域的底端部和各个保护环的外侧底端部的电场集中。因此，看起来对SiC（碳化硅）那样的杂质扩散长度极其短的半导体材料有效。
但是，关于SiC那样的宽能带隙半导体，由于基板浓度高，所以耗尽层的伸展小。因此，必须使各个保护环的间隔窄至小于几μm。在这样的状况下，难以高精度地形成专利文献1那样的埋入注入层。
本发明是为了解决上述那样的问题而完成的，其目的在于提供一种无需以高的位置精度形成埋入注入层，具有高耐压并且高可靠性的半导体装置。
解决技术问题的技术方案
本发明的半导体装置其特征在于具备：第2导电类型的活性区域，形成于第1导电类型的半导体层表层中，构成半导体元件；第2导电类型的多个第1杂质区域，在所述半导体层表层，以俯视时分别包围所述活性区域的方式，分别相互离开地形成；以及第2导电类型的第2杂质区域，被埋入到所述半导体层表层，连接多个所述第1杂质区域的底部中的至少两个。
发明效果
根据本发明的半导体装置具备：第2导电类型的活性区域，形成于第1导电类型的半导体层表层，构成半导体元件；第2导电类型的多个第1杂质区域，在所述半导体层表层，以俯视时分别包围所述活性区域的方式，分别相互离开地形成；以及第2导电类型的第2杂质区域，被埋入到所述半导体层表层，连接多个所述第1杂质区域的底部中的至少两个，从而能够提供无需高位置精度地形成埋入注入层而具有高耐压并且高可靠性的半导体装置。
本发明的目的、特征、方面、以及优点通过以下的详细的说明和附图，将更加明确。
附图说明
图1是示出将本发明应用于PIN二极管的情况的结构的俯视图。
图2是示出将本发明应用于PIN二极管的情况的结构的剖面图。
图3是示出本发明的实施方式1的半导体装置的结构的剖面图。
图4是示出本发明的实施方式1的半导体装置的结构的剖面图。
图5是示出本发明的实施方式1的半导体装置的结构的剖面图。
图6是示出本发明的实施方式1的半导体装置的效果的图。
图7是示出本发明的实施方式1的半导体装置的变形例1的结构的剖面图。
图8是示出本发明的实施方式1的半导体装置的变形例2的结构的剖面图。
图9是示出本发明的实施方式2的半导体装置的结构的剖面图。
图10是示出本发明的实施方式2的半导体装置的其它方式的结构的剖面图。
图11是示出本发明的实施方式3的半导体装置的结构的剖面图。
图12是示出本发明的实施方式3的半导体装置的其它方式的结构的剖面图。
图13是示出本发明的实施方式3的半导体装置的变形例的结构的剖面图。
图14是示出本发明的实施方式3的半导体装置的变形例的结构的剖面图。
图15是示出本发明的实施方式4的半导体装置的结构的剖面图。
图16是示出本发明的实施方式1的半导体装置的效果的图。
附图标记：
1：半导体基板；2：基极；3：终端区域；4：阳极电极；5：阴极电极；11～16、61～66：保护环；17、67：保护环构造；18、24、30、68：埋入注入层；19：P型区域；20：PN结面；21：钝化膜；22：外侧端部；23：基板表面；25～27、40～46、70～76：埋入保护环；28：埋入保护环构造；31：阳极电极端；32：绝缘膜；33：场板；47、77：第1埋入注入层；48、50、51、81：第2埋入注入层；49：内侧底端部；59：肖特基电极；60：注入层；100：二极管；101～104、201、202、301～304、401：终端构造。
具体实施方式
图1是示出将本发明应用于二极管的情况的二极管100的结构的俯视图，图2是示出沿图1中的A-A线的剖面的剖面图。
在二极管100中，如图1以及图2所示，在以较低浓度包含N型（第1导电类型）杂质的半导体基板1（半导体层）的表面内，形成有以较高浓度包含P型（第2导电类型）杂质的注入层构成的活性区域（基极2），进而以包围基极2的方式，形成有由多个P型注入层构成的终端区域3。
然后，在基极2上配设阳极电极4，在与形成有阳极电极4的主面相反的一侧的面（基板背面）上，如图2所示，配设有阴极电极5。
在这样的结构中，通过对与基极2接触的阳极电极4和基板背面的阴极电极5之间施加偏置电压，半导体装置作为PIN二极管发挥功能。
以下，作为本发明的半导体装置的实施方式，以作为终端区域的表面构造的终端构造为中心而进行说明。
<实施方式1>
<结构>
图3是示出本发明的实施方式1的终端构造101的构造的剖面图。
以包围如图1以及图2那样形成的基极2的方式，形成了由与基极2相同的第2导电类型并且相同的浓度的保护环11～保护环16构成的保护环构造17（第1杂质区域）。保护环11～保护环16相互离开地形成，在半导体基板1表面中，俯视时包围基极2地形成。
作为活性区域的基极2的底端部、和保护环11～保护环16（第1杂质区域）的底部通过比基极2更深地注入的、作为浓度比保护环11～保护环16更低的P型（第2导电类型）注入层的埋入注入层18（第2杂质区域）连接。在图中，保护环11～保护环16全部的底部通过埋入注入层18连接。
为了得到基极2和阳极电极4的欧姆接触，基极2以及保护环11～保护环16成为最表面的浓度特别高的浓度分布。以基极2的端部为基准，以使相互的离开距离逐渐变大的方式，俯视时包围基极2地设置了保护环11～保护环16。
关于埋入注入层18，由于具有半导体基板1表面的浓度非常低、且在基极2以及保护环11～保护环16的底部（注入深度、PN结深度）附近具有最大浓度的浓度分布、即逆行（retrograde）分布，所以可以说是埋入到半导体基板1内部的层。
因此，关于图3所示的埋入注入层18的注入深度，以基极2以及保护环11～保护环16的底部为中心，分布直至比它们的底部更深的位置。然后，作为第2杂质区域的埋入注入层18与作为活性区域的基极2的底部连接。
埋入注入层18能够通过高能量杂质注入（高能量离子注入）、杂质注入之后的n型外延膜生长等来形成。在通过前者形成埋入注入层18的情况下，半导体基板1表面还有时略微成为P型，但不会出现问题。在通过后者形成埋入注入层18的情况下，在形成了埋入注入层18之后，形成基极2和保护环11～保护环16。
将埋入注入层18的注入量（注入面密度）设定为在对半导体装置施加了额定电压的一半程度的逆向电压时完全耗尽化即可。埋入注入层18的优选的注入量是由半导体材料决定的RESURF（降低表面电场）条件的0.4～0.9倍左右。另外，关于RESURF条件，在Si下是大致1×1012cm-2，在多型4H的SiC下是大致1×1013cm-2（活性化率100%的情况下）。
另外，关于埋入注入层18（第2杂质区域），为了保护将作为活性区域的基极2从最外侧包围的保护环16（第1杂质区域）的外侧底端部，优选向保护环16的外侧伸出。
另外，在图3中示出了一个剖面（图1中的A-A剖面），但能够如图1那样在包围基极2的终端区域3中，设置多个成为图3那样的剖面构造的部位。即，埋入注入层18是从作为活性区域的基极2放射状地形成的。
根据这样的结构，在零偏置时，基极2、保护环11～保护环16、埋入注入层18成为相同的电位。
如果在此施加逆向电压，则如图4示意地示出，耗尽层从作为P型区域19与半导体基板1（漂移层）的边界的PN结面20伸展。
即，从零偏置时，耗尽层从基极2连接至作为位于最外侧的保护环的保护环16。逆向电压上升，埋入注入层18完全耗尽化之后，保护环11～保护环16的一部分耗尽化，从而半导体基板1内的耗尽化伸展。
即，根据该结构，即使产生干扰，也不会发生不保持电压的保护环。
即使在代替埋入注入层18而在半导体基板1表面中通过具有最大浓度的高斯分布的杂质层连接了基极2以及保护环11～保护环16的情况下、或者通过从表面至规定深度的浓度为恒定的箱形分布的杂质层连接了基极2以及保护环11～保护环16的情况下，也得到上述效果。
以下，说明通过具备具有上述逆行分布的埋入注入层18而得到的效果。
通过使埋入注入层18成为最大浓度的深度位于保护环11～保护环16（基极2也同样）的底部（注入深度、PN结深度）附近、即将埋入注入层18埋入到半导体基板1内部，从而能够减小保护环11～保护环16的底部、与埋入注入层18的浓度差。
在恒定注入量下比较时，关于与保护环11～保护环16的底部的浓度的浓度差，相比于利用具有高斯分布的注入层、或者具有箱形分布的注入层的情况，利用具有上述逆行分布的注入层、即埋入注入层18的情况更小。因此，关于其层边界中的浓度变化，利用具有逆行分布的埋入注入层18的情况变小，能够缓和急剧的浓度变化。
因此，根据本发明的结构，能够有效地缓和基极2以及保护环11～保护环16的底端部中的电场集中。
另外，在终端区域中，通常，形成钝化膜21（参照图5），但如果负的电荷吸附到钝化膜21的表面，则易于在终端构造最外部的半导体/钝化膜界面产生高电场。
其结果是，有发生钝化膜21的劣化以及破坏的可能性。这特别在SiC那样的绝缘破坏电场的大的宽能带隙半导体中成为问题（由于宽能带隙半导体以及钝化膜的绝缘破坏电场为相同的级别），在半导体装置的电气特性中以耐压的变动、降低这样的形式被观测。
根据本发明的结构，如图5所示，由于埋入注入层18的基板表面浓度非常低，所以能够弱化在埋入注入层18的外侧端部22的正上的基板表面23（半导体/钝化膜界面）发生的电场。因此，根据本发明的结构，能够提高耐压和可靠性。
图6是示出表示上述2个电场缓和的效果的仿真结果的图。此处，将半导体基板设为多型4H的SiC（多型4H的SiC的临界电场是3MV/cm）。仿真模型被设想为1.7kV耐压品，图示的电场强度是1.7kV处的值。
如图6所示，能够通过本发明的结构（具备埋入注入层的结构）有效地抑制“半导体基板内部的最大电场”。
具体而言，在使用了本发明的结构的情况、特别具备比基极2以及保护环11～保护环16更深的埋入注入层18的情况下，能够抑制为2.68MV/cm，成为比未设置注入层自身的情况（3.64MV/cm）、设置了具有箱形分布的注入层的情况（2.72MV/cm）更低的值。
另外，可知也能够有效地抑制“终端构造端部的基板表面电场”。
具体而言，在使用了本发明的结构的情况、特别是具备比基极2以及保护环11～保护环16更深的埋入注入层18的情况下，能够抑制为0.67MV/cm（即使在有吸附电荷的情况下也为1.05MV/cm），成为比设置了具有箱形分布的注入层的情况的0.77MV/cm（在有吸附电荷的情况下为1.19MV/cm）低的值。
特别是，抑制“终端构造端部的基板表面电场”的效果大，即使在钝化膜21的表面吸附了负的电荷的情况下也维持该效果。这是在专利文献2以及专利文献3中未记载的特征。
另外，关于埋入注入层18的适当的注入量，相对于作为多型4H的SiC的RESURF条件的1×1013cm-2，是0.4～0.9倍左右（参照图16）。如果大于该注入量以上，则埋入注入层18的外侧端部处的电场集中显著变大，针对负的吸附电荷的耐性也降低。
图16是将纵轴设为电场强度（MV/cm），将横轴设为埋入注入层的注入量（cm-2），而示出埋入注入层18中的电场集中的情形的仿真结果。
如图16所示，半导体基板1内部的最大电场在埋入注入层18的注入量为0.9×1013cm-2时成为最小，另一方面，终端构造端部的基板表面电场随着埋入注入层18的注入量变高而变大。
另外，在埋入注入层18的注入量是0.4～0.9×1013cm-2（RESURF条件的0.4～0.9倍左右）时，能够将半导体内部的最大电场抑制为3.0MV/cm以下，将终端构造端部的基板表面电场抑制为1.5MV/cm以下。
进而，根据本发明的结构，还得到制造方面的效果。以下，对此进行说明。
具备埋入注入层18的主要的目的在于连接基极2以及保护环11～保护环16，所以与埋入注入层18有关的分辨率、以及对准精度是几μm就足够了。
因此，即使在如宽能带隙半导体那样需要形成高精细的保护环的情况下，也能够容易地形成埋入注入层。特别是，在通过高能量杂质注入形成埋入注入层的情况下，使用相应的厚的抗蚀剂掩模，但在该结构中不会产生分辨率的问题。
另外，在该结构中，由于能够积极地利用埋入注入层18的具有峰值的浓度分布，所以不需要利用基于退火处理的杂质扩散、变更了注入能量的多次杂质注入。
即，该结构针对SiC那样的杂质扩散长度极短的宽能带隙半导体是极其有效的。另外，即使是如Si那样可以进行杂质扩散的材料，也能够用于退火时间的缩短等节拍时间（tact time）的削减。
另外，上述效果在以下的本发明变形例中也是适用的。
<变形例1>
图7是示出作为实施方式1的变形例1的终端构造103的剖面图。通过埋入注入层24，基极2和作为一部分的保护环的保护环11～保护环13连接。保护环构造17中的保护环14～保护环16未与埋入注入层24连接。
该结构在连接了全部的保护环的情况下，耗尽层向外侧过度伸展那样的情况下，能够用于抑制耗尽层的伸展。
<变形例2>
图8是示出作为实施方式1的变形例2的终端构造104的剖面图。在包围基极2的保护环构造17（第1杂质区域）的俯视时外侧的区域，除了实施方式1的终端构造101的埋入注入层18以外还形成有具备在半导体层表层埋入的埋入保护环25～埋入保护环27的埋入保护环构造28（第3杂质区域）。
第2导电类型的埋入保护环25～埋入保护环27（第3杂质区域）与埋入注入层18同样地被埋入到半导体基板1内部（在图中，被埋入到与埋入注入层18相同的深度），如图所示，分别相互离开而包围保护环构造17地形成。
该结构能够用于在终端构造101中得不到充分的耐压的情况下，延长耗尽层而提高耐压。
通过使埋入注入层18和埋入保护环构造28（埋入保护环25～埋入保护环27）也分担由保护环构造17保持的电压，能够进一步缓和半导体内部的电场集中，增加耐压。
<效果>
根据本发明的实施方式，在半导体装置中，具备：作为第2导电类型的活性区域的基极2，形成于第1导电类型的半导体层表层，构成半导体元件；作为第2导电类型的多个第1杂质区域的保护环11～保护环16，在半导体层表层，以俯视时分别包围基极2的方式相互离开地形成；以及作为第2导电类型的第2杂质区域的埋入注入层18，埋入于半导体层表层，连接多个保护环11～保护环16的底部中的至少两个，从而能够提供即使在具备以窄的间隔形成的保护环的情况下，也无需使用高位置精度地形成的注入层，通过应用保护环构造17的性能而具有高耐压并且高可靠性的半导体装置。
即，具备埋入注入层18的主要目的是连接多个保护环11～保护环16，所以只要其分辨率以及对准精度为几μm就足够了，所以能够提供无需高位置精度地形成注入层，具有高耐压并且高可靠性的半导体装置。
直至埋入注入层18完全耗尽化，通过埋入注入层18连接的保护环11～保护环16为等电位。其结果是，耗尽层易于连接至最外周的保护环16。因此，能够实现高耐压并且高可靠性。
另外，在通过埋入注入层18覆盖的保护环11～保护环16的底端部中，电场被缓和。埋入注入层18能够与保护环11～保护环16底部的深度（注入深度）相配合地提高其浓度，能够提高电场缓和的效果。
另外，不需要利用基于退火处理的杂质扩散、变更了注入能量的多次杂质注入而能够形成埋入注入层18。即，在应用于SiC那样的杂质扩散长度极短的宽能带隙半导体的情况下，极其有效。另外，即使在如Si那样可以进行杂质扩散的材料下，对退火时间的缩短等生产节拍时间的削减也有效果。
另外，通过在终端区域中埋入埋入注入层18，该区域的半导体基板1的表面电场被抑制。
另外，根据本发明的实施方式，在半导体装置中，作为第2杂质区域的埋入注入层18与作为活性区域的基极2的底部连接，从而能够与保护环11～保护环16底部的深度（注入深度）相配合地提高埋入注入层18的浓度，能够提高该底部的电场缓和效果。
另外，根据本发明的实施方式，在半导体装置中，作为第2杂质区域的埋入注入层18与作为多个第1杂质区域的保护环11～保护环16的底部的全部连接，从而耗尽层更易于连接至最外周的保护环16。因此，能够实现高耐压并且高可靠性。
另外，根据本发明的实施方式，在半导体装置中，作为第2杂质区域的埋入注入层18形成至俯视时从最外侧包围作为活性区域的基极2的作为第1杂质区域的保护环16的俯视时更外侧，从而能够缓和俯视时从最外侧包围基极2的保护环16的外侧的电场。
另外，根据本发明的实施方式，在半导体装置中，还具备相互离开地埋入到半导体层表层中且俯视时分别包围作为第1杂质区域的保护环11～保护环16的、作为第2导电类型的多个第3杂质区域的埋入保护环25～埋入保护环27，从而能够进一步扩展耗尽层，实现高耐压以及高可靠性。
另外，根据本发明的实施方式，在半导体装置中，作为第3杂质区域的埋入保护环25～埋入保护环27被埋入到与作为第2杂质区域的埋入注入层18相同的深度，从而能够在终端区域的基板表面降低杂质浓度，能够实现基板表面的电场缓和。
另外，根据本发明的实施方式，在半导体装置中，作为第1杂质区域的保护环11～保护环16形成于半导体层表面，从而能够削减用于形成保护环的工序。
<实施方式2>
<结构>
图9是示出本发明的实施方式2的终端构造201的剖面图。埋入注入层30（第2杂质区域）连接保护环11～保护环16的底部，但与实施方式1中的情况不同，未与作为活性区域的基极2连接。
在实施方式1的情况下，由于相比于基极2，埋入注入层的PN结的势垒（扩散电位）更低，所以如果施加正向电压，则首先最初从埋入注入层18开始流过电流（由于相比于基极2，埋入注入层的杂质浓度更低）。因此，在最接近终端构造的阳极电极端31（参照图9）产生电流集中，有可能导致热破坏。
因此，通过使埋入注入层30和基极2分离，切断从埋入注入层30向阳极电极4的电流路径，使电流路径仅成为基极2。其结果是，能够缓和阳极电极端31处的电流集中。
但是，在这样的结构中，不仅保护环构造17为浮动电位，而且基极2底端部的电场缓和也可能变得不充分。
因此，也可以如图10所示的终端构造202那样，隔着绝缘膜32，使阳极电极4在保护环11（最内侧的第1杂质区域）之上延伸，形成作为布线层的场板33。通过这样的构造，能够在逆向电压施加时，使保护环构造17的电位接近基极2的电位，缓和基极2底端部的电场集中。
另外，在实施方式2中，针对埋入注入层30，能够应用与实施方式1所示的结构同样的结构、例如图7所示那样的连接保护环的一部分的结构（是连接至少两个保护环的结构即可）、图8所示那样的还在俯视时外侧的区域具备埋入保护环的结构。
<效果>
根据本发明的实施方式，在半导体装置中，作为第2杂质区域的埋入注入层30未与作为活性区域的基极2连接，从而能够抑制正向电压施加时的向阳极电极4的电流集中。
另外，根据本发明的实施方式，在半导体装置中，在最内侧的作为第1杂质区域的保护环11上，隔着绝缘膜32，具备与作为活性区域的基极2连接的作为布线层的场板33，从而能够缓和逆向电压施加时的基极2底端部的电场集中。
<实施方式3>
<结构>
图11是示出本发明的实施方式3的终端构造301的剖面图。在基极2的俯视时外侧，形成有由比基极2更深地注入并埋入的埋入保护环40～埋入保护环46（第1杂质区域）构成的第1埋入注入层47。埋入保护环40～埋入保护环46相互离开，以俯视时包围基极2的方式形成。
埋入保护环40～埋入保护环46的底部通过比埋入保护环40～埋入保护环46更深地注入的第2埋入注入层48来连接。第1埋入注入层47在基极2的底部附近具有最大浓度，第2埋入注入层48在第1埋入注入层47的底部附近具有最大浓度。
此处，第1埋入注入层47的注入量是RESURF条件的1～2倍左右，第2埋入注入层48的注入量是RESURF条件的0.4～0.9倍左右。在制造该结构时，相比于实施方式1以及实施方式2，掩模的个数增加，但能够比基极2大幅降低第1埋入注入层47的注入量以及浓度来形成，所以能够抑制埋入保护环40～埋入保护环46的底端部与第2埋入注入层48之间的浓度变化所引起的电场集中。
另外，第1埋入注入层47的浓度相比于第2埋入注入层48较高，所以第1埋入注入层47使基极2的底端部的浓度变化缓和的效果比实施方式1以及实施方式2更大。
在该结构中，在埋入保护环40的内侧底端部（基极2下的部分）中发生的电场集中比实施方式1以及实施方式2稍微变大。
因此，通过如图12所示的终端构造302那样，将第2埋入注入层50形成至埋入保护环40的内侧，能够缓和在埋入保护环40的内侧底端部49发生的电场集中。
在实施方式3中，由于形成具有中间的浓度（或者注入量）的注入层（第1埋入注入层47），所以相比于实施方式1以及实施方式2，更不易产生急剧的浓度变化所引起的电场集中。
<变形例>
在实施方式3中，还能够实现以下所示的变形例。
图13是实施方式3的变形例（终端构造303）。在比基极2更深的位置，在相同的深度，形成有第1埋入注入层47（第1杂质区域）和第2埋入注入层51（第2杂质区域）。
图14是实施方式3的变形例（终端构造304）。在与基极2大致相同的深度，形成有由埋入保护环70～埋入保护环76构成的第1埋入注入层77和第2埋入注入层81。第2埋入注入层81（第2杂质区域）和基极2（活性区域）被连接。
这些结构在注入机的最大能量低的情况、需要在基极的形成中使用最大能量的情况下是有用的。
另外，在实施方式3中，能够针对第2埋入注入层，应用与实施方式1以及实施方式2所示的结构同样的结构、例如图7所示那样的连接保护环的一部分的结构、图8所示那样的还在俯视时外侧的区域具备埋入保护环的结构。另外，也能够应用使第1埋入注入层和基极2离开的结构。
<效果>
根据本发明的实施方式，在半导体装置中，作为第2杂质区域的第2埋入注入层51与作为活性区域的基极2连接，从而耗尽层更易于连接至最外周的保护环46。因此，能够实现高耐压并且高可靠性。
另外，根据本发明的实施方式，在半导体装置中，作为第1杂质区域的埋入保护环40～埋入保护环46被埋入到半导体层表层而形成，从而电场集中被进一步缓和。
另外，根据本发明的实施方式，在半导体装置中，作为第1杂质区域的埋入保护环40～埋入保护环46、和作为第2杂质区域的第2埋入注入层51被埋入而形成，从而能够在终端区域的基板表面降低杂质浓度，能够实现基板表面的电场缓和。
<实施方式4>
<结构>
图15是示出本发明的实施方式4的终端构造401的剖面图。图15所示的构造是肖特基势垒二极管的终端构造，但如果使位于肖特基电极59的端部下方的注入层60成为PIN二极管的基极，则能够应用与实施方式1～3所示的结构同样的结构。
还能够针对具备由保护环61～保护环66构成的保护环构造67、和连接各保护环61～保护环66的埋入注入层68的图示的构造，施加实施方式1～3所示那样的变形。
但是，在肖特基的势垒比PN结低的情况下，无需设为实施方式2的结构。
<其它应用例>
在实施方式1～4中，固定了保护环的数量，但保护环的数量根据要求的耐压、各个保护环宽、各个保护环间隔而变化。一般地，耐压越高，需要越多保护环的数量。这在例如图8所示的与埋入注入层同时形成的埋入保护环中也是同样的。
在实施方式1～4中，将保护环构造记载为在保护环宽恒定的条件下，使保护环间隔逐渐变宽，但保护环宽也可以逐渐变小。一般地，保护环构造被形成为“保护环宽÷保护环间隔”朝向外侧变小。
在实施方式1～3中，说明了应用于由N型半导体基板和P型注入层构成的PIN二极管的结构，但即使使半导体装置整体的导电类型成为相反，也可得到同样的效果。
另外，不仅是PIN二极管，即使应用于MOSFET、IGBT、BJT（Bipolar JunctionTransistor，双极结晶体管）等晶体管，也可得到同样的效果。
在实施方式4中，说明了应用于由N型半导体基板和肖特基势垒构成的肖特基势垒二极管的结构，但即使使半导体装置整体的导电类型成为相反，也可得到同样的效果。
另外，半导体基板不限于Si、SiC，也可以使用具有宽能带隙的半导体、例如由氮化镓系材料、金刚石构成的基板。最佳的埋入注入层的注入量由主要使用的半导体材料的介电常数和绝缘破坏电场决定。
由于由这样的宽能带隙半导体构成的开关元件、二极管元件的耐电压性更高，且容许电流密度也更高，所以相比于Si能够实现小型化，通过使用这些小型化了的开关元件、二极管元件，能够使嵌入了这些元件的半导体装置模块小型化。
另外，由于耐热性也高，所以还能够实现散热器的散热片的小型化、并非水冷而利用空冷的冷却，能够使半导体装置模块进一步小型化。
另外，关于用于注入的杂质，只要是B（硼）、N（氮）、Al（铝）、P（磷）、As（砷）、In（铟）等与半导体材料的原子置换而活性化的材料，则可以是任意的材料。但是，扩散长度大的杂质在注入量不同的区域的界面，浓度变化变得平缓，电场集中被缓和。因此，只要是N型半导体基板，就能够通过注入B（硼）、Al（铝）来形成P型注入层，能够期待更好的效果。
另外，在本发明的实施方式中，还记载了各构成要素的材质、材料、实施的条件等，但这些仅为例示而不限于记载的内容。
另外，本发明能够在该发明的范围内，实现各实施方式的自由的组合、或者各实施方式的任意的构成要素的变形、或者各实施方式的任意的构成要素的省略。
虽然详细说明了本发明，但上述说明在所有方面都为例示，本发明不限于此。理解为在不脱离本发明的范围的情况下能够想到未例示的无数的变形例。

Claims (14)

1.一种半导体装置，其特征在于，具备：
第2导电类型的活性区域，形成于第1导电类型的半导体层表层，构成半导体元件；
第2导电类型的多个第1杂质区域，在所述半导体层表层，以俯视时分别包围所述活性区域的方式，相互离开地形成；以及
第2导电类型的第2杂质区域，被埋入到所述半导体层表层，连接多个所述第1杂质区域的底部中的至少两个，
所述第2杂质区域不露出所述半导体层表层。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第2杂质区域与所述活性区域连接。
3.根据权利要求1或者2所述的半导体装置，其特征在于，
所述第2杂质区域与所述活性区域的底部连接。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第2杂质区域未与所述活性区域连接。
5.根据权利要求1或者2所述的半导体装置，其特征在于，
所述第2杂质区域与多个所述第1杂质区域的底部的全部连接。
6.根据权利要求5所述的半导体装置，其特征在于，
所述第2杂质区域被形成至俯视时的任意的所述第1杂质区域的更外侧。
7.根据权利要求1或者2所述的半导体装置，其特征在于，
所述第2杂质区域的杂质浓度低于所述第1杂质区域。
8.根据权利要求1或者2所述的半导体装置，其特征在于，
还具备第2导电类型的多个第3杂质区域，该多个第3杂质区域相互离开地埋入到所述半导体层表层，俯视时分别包围所述第1杂质区域。
9.根据权利要求8所述的半导体装置，其特征在于，
所述第3杂质区域被埋入到与所述第2杂质区域相同的深度。
10.根据权利要求1或者2所述的半导体装置，其特征在于，
所述第1杂质区域形成于所述半导体层表面。
11.根据权利要求10所述的半导体装置，其特征在于，
在最内侧的所述第1杂质区域上，隔着绝缘膜，具备与所述活性区域连接的布线层。
12.根据权利要求1或者2所述的半导体装置，其特征在于，
所述第1杂质区域被埋入到所述半导体层表层而被形成。
13.根据权利要求12所述的半导体装置，其特征在于，
所述第1杂质区域被埋入到与所述第2杂质区域相同的深度而被形成，
所述第2杂质区域的底部连接多个所述第1杂质区域的底部中的至少两个。
14.根据权利要求1或者2所述的半导体装置，其特征在于，
所述活性区域是肖特基势垒二极管的注入层。
CN201280036061.2A 2011-09-28 2012-07-31 半导体装置 Active CN103703565B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-211980 2011-09-28
JP2011211980 2011-09-28
PCT/JP2012/069407 WO2013046908A1 (ja) 2011-09-28 2012-07-31 半導体装置

Publications (2)

Publication Number Publication Date
CN103703565A CN103703565A (zh) 2014-04-02
CN103703565B true CN103703565B (zh) 2017-09-01

Family

ID=47994962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280036061.2A Active CN103703565B (zh) 2011-09-28 2012-07-31 半导体装置

Country Status (5)

Country Link
US (1) US9202940B2 (zh)
JP (1) JP5676002B2 (zh)
CN (1) CN103703565B (zh)
DE (1) DE112012004043B4 (zh)
WO (1) WO2013046908A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6089733B2 (ja) * 2013-01-30 2017-03-08 富士電機株式会社 半導体装置
US9035322B2 (en) 2013-03-26 2015-05-19 Infineon Technologies Ag Silicon carbide device and a method for manufacturing a silicon carbide device
US9257511B2 (en) 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP2015032665A (ja) * 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置
EP3012870A1 (en) * 2014-10-20 2016-04-27 ABB Technology AG Edge termination for high voltage semiconductor devices
WO2016071969A1 (ja) * 2014-11-05 2016-05-12 新電元工業株式会社 半導体素子
CN106328688B (zh) * 2015-07-02 2020-03-06 北大方正集团有限公司 一种超结器件终端分压区的结构和制作方法
CN106340534A (zh) * 2015-07-09 2017-01-18 北大方正集团有限公司 场限环和结终端扩展复合分压结构及该结构的制造方法
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
CN107359119B (zh) * 2016-05-09 2020-07-14 北大方正集团有限公司 一种超结功率器件及其制造方法
JP6740759B2 (ja) * 2016-07-05 2020-08-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6610786B2 (ja) * 2016-07-15 2019-11-27 富士電機株式会社 炭化珪素半導体装置
WO2018016165A1 (ja) * 2016-07-20 2018-01-25 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6760134B2 (ja) * 2017-03-01 2020-09-23 株式会社豊田中央研究所 半導体装置
TWI641152B (zh) * 2017-03-24 2018-11-11 王中林 電壓增加而電阻值增加的電阻元件
CN107425054A (zh) * 2017-08-07 2017-12-01 电子科技大学 一种功率半导体器件的终端结构
DE102017127848A1 (de) * 2017-11-24 2019-05-29 Infineon Technologies Ag Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP7107284B2 (ja) * 2019-07-08 2022-07-27 株式会社デンソー 半導体装置とその製造方法
CN115088080A (zh) * 2019-12-03 2022-09-20 株式会社电装 半导体装置
CN114497181B (zh) * 2021-12-16 2023-04-18 陕西半导体先导技术中心有限公司 一种功率器件的体内复合终端结构及制备方法
JP2024060452A (ja) * 2022-10-19 2024-05-02 株式会社デンソー 半導体装置とその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971059A (en) * 1974-09-23 1976-07-20 National Semiconductor Corporation Complementary bipolar transistors having collector diffused isolation
US4027325A (en) * 1975-01-30 1977-05-31 Sprague Electric Company Integrated full wave diode bridge rectifier
CH668147A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
JP3221673B2 (ja) * 1989-11-01 2001-10-22 新電元工業株式会社 高耐圧半導体装置
US6096618A (en) * 1998-01-20 2000-08-01 International Business Machines Corporation Method of making a Schottky diode with sub-minimum guard ring
JP4597284B2 (ja) * 1999-04-12 2010-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US6525394B1 (en) * 2000-08-03 2003-02-25 Ray E. Kuhn Substrate isolation for analog/digital IC chips
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
JP2002231965A (ja) 2001-02-01 2002-08-16 Hitachi Ltd 半導体装置
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP2006210667A (ja) * 2005-01-28 2006-08-10 Mitsubishi Electric Corp 半導体装置
JP2006269633A (ja) 2005-03-23 2006-10-05 Toshiba Corp 電力用半導体装置
US7511346B2 (en) * 2005-12-27 2009-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Design of high-frequency substrate noise isolation in BiCMOS technology
JP2007266123A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
US7737469B2 (en) 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
DE102006055151B4 (de) 2006-11-22 2011-05-12 Infineon Technologies Austria Ag Halbleiterbauelement mit Halbleiterzone sowie Verfahren zu dessen Herstellung
JP2008147362A (ja) * 2006-12-08 2008-06-26 Toyota Central R&D Labs Inc 半導体装置
CN101345254A (zh) * 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
CN101978502B (zh) * 2008-03-17 2012-11-14 三菱电机株式会社 半导体器件
US8324705B2 (en) * 2008-05-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diodes having low-voltage and high-concentration rings
JP4844605B2 (ja) * 2008-09-10 2011-12-28 ソニー株式会社 半導体装置
JP5376365B2 (ja) * 2009-04-16 2013-12-25 三菱電機株式会社 半導体装置
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP5383357B2 (ja) * 2009-07-08 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置
JP5741567B2 (ja) * 2009-07-31 2015-07-01 富士電機株式会社 半導体装置
JP2011071160A (ja) * 2009-09-24 2011-04-07 Toshiba Corp 半導体装置
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法
JP5395275B2 (ja) * 2010-10-29 2014-01-22 パナソニック株式会社 半導体素子およびその製造方法

Also Published As

Publication number Publication date
US20140203393A1 (en) 2014-07-24
JPWO2013046908A1 (ja) 2015-03-26
CN103703565A (zh) 2014-04-02
DE112012004043T5 (de) 2014-07-24
US9202940B2 (en) 2015-12-01
WO2013046908A1 (ja) 2013-04-04
JP5676002B2 (ja) 2015-02-25
DE112012004043B4 (de) 2018-03-22

Similar Documents

Publication Publication Date Title
CN103703565B (zh) 半导体装置
JP7105752B2 (ja) 絶縁ゲート型炭化珪素半導体装置
CN103219339B (zh) 半导体器件
JP5188037B2 (ja) 半導体装置
CN103262248B (zh) 半导体装置及其制造方法
CN102420249B (zh) 功率半导体装置
CN102299180B (zh) 包含单元区和具有高击穿电压结构的外围区的半导体器件
JP5365016B2 (ja) 半導体素子およびその製造方法
CN107078159A (zh) 半导体装置
CN104916637B (zh) 半导体器件及其制造方法
CN105474402A (zh) 碳化硅半导体器件及其制造方法
JP2013175655A (ja) 電力用半導体装置及びその製造方法
JP7073698B2 (ja) 半導体装置および半導体装置の製造方法
KR101802419B1 (ko) 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법
JP2014204038A (ja) 半導体装置及びその製造方法
JP5233158B2 (ja) 炭化珪素半導体装置
CN116759461A (zh) 一种高温稳定性的功率mosfet器件及其制备方法
JP6870516B2 (ja) 半導体装置および半導体装置の製造方法
JP2013232574A (ja) 炭化珪素半導体装置
US20110169080A1 (en) Charge balance power device and manufacturing method thereof
TWI798254B (zh) 用於具有快速切換能力的電荷平衡半導體功率裝置之系統和方法
JP2012238887A (ja) トレンチｍｏｓ型炭化珪素半導体装置の製造方法
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same
JP2013251467A (ja) 半導体装置および半導体装置の製造方法
KR102598676B1 (ko) 필러 구조물 및 이를 포함하는 수퍼 정션 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant