JP3221673B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JP3221673B2 JP3221673B2 JP28545589A JP28545589A JP3221673B2 JP 3221673 B2 JP3221673 B2 JP 3221673B2 JP 28545589 A JP28545589 A JP 28545589A JP 28545589 A JP28545589 A JP 28545589A JP 3221673 B2 JP3221673 B2 JP 3221673B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor device
- voltage semiconductor
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
本発明は高耐圧半導体装置の構造に関するものであ
る。
る。
【０００２】
従来、接合端部が半導体基体の主表面に露出するプレ
ーナ型等の半導体装置においては高い逆耐電圧を得る為
にガードリングを設ける構造が知られている。第１図は
ガードリングを設けた従来の高耐圧半導体装置の断面構
造図である。同図においては、１はN-導電型からなる半
導体基体、２はP+型導電型からなる第１の領域、３はP+
型導電型からなり、第１の領域２を取り囲んで形成した
１本又は複数本のガードリングとなる第２の領域、４は
N+導電型からなり、第１の領域２に第２の領域３を取り
囲んで形成したチャネルストッパ領域、５は第１の領域
の電極、６は等ポテンシャルリング（EQR）、７は絶縁
層である。第１図において、半導体装置の重要特性であ
るスイッチング時間（trr）及び耐圧は第１の領域２と
第２の領域３の形成条件によって決定される。即ち、耐
圧を上げるために、第１の領域２を深くするとtrrが悪
くなり、又、第２の領域３の接合を深くするとガードリ
ング間隔を広くする必要が生じ、結果として、半導体基
体の面積を増加し、従って、半導体装置を大型化する。
又、第１及び第２の領域の接合深さを浅くして、耐圧を
上げるためには第２の領域３のガードリング本数を増す
ことになり、この場合も半導体基体の面積を広くするこ
とになる。
ーナ型等の半導体装置においては高い逆耐電圧を得る為
にガードリングを設ける構造が知られている。第１図は
ガードリングを設けた従来の高耐圧半導体装置の断面構
造図である。同図においては、１はN-導電型からなる半
導体基体、２はP+型導電型からなる第１の領域、３はP+
型導電型からなり、第１の領域２を取り囲んで形成した
１本又は複数本のガードリングとなる第２の領域、４は
N+導電型からなり、第１の領域２に第２の領域３を取り
囲んで形成したチャネルストッパ領域、５は第１の領域
の電極、６は等ポテンシャルリング（EQR）、７は絶縁
層である。第１図において、半導体装置の重要特性であ
るスイッチング時間（trr）及び耐圧は第１の領域２と
第２の領域３の形成条件によって決定される。即ち、耐
圧を上げるために、第１の領域２を深くするとtrrが悪
くなり、又、第２の領域３の接合を深くするとガードリ
ング間隔を広くする必要が生じ、結果として、半導体基
体の面積を増加し、従って、半導体装置を大型化する。
又、第１及び第２の領域の接合深さを浅くして、耐圧を
上げるためには第２の領域３のガードリング本数を増す
ことになり、この場合も半導体基体の面積を広くするこ
とになる。
【０００３】
本発明は前記せる従来装置の欠点を解消し、高耐圧
で、スイッチング特性の優れた半導体装置の提供を目的
とする。
で、スイッチング特性の優れた半導体装置の提供を目的
とする。
【０００４】
第２図は本発明の実施例を示す断面構造図であり、第
１図と同位置符号は同一部分をしめす。１の半導体基体
は、例えばN+導電型の半導体バルク上にN-導電型のエピ
タキシアル層により形成する。 次いで、半導体基体１と異なるP-導電型となるように
拡散工程等により第３の領域８を形成する。 更に、半導体基体１と異なるP+導電型となるような拡
散工程等により、第１の領域２と第２の領域３を同時に
形成する。又、第３の領域８は第１の領域２及び第２の
領域３より不純物濃度を低く且つ深く形成する。これら
の形成により、第１の領域２はダイオードの場合にはア
ノード、トランジスタの場合にはベース、又、第２の領
域３はガードリングとしてそれぞれ作用する。なお、第
１の領域２をトランジスタのベースとするときは第１の
領域２内に表面からエミッタ領域を形成する。もちろ
ん、本発明の構造は高耐圧を必要とするサイリスタ、SI
T、FET等に適用し得るものである。この本発明の構造に
よれば、電圧を印可すると第３の領域８によりピンチオ
フとなり、表面付近の電界集中を緩和し、また、第２の
領域３であるガードリングによりスフェリカル部の電界
集中を緩和して耐圧を上げることができる。また、スイ
ッチング特性trrの改善のため、浅い接合を形成した場
合も、高耐圧を実現できる。第３図は本発明の装置にお
ける特性図であり、第３の領域８のP-導電型層の不純物
濃度と耐圧の関係曲線を示している。同図で「ガードリ
ング有」は第２の領域３のガードリングを２本形成した
ものである。又、第３の領域８のP-導電型層の不純物濃
度の増加とともに耐圧が向上する関係曲線を示したが、
その不純物濃度は１×1011〜１×1013cm-2が好ましい範
囲である。 本発明の構造において、第３の領域８は第１の領域２
と第２の領域３を包含するように形成し、かつ該半導体
基体１の表面のチャンネルストッパ領域４に取り囲まれ
るよう形成する必要があるがチャンネルストッパ領域と
の間は点線又は実線図示のように接していても離れてい
てもよい。本発明の効果はいずれの場合も生じるが、製
造プロセス上は点線図示の方が容易となる。本発明を第
２図の実施例により説明したが、前記せるごとく、ダイ
オード、バイポーラ・トランジスタ、FET、サイリス
タ、SIT等、適用する半導体装置に応じ、又、設計上の
要求に応じて、半導体基体内への領域、電極金属、絶縁
皮膜等の付加、削除、変更をなし得るものである。その
他、実施例において、導電型のＰとＮの等価的な変換も
任意になし得るものである。
１図と同位置符号は同一部分をしめす。１の半導体基体
は、例えばN+導電型の半導体バルク上にN-導電型のエピ
タキシアル層により形成する。 次いで、半導体基体１と異なるP-導電型となるように
拡散工程等により第３の領域８を形成する。 更に、半導体基体１と異なるP+導電型となるような拡
散工程等により、第１の領域２と第２の領域３を同時に
形成する。又、第３の領域８は第１の領域２及び第２の
領域３より不純物濃度を低く且つ深く形成する。これら
の形成により、第１の領域２はダイオードの場合にはア
ノード、トランジスタの場合にはベース、又、第２の領
域３はガードリングとしてそれぞれ作用する。なお、第
１の領域２をトランジスタのベースとするときは第１の
領域２内に表面からエミッタ領域を形成する。もちろ
ん、本発明の構造は高耐圧を必要とするサイリスタ、SI
T、FET等に適用し得るものである。この本発明の構造に
よれば、電圧を印可すると第３の領域８によりピンチオ
フとなり、表面付近の電界集中を緩和し、また、第２の
領域３であるガードリングによりスフェリカル部の電界
集中を緩和して耐圧を上げることができる。また、スイ
ッチング特性trrの改善のため、浅い接合を形成した場
合も、高耐圧を実現できる。第３図は本発明の装置にお
ける特性図であり、第３の領域８のP-導電型層の不純物
濃度と耐圧の関係曲線を示している。同図で「ガードリ
ング有」は第２の領域３のガードリングを２本形成した
ものである。又、第３の領域８のP-導電型層の不純物濃
度の増加とともに耐圧が向上する関係曲線を示したが、
その不純物濃度は１×1011〜１×1013cm-2が好ましい範
囲である。 本発明の構造において、第３の領域８は第１の領域２
と第２の領域３を包含するように形成し、かつ該半導体
基体１の表面のチャンネルストッパ領域４に取り囲まれ
るよう形成する必要があるがチャンネルストッパ領域と
の間は点線又は実線図示のように接していても離れてい
てもよい。本発明の効果はいずれの場合も生じるが、製
造プロセス上は点線図示の方が容易となる。本発明を第
２図の実施例により説明したが、前記せるごとく、ダイ
オード、バイポーラ・トランジスタ、FET、サイリス
タ、SIT等、適用する半導体装置に応じ、又、設計上の
要求に応じて、半導体基体内への領域、電極金属、絶縁
皮膜等の付加、削除、変更をなし得るものである。その
他、実施例において、導電型のＰとＮの等価的な変換も
任意になし得るものである。
【０００５】
本発明による簡単な構造で、耐圧を改善し、あわせて
スイッチング特性を向上した高耐圧半導体装置を提供す
ることができ、パワー用の前記せる各種の制御素子等に
利用して、産業上の効果極めて大なるものである。
スイッチング特性を向上した高耐圧半導体装置を提供す
ることができ、パワー用の前記せる各種の制御素子等に
利用して、産業上の効果極めて大なるものである。
第１図は従来装置の断面構造図、第２図は本発明の実施
例を示す断面構造図、第３図は特性図であり、１は半導
体基板、２は第１の領域、３は第２の領域、４はチャン
ネルストッパ領域、５は、電極、６は等ポテンシャルリ
ング（EQR）、７は絶縁層、８は第３の領域である。
例を示す断面構造図、第３図は特性図であり、１は半導
体基板、２は第１の領域、３は第２の領域、４はチャン
ネルストッパ領域、５は、電極、６は等ポテンシャルリ
ング（EQR）、７は絶縁層、８は第３の領域である。
Claims (2)
- 【請求項１】一の導電型をもつ半導体基体１の表面に形
成した前記一の導電型と逆の導電型をもつ第１の領域２
と、第１の領域２を取り囲んで該表面に形成した前記逆
の導電型の第２の領域３と、該第１の領域２と第２の領
域３を包含するように該表面に形成した前記逆の導電型
で、該第１の領域２及び第２の領域３より低不純物濃度
且つ、該第１の領域２及び第２の領域３より深く形成し
た第３の領域８と、該半導体基体１の表面の外周端部に
該第１の領域２、第２の領域３及び第３の領域８を取り
囲んで形成した該一の導電型で、且つ該半導体基体１の
表面より高不純物濃度のチャンネルストッパ領域４から
成ることを特徴とする高耐圧半導体装置。 - 【請求項２】第２の領域３を複数個形成したことを特徴
とする請求項１の高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28545589A JP3221673B2 (ja) | 1989-11-01 | 1989-11-01 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28545589A JP3221673B2 (ja) | 1989-11-01 | 1989-11-01 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03147331A JPH03147331A (ja) | 1991-06-24 |
| JP3221673B2 true JP3221673B2 (ja) | 2001-10-22 |
Family
ID=17691743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28545589A Expired - Fee Related JP3221673B2 (ja) | 1989-11-01 | 1989-11-01 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221673B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69534488D1 (de) * | 1995-07-31 | 2006-02-09 | St Microelectronics Srl | Monolitische Hochspannungshalbleiteranordnung mit integrierter Randstruktur und Verfahren zur Herstellung |
| KR19980055024A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 플래나 링 구조를 가지는 바이폴라 트랜지스터 |
| JP3708057B2 (ja) | 2001-07-17 | 2005-10-19 | 株式会社東芝 | 高耐圧半導体装置 |
| US7026650B2 (en) * | 2003-01-15 | 2006-04-11 | Cree, Inc. | Multiple floating guard ring edge termination for silicon carbide devices |
| US9515135B2 (en) | 2003-01-15 | 2016-12-06 | Cree, Inc. | Edge termination structures for silicon carbide devices |
| CN103703565B (zh) * | 2011-09-28 | 2017-09-01 | 三菱电机株式会社 | 半导体装置 |
| JP2015126193A (ja) * | 2013-12-27 | 2015-07-06 | 株式会社豊田中央研究所 | 縦型半導体装置 |
-
1989
- 1989-11-01 JP JP28545589A patent/JP3221673B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03147331A (ja) | 1991-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412242A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| US4399449A (en) | Composite metal and polysilicon field plate structure for high voltage semiconductor devices | |
| US5895249A (en) | Integrated edge structure for high voltage semiconductor devices and related manufacturing process | |
| US4060821A (en) | Field controlled thyristor with buried grid | |
| JPS59141267A (ja) | 半導体装置 | |
| JP2001185727A (ja) | 半導体装置およびその製造方法 | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| JPH04251983A (ja) | 半導体装置 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| US5043779A (en) | Metal oxide semiconductor device with well region | |
| JP3221489B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| US3994011A (en) | High withstand voltage-semiconductor device with shallow grooves between semiconductor region and field limiting rings | |
| WO2004032244A1 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US5093705A (en) | Thyristor with reduced central zone thickness | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JP2622521B2 (ja) | ゲート遮断サイリスタ及びその製造方法 | |
| JPH0195568A (ja) | 半導体装置 | |
| JPH0475657B2 (ja) | ||
| JPH0282580A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPS6333306B2 (ja) | ||
| JP3249834B2 (ja) | 半導体装置 | |
| JP2023053145A (ja) | Ｒｃ－ｉｇｂｔ半導体装置 | |
| JPS5913370A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |