JPH0195568A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0195568A JPH0195568A JP25294287A JP25294287A JPH0195568A JP H0195568 A JPH0195568 A JP H0195568A JP 25294287 A JP25294287 A JP 25294287A JP 25294287 A JP25294287 A JP 25294287A JP H0195568 A JPH0195568 A JP H0195568A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- junction
- breakdown
- resistor
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 28
- 239000012535 impurity Substances 0.000 abstract description 16
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000593 degrading effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置、とりわけ、ダイオードに関する
ものである。
ものである。
従来の技術
半導体装置においてプレーナ構造のＰＮ接合は、ダイオ
ードとして使われている。
ードとして使われている。
第６図は、従来のブレーナ型ＰＮ接合の断面図を示すも
のであり、同図中、１はＮ型半導体基板、２は高濃度Ｐ
型不純物領域、３は酸化膜、４はアノード電極、５はカ
ソード電極である。
のであり、同図中、１はＮ型半導体基板、２は高濃度Ｐ
型不純物領域、３は酸化膜、４はアノード電極、５はカ
ソード電極である。
、 このＰＮ接合において、アノード電極４を零電位に
固定し、カソード電極５に正の電圧を印加した場合、こ
のＰＮ接合には逆バイアスが印加された状態となり、電
圧の低い状態ではほとんど電流は流れないが、ある電圧
値で降伏現象が生じ急激に大きな降伏電流が流れる。
固定し、カソード電極５に正の電圧を印加した場合、こ
のＰＮ接合には逆バイアスが印加された状態となり、電
圧の低い状態ではほとんど電流は流れないが、ある電圧
値で降伏現象が生じ急激に大きな降伏電流が流れる。
第７図にその電圧−電流特性図を示す。ここで横軸が電
圧、縦軸が電流であり、８が特性曲線である。
圧、縦軸が電流であり、８が特性曲線である。
このようなプレーナ型ＰＮ接合°の降伏現象はそのＰＮ
接合面が曲率を持っている部分で生ずる。
接合面が曲率を持っている部分で生ずる。
これは、フラットなＰＮ接合部に発生する電界より、曲
率を持った部分に発生する電界のほうが大きくなるとい
う物性的理由によるものである。
率を持った部分に発生する電界のほうが大きくなるとい
う物性的理由によるものである。
発明が解決しようとする問題点
このような従来の構造では、曲率を持ったＰＮ接合部で
素子の降伏電圧が決定され、フラットなＰＮ接合部の降
伏電圧の約６０〜７０％の降伏電圧しか得られなかった
。
素子の降伏電圧が決定され、フラットなＰＮ接合部の降
伏電圧の約６０〜７０％の降伏電圧しか得られなかった
。
このため、素子の耐圧レベルが著しく制約されたり、或
いは、より高い耐圧を得るためにＮ型半導体基板の比抵
抗を上げること等が必要になるため、素子の他の特性、
例えばダイオードの順方向降下電圧、バイポーラトラン
ジスタの飽和電圧、パワーＭＯ３ＦＥＴのオン抵抗等の
特性を低下させるという問題があった。
いは、より高い耐圧を得るためにＮ型半導体基板の比抵
抗を上げること等が必要になるため、素子の他の特性、
例えばダイオードの順方向降下電圧、バイポーラトラン
ジスタの飽和電圧、パワーＭＯ３ＦＥＴのオン抵抗等の
特性を低下させるという問題があった。
本発明はこのような問題を解決するもので基板材料の変
更な（素子の他の特性を低下させずに、素子の耐圧レベ
ルのみをフラットなＰＮ接合の降伏電圧まで高めること
を目的とするものである。
更な（素子の他の特性を低下させずに、素子の耐圧レベ
ルのみをフラットなＰＮ接合の降伏電圧まで高めること
を目的とするものである。
問題点を解決するための手段
この問題を解決するために、本発明は、従来のブレーナ
型ＰＮ接合の高濃度不純物領域の周辺に、これと同じ伝
導型の不純物領域を、ある間隔を持ってそれを囲むよう
にリング状に形成し、さらにそれら２つの不純物領域を
抵抗で接続された構造のものである。
型ＰＮ接合の高濃度不純物領域の周辺に、これと同じ伝
導型の不純物領域を、ある間隔を持ってそれを囲むよう
にリング状に形成し、さらにそれら２つの不純物領域を
抵抗で接続された構造のものである。
作用
この構造により、素子の降伏現象は、まず従来のものと
同じ電圧で、リング状に形成されたＰＮ接合の曲率部で
生ずるが、その電流は接続された抵抗により非常に低（
抑えられ、その後の電圧増加分は抵抗の電圧降下で保持
される。そして印加電圧が、フラットなＰＮ接合部の降
伏電圧に達した時にはじめて素子全体に大きな降伏電流
が流れることとなる。つまり素子の耐圧をフラットなＰ
Ｎ接合部の耐圧レベルまで向上させることができ、この
結果、素子の他の特性を低下させることな（耐圧レベル
のみを従来構造のものの約１．５倍向上させることがで
きる。
同じ電圧で、リング状に形成されたＰＮ接合の曲率部で
生ずるが、その電流は接続された抵抗により非常に低（
抑えられ、その後の電圧増加分は抵抗の電圧降下で保持
される。そして印加電圧が、フラットなＰＮ接合部の降
伏電圧に達した時にはじめて素子全体に大きな降伏電流
が流れることとなる。つまり素子の耐圧をフラットなＰ
Ｎ接合部の耐圧レベルまで向上させることができ、この
結果、素子の他の特性を低下させることな（耐圧レベル
のみを従来構造のものの約１．５倍向上させることがで
きる。
実施例
第１図は本発明の第１の実施例によるプレーナ構造のＰ
Ｎ接合の断面構造を示したものである。
Ｎ接合の断面構造を示したものである。
また、第２図はその平面構造を示したものである。これ
らの図において１〜５は第６図で説明したものと同一で
ある。また、９はＰ型不純物領域であり、その内側のＰ
型不純物領域２と同じ伝導型で、周辺にリング状に形成
されたもの、１０は高抵抗ポリシリコン膜である。
らの図において１〜５は第６図で説明したものと同一で
ある。また、９はＰ型不純物領域であり、その内側のＰ
型不純物領域２と同じ伝導型で、周辺にリング状に形成
されたもの、１０は高抵抗ポリシリコン膜である。
ここで、アノード電極４を零電位に固定し、カソード電
極５に正の電圧を加えた場合、まず第６図で示した従来
構造のものと同じ電圧で、Ｎ型半導体基板１とリング状
Ｐ型不純物領域９で形成されるプレーナ型ＰＮ接合の外
側の曲率部で降伏現象が生じ降伏電流が流れる。しかし
この電流は高抵抗ポリシリコン膜１０を流れるため、そ
の抵抗によって非常に低い値に抑えることができ、その
後の電圧上昇分はこの抵抗の電圧降下として保持される
。またＮ型半導体基板１と高濃度Ｐ型不純物領域２とで
形成されるプレーナ型ＰＮ接合の曲率部は、その周囲の
リング状Ｐ型不純物領域９からの内側への空乏層の広が
りにより、その部分での電界は低（抑えられ降伏には至
らない。
極５に正の電圧を加えた場合、まず第６図で示した従来
構造のものと同じ電圧で、Ｎ型半導体基板１とリング状
Ｐ型不純物領域９で形成されるプレーナ型ＰＮ接合の外
側の曲率部で降伏現象が生じ降伏電流が流れる。しかし
この電流は高抵抗ポリシリコン膜１０を流れるため、そ
の抵抗によって非常に低い値に抑えることができ、その
後の電圧上昇分はこの抵抗の電圧降下として保持される
。またＮ型半導体基板１と高濃度Ｐ型不純物領域２とで
形成されるプレーナ型ＰＮ接合の曲率部は、その周囲の
リング状Ｐ型不純物領域９からの内側への空乏層の広が
りにより、その部分での電界は低（抑えられ降伏には至
らない。
その後印加電圧が上昇しフラットなＰＮ接合部の降伏電
圧に達した時はじめて大きな降伏電流が流れる。第３図
にこの時の電流−電圧特性を特性曲線１１で示す。図に
示すように、特性曲線１１は折れた形になっており、ま
ず従来構造のものと同じ電圧で電流が流れ出すが、内蔵
された抵抗の効果で、その電流増加は実用上問題になら
ない程度に低く抑えられている。そして最後にフラット
なＰＮ接合部の降伏電圧に達した時にはじめて大きな降
伏電流が流れる。つまり素子の耐圧が約１．５倍向上し
たことになるわけである。
圧に達した時はじめて大きな降伏電流が流れる。第３図
にこの時の電流−電圧特性を特性曲線１１で示す。図に
示すように、特性曲線１１は折れた形になっており、ま
ず従来構造のものと同じ電圧で電流が流れ出すが、内蔵
された抵抗の効果で、その電流増加は実用上問題になら
ない程度に低く抑えられている。そして最後にフラット
なＰＮ接合部の降伏電圧に達した時にはじめて大きな降
伏電流が流れる。つまり素子の耐圧が約１．５倍向上し
たことになるわけである。
第４図にはこの実施例の半導体装置の等価回路を示す。
ここで１２はフラットなＰＮ接合で形成された耐圧の高
いダイオード、１３は曲率を持つＰＮ接合で形成された
耐圧の低いダイオード、１４は内蔵された抵抗である。
いダイオード、１３は曲率を持つＰＮ接合で形成された
耐圧の低いダイオード、１４は内蔵された抵抗である。
第５図は本発明の他の実施例によるプレーナ構造のＰＮ
接合の構面構造を示したものであり、内蔵される抵抗が
高濃度Ｐ型不純物領域と同じ伝導型の拡散抵抗により形
成されているものである。
接合の構面構造を示したものであり、内蔵される抵抗が
高濃度Ｐ型不純物領域と同じ伝導型の拡散抵抗により形
成されているものである。
第５図において１〜５及び９は、第１図の本発明の第１
の実施例のものと同一であり、１５はＰ型の拡散抵抗で
ある。
の実施例のものと同一であり、１５はＰ型の拡散抵抗で
ある。
この構造における動作及び効果は、先に第１図の発明の
第１の実施例で説明したものと同一である。
第１の実施例で説明したものと同一である。
なお、第１図及び第２図の実施例で半導体装置をＮ型、
形成された不純物領域をＰ型としたが、この逆の場合で
もよい。
形成された不純物領域をＰ型としたが、この逆の場合で
もよい。
発明の効果
以上のように本発明によれば、素子の他の特性を低下さ
せることなく耐圧のみを約１．５倍と大幅に向上でき、
各種半導体装置の性能を著しく向上できる他、特に高耐
圧を要望される電力用半導体装置においては、素子の品
質の向上、損失の低減、チップサイズの縮少による価格
の低減等、その効果は非常に大なるものがある。
せることなく耐圧のみを約１．５倍と大幅に向上でき、
各種半導体装置の性能を著しく向上できる他、特に高耐
圧を要望される電力用半導体装置においては、素子の品
質の向上、損失の低減、チップサイズの縮少による価格
の低減等、その効果は非常に大なるものがある。
第１図は本発明の第１の実施例によるブレーナ型ＰＮ接
合の断面図、第２図はその平面図、第３図は第１の実施
例のブレーナ型ＰＮ接合の逆方向の電流−電圧特性図、
第４図はその等価回路図、第５図は第２の実施例による
ブレーナ型ＰＮ接合の断面図、第６図は従来のプレーナ
型ＰＮ接合の断面図、第７図はその逆方向の電流−電圧
特性図である。 １・・・・・・Ｎ型半導体基板、２・・・・・・高濃度
Ｐ型不純物領域、３・・・・・・酸化膜、４・・・・・
・アノード電極、５・・・・・・カソード電極、６・・
・・・・電圧の座標軸、７・・・・・・電流の座標軸、
８・・・・・・従来の降伏波形、９・・・・・・リング
状Ｐ型不純物領域、１０・・・・・・高抵抗ポリシリコ
ン膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第３図 第４図 第５図 第６図 第７図 電圧
合の断面図、第２図はその平面図、第３図は第１の実施
例のブレーナ型ＰＮ接合の逆方向の電流−電圧特性図、
第４図はその等価回路図、第５図は第２の実施例による
ブレーナ型ＰＮ接合の断面図、第６図は従来のプレーナ
型ＰＮ接合の断面図、第７図はその逆方向の電流−電圧
特性図である。 １・・・・・・Ｎ型半導体基板、２・・・・・・高濃度
Ｐ型不純物領域、３・・・・・・酸化膜、４・・・・・
・アノード電極、５・・・・・・カソード電極、６・・
・・・・電圧の座標軸、７・・・・・・電流の座標軸、
８・・・・・・従来の降伏波形、９・・・・・・リング
状Ｐ型不純物領域、１０・・・・・・高抵抗ポリシリコ
ン膜。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第３図 第４図 第５図 第６図 第７図 電圧
Claims (1)
- 半導体基板に同基板と逆の伝導型でかつ同基板より高
濃度の第１、第２領域が同心で環状に分離形成され、前
記第１、第２領域が抵抗を介して相互に接続されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25294287A JPH0195568A (ja) | 1987-10-07 | 1987-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25294287A JPH0195568A (ja) | 1987-10-07 | 1987-10-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0195568A true JPH0195568A (ja) | 1989-04-13 |
Family
ID=17244301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25294287A Pending JPH0195568A (ja) | 1987-10-07 | 1987-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0195568A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386346A (en) * | 1991-08-29 | 1995-01-31 | Hubbell Incorporated | Circuit card assembly with shielding assembly for reducing EMI emissions |
| US5463532A (en) * | 1994-04-15 | 1995-10-31 | Hubbell Incorporated | Electrical circuit card with EMI shielding strip adapted to make contact with non-outwardly facing surface of card-receiving housing |
| US5491613A (en) * | 1994-01-31 | 1996-02-13 | Hubbell Incorporated | Electrical circuit card with reduced EMI emission |
| JP2003158258A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | フィールドプレートを備えた半導体装置 |
| CN101752302A (zh) * | 2008-12-04 | 2010-06-23 | 上海空间电源研究所 | 高效太阳电池新型圆角集成旁路二极管的制造方法 |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP4500892B1 (ja) * | 2010-02-17 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
-
1987
- 1987-10-07 JP JP25294287A patent/JPH0195568A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5386346A (en) * | 1991-08-29 | 1995-01-31 | Hubbell Incorporated | Circuit card assembly with shielding assembly for reducing EMI emissions |
| US5491613A (en) * | 1994-01-31 | 1996-02-13 | Hubbell Incorporated | Electrical circuit card with reduced EMI emission |
| US5463532A (en) * | 1994-04-15 | 1995-10-31 | Hubbell Incorporated | Electrical circuit card with EMI shielding strip adapted to make contact with non-outwardly facing surface of card-receiving housing |
| JP4684505B2 (ja) * | 2001-11-26 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力変換装置 |
| JP2003158258A (ja) * | 2001-11-26 | 2003-05-30 | Hitachi Ltd | フィールドプレートを備えた半導体装置 |
| CN101752302A (zh) * | 2008-12-04 | 2010-06-23 | 上海空间电源研究所 | 高效太阳电池新型圆角集成旁路二极管的制造方法 |
| WO2011101956A1 (ja) * | 2010-02-16 | 2011-08-25 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP4500891B1 (ja) * | 2010-02-16 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP2011171363A (ja) * | 2010-02-16 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| US8564105B2 (en) | 2010-02-16 | 2013-10-22 | Sansha Electric Manufacturing Co., Ltd. | Pin diode |
| JP4500892B1 (ja) * | 2010-02-17 | 2010-07-14 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| WO2011101958A1 (ja) * | 2010-02-17 | 2011-08-25 | 株式会社三社電機製作所 | Ｐｉｎダイオード |
| JP2011171401A (ja) * | 2010-02-17 | 2011-09-01 | Sansha Electric Mfg Co Ltd | Ｐｉｎダイオード |
| US8860189B2 (en) | 2010-02-17 | 2014-10-14 | Sansha Electric Manufacturing Co., Ltd. | PIN diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110775A (en) | Schottky diode with voltage limiting guard band | |
| KR100326222B1 (ko) | 반도체 장치 | |
| US4132996A (en) | Electric field-controlled semiconductor device | |
| JP2003509848A (ja) | サイリスタおよびその製造方法 | |
| JPH0195568A (ja) | 半導体装置 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JPH05226638A (ja) | 半導体装置 | |
| US7321138B2 (en) | Planar diac | |
| JPH0795565B2 (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| JPH0465552B2 (ja) | ||
| JPH06283727A (ja) | 電力用半導体素子 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JP3221673B2 (ja) | 高耐圧半導体装置 | |
| JP2002237605A (ja) | 半導体素子 | |
| JPS6153877B2 (ja) | ||
| JP3551154B2 (ja) | 半導体素子 | |
| JPH02105465A (ja) | ショットキバリア半導体装置 | |
| JPS6327865B2 (ja) | ||
| JPS61150383A (ja) | 半導体装置 | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JP3007647B2 (ja) | 負性抵抗形半導体素子 | |
| JPH0474478A (ja) | ダイオード | |
| JPH0342680Y2 (ja) | ||
| JPS63204646A (ja) | 半導体装置 | |
| JPH0346360A (ja) | 半導体装置 |