JPS63204646A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、トランジスタ、ダイオード及び抵抗体等を同
一半導体チップ内に形成する複合半導体装置に関するも
ので、特に素子間の相互作用による特性の劣化或いは寄
生素子の影響等を受けにくい構造に係るものである。

（従来の技術） トランジスタ、ダイオード及び抵抗体各１素子から形成
される従来の複合半導体装置の一例を第５図に示す。　
同図＜ａ）は平面図、同図（ｂ　）及び（０）は同図（
ａ）において示すＡ−Ａ線及びＢ−Ｂ線断面の模式図で
ある。　第２主面（図面ではＦ方の主面）にＮ＋コレク
タ領滅２を設けたＮ基板１の第１主而（上方の面）にＰ
ベース領域３を形成し、次にこのＰベース領域３内にＮ
エミッタ領域４を設ける。　最後に第１主面に金属アル
ミニウム、第２主面に金属ニッケル等により電極配線を
行い、エミッタ電極５、コレクタ電極６及びベース電極
７を形成し、複合半導体装置として機能が完成する。　
８は基板保護用の酸化映である。　第７図は、その等価
回路図である。

Ｎ＋コレクタ領域２、Ｎコレクタ領域１、Ｐベース領域
３及びＮエミッタ領域４によりＮＰＮＩ−ランジスタＴ
Ｒが構成される。　エミッタ電極５はショーテッドエミ
ッタ型と呼ばれる構造で、Ｎエミッタ領１１ｉＩ４とＰ
ベース領域３の一部領域９とを短絡する。　又領域９は
ダイオードのアノード領域として作用し、Ｎ基板１とで
ダンパーダイオードＤＬを構成する。　抵抗Ｒ８Ｅはベ
ース電極７とエミッタ電極５とに挾まれるＰベース領域
３の拡がり抵抗であり、トランジスタＴＲのベース・エ
ミッタ間のバイアス抵抗となる。

しかしながらこのような一般にショーテッドエミッタ型
と呼ばれる構造は、使用条件により、特に大電力高速動
作時には、ダンパーダイオードの過渡電流が近傍のエミ
ッタからの少数キャリヤの注入を促し、瞬時に大電流が
流れて素子を破壊させることがあり、大電力タイプには
殆ど用いられていない。

このような欠点を補う方法として第６図に示すような接
合分離型が用いられている。　第５図と同一符号は同一
部分又は相当部分を表す。　この半導体装置はダイオー
ドのアノード領ｗｔ１０をＰベース領域３と隔離してＮ
ｌ板１の内に形成したものである。　このような構造で
は、ダイオードの電流経路がトランジスタの電流経路と
完全に分離されているので、ダイオードに過渡電流が残
ったとしてらトランジスタの動作に影響を与えない。

しかしながら、このような分離型複合半導体装置では、
トランジスタのベース・コレクタ接合及びダイオードの
接合のうち外側の弯曲部による耐圧低下は、フィールド
リミッティング等を追加する等して補正することができ
るが、隔離領域１１の接合の弯曲部は補正できず、逆耐
圧が低下するという問題がある。　又このような構造で
はダイオードのＰアノード領域１０、Ｎ隔離領域１１及
びＰベース領域３の間で横方向の奇生トランジスタが形
成され、余分なバイパス電流が流れたりして素子特性に
悪影響を与えるという欠点がある。

（発明が解決しようとする問題点） 複数素子を七ノリシックに集積した複合半導体装置にお
いては、前述のように隣接する素子間の相互作用により
素子特性が低下し或いは奇生素子が形成される等の問題
点がある。

本発明の目的は、トランジスタ、ダイオード及び抵抗体
等を１７１１−チップ内に形成して成る複合半導体装置
において、前記問題点を解決し、逆耐圧特性を損わず、
過渡特性や寄生素子の影響を受けない構造の半導体装置
を提供することである。

［発明の構成］ （問題点を解決するための手段と作用）本発明は、複数
の素子を１つの一導電型基板に集積する複合半導体装置
であって、一導電型半導体基板の主表面（全面又は部分
面）に露出して形成される低濃度反対導電型の第１領域
と、この第１領域の１表面に囲まれる露出面をそれぞれ
有し互いに隔離して形成される反対導電型第２領域及び
反対導電型第３領域とを具備することを特徴とする半導
体装置である。

この半導体装置の第２領域及び第３領域には、それぞれ
半導体素子又は素子の一部分の能動領域が形成され、又
第２領域と第３領域とを１１いに隔離する領域は同じ導
電型の低濃度の第１領域となる（例えば第１図のトラン
ジスタのＰベース領域２１とダイオードのアノード領域
２２間にＰ−隔離領Ｍ２０ａが介在する）。　これによ
り画素子間の相互作用は軽減され、寄生素子の形成は防
止され、且つ第１、第２両領域間の隔離領域にはＰＮ接
合の弯曲部は形成されず逆耐圧特性に対する影響はなく
なる。

（実施例） 本発明の実施例について以下図面を参照して説明する。

　第１図（ａ　）において、１はＮ型半導体基板で、こ
の基板に形成されるトランジスタ及びダンパーダイオー
ドのそれぞれコレクタ高抵抗領域及びカソード領域を兼
ねる。　２は低抵抗のＮ＋領領域ある。　Ｎ基板１の主
表面に露出する低濃度Ｐ型の第１領域２０（Ｐ−第１領
域）を設け、次に同時又は前後してＰ−第１領域２０の
主表面に囲まれる露出面を持ち且つ互いに隔離されてい
るＰ型の第２領［２１（トランジスタのＰベース領域）
及びＰ型の第３領域２２（ダイオードのアノード領域）
をそれぞれ形成する。　次にトランジスタのＰベース領
域２１内にＮエミッタ領１ｍ！２３を設ける。　Ｎｌ板
の第１主表面（上方）にアルミニウム、第２主表面（下
方）にニッケル等によりエミッタ電極２４、ベース電極
２５、アノード電極２７及びコレクタ電極２６を形成す
る。

エミッタ電極２４は、エミッタ領域２３とベース領域２
１とを短絡するシ自−テッドエミッタ構造とし、ダイオ
ードのアノード電極２７と電気的に接続される。　なお
８は酸化膜である。　電気的等価回路図を第７図に示す
。　ダンパーダイオードＤＬのアノード領域２２とトラ
ンジスタ１ＲのＰベース領域２１とに挾まれるＰ−第１
領域部分２０ａは第７図の抵抗Ｒ８Ｅとして働く。

普通トランジスタのベース領域は電極のオーミックコン
タクト性及び表面の安定性等から表面濃度Ｃｓ　−５ｘ
　１０”　〜ｌｘ　１０”　ａｔｏｍｓ　ｃｒ”程度の
拡散間により形成されることが多い。　例えば第５図（
ｂ）のエミッタ領域４直下のベース領域のもぐり抵抗と
同等のシート抵抗を考えるとベース拡散深さＸ２　＝２
５μｌｌｌ　１Ｃｓ　＝　５ｘ１０”　ａｔｏｎｅｓ　
ｃｍ−３、エミッタ拡散深さ比０．５とすると、もぐり
シート抵抗はρ、　＝　４００Ω／口（比抵抗ρ−０，
５Ω・ｃｍ）となる。　本発明のＰ−第１領域は、上記
抵抗値より高抵抗とすることが望ましい。　即ち第１領
域は主表面からの不純物拡散によって形成される場合に
は表面濃度が５ｘ　１０”　ａｔｏｍｓ　ａｍ−”以下
、エピタキシャル成長方法により形成される場合には比
抵抗が０，５Ω・ｃｎ＋以上にすることが望ましい。

なお、第２領域２１と第３領域２２とを隔離する領［２
０ａを抵抗Ｒｇεとして利用する場合には、この比抵抗
は大きい程面積の設計効率が良くなる。

このような低濃度拡散は最近のイオン注入法等の拡散技
術の進歩により容易に高精度に実現できるようになった
。

プレーナ型半導体装置では接合の曲率（弯曲）による耐
圧低下はよく知られており、その補正方法はフィールド
リミッティングリングやフィールドプレート法等が一般
に行われている。　従来の複合半導体装置では隔離領域
１１（第６図参照）に曲率を持つ接合が形成されるが、
この部分の接合については上記曲率補正が不可能で耐圧
低下は避けられない。　しかし本発明では隔離領域１１
を低濃度Ｐ型頭域とするので、この部分には基板主表面
に露出する接合は形成されない。　このＰ−第１領域の
深さの適当値について試行により求めた。　第１図（ｂ
）は隔１領域２０ａ近傍の拡大断面図である。　基板１
の比抵抗ρ＝１０００・ａｍ、第２領域２１及び第３領
域２２の基板主表面からの深さＸ−２５μ−で、Ｐ−第
１領域２０ａの深さをＸ１μｍとする。　接合が平面の
ときの理論逆耐電圧をｖｏとし、Ｘ、を変化させたとき
の耐圧値Ｖ、を調べた。　即ちＸ、／Ｘ＝０．２５１７
）とキｖｒ　＝　０，７５　Ｖ、　、　Ｘ、　／Ｘ＝　
０．５ノトキＶｒ　＝　、０，８５　Ｖｏ　、　ＸＩ　
／　Ｘ　＝　０．７５のときＶ、＝　０．９Ｖｏであっ
た。　普通フィールドリミッティング法等による接合の
曲率部の補正は、経済的設計によると理論逆耐圧値の８
０〜８５％程度であり、これと同等の効果を得るために
はＸ、≧０．５Ｘが望ましい利用範囲である。

第１図に示す構造の複合半導体装置は、ダイオードの電
流経路が低濃度Ｐ型頭［２０ａによって分離された形と
なり、トランジスタのＰベース領域２１には殆ど流入し
ないので、従来の半導体装置のようにダイオードの過渡
電流によりトランジスタが影響を受けることはない。　
又従来の横方向の寄生素子も形成されず、又ダイオード
のアノード領［２２とＰベース領域２１に挾まれる隔離
領域２０ａでは接合は平坦化され、基板主面に露出する
接合は形成されないので曲率補正をしなくても耐圧低下
はしない。

第２図は本発明の第２の実施例である。　これは第１図
の実施例におけるＰ−第１領域２０又は２０ａの深さＸ
、をＰベース領域２１及びＰアノード領域２２の深さよ
り深くしたところに特徴があり、Ｐベース領域２１及び
Ｐ７ノード領域２２は完全にＰ−第１領域に囲まれ、接
合の曲率部はＰ−第１領域２Ｏａ内には形成されず、従
って逆耐圧の低下はない。　しかしこのような構造の半
導体装置では、特にトランジスタのＰベース領域２１の
直下に低濃度領域２０が形成されるのでペース少数キャ
リヤの注入効率が低下し、高周波高出力或いは高いβ値
（エミッタ接地の電流増幅率）等を要求される素子には
向かない。　しかし比較的低周波用途のスイッチング素
子には有効で利用範囲が広い。

第３図は本発明の第３の実施例である。　Ｐ−第１領［
２０は、Ｐベース領域２１及びＰアノード領域２２のい
ずれの深さよりも深く且つ両領域２１．２２の外側弯曲
近傍ｆ＃１ｉｉ！のみと利なるように形成されたもので
ある。　この半導体装置は第２の実施例において、Ｐベ
ース領域２１直下に低濃度領域２０を形成しない場合に
相当し第２の実施例の良い点を維持し欠点を改善したも
のである。

第４図は本発明の第４の実施例で、バイポーラトランジ
スタに代えてＭＯＳトランジスタを用いたものである。

　Ｎ型基板４１に縦型絶縁ゲート電界効果トランジスタ
（Ｄ　　ＭＯＳ　　ＦＥＩ’）のＰベース５１（第２領
域）及び制御用素子形成領域５２（第３領域）が設けら
れる。　Ｐベース５１の最外側の弯曲部及び制御用素子
形成領域５２の外側弯曲部を囲んでＰ−第１領域５３が
形成される。

本発明における実施例は主としてトランジスタ、ダイオ
ード及び抵抗体各１素子の例で示したが第８図のような
ダーリントン接続のトランジスタでもよい。　或いはト
ランジスタに替えてサイリスクでも差し支えない。　更
に多数の素子を同一チップ内に形成するパワーＩＣ等に
も適用でき、同様な効果が得られる。

［発明の効果］ これまで述べたように、トランジスタ、ダイオード及び
抵抗体等を同一チップ内に形成する本発明の複合半導体
装置においては、隣り合う素子領域を両領域と同じ導電
型の低濃度領域で隔離する。

このため本発明により画素子間の相互作用が軽減され例
えばダイオードの過渡特性が隣接するトランジスタに影
響を与えることもなく、寄生素子も形成されず、且つ隔
離領域の接合を平坦化することにより逆耐圧特性を損う
ことのない複合半導体装置を提供することができた。

【図面の簡単な説明】

第１図（ａ　）は本発明の半導体装置の実施例の断面図
、同図（ｂ　）はその部分拡大断面図、第２図ないし第
４図は本発明の半導体装置の他の実施例の断面図、第５
図（ａ　＞は従来の半導体装置の平面図、同図（ｂ　）
及び（０）はそれぞれその△・Ａ線及びＢ−Ｂ線断面図
、第６図は従来の弛の半導体装置の断面図、第７図は第
１図、第２図、第３図、第５図及び第６図の半導体装置
の等価回路図、第８図はダーリントントランジスタの回
路図である。 １・・・一導電型半導体基板（Ｎ基板）、　２０・・・
低濃度反対導電型第１領域（Ｐ−第１領域）、２１・・
・反対導電型第２領ｌ４（Ｐベース領［）、２２・・・
反対導電型第３領域（ダイオードのアノード領域）、　
ＴＲ・・・トランジスタ、　Ｄし・・・ダンパーダイオ
ード、　ＲＯＥ・・・抵抗体（トランジスタのバイヤス
抵抗）。 １図 第２図 第３図 第５図 ■ 第６図 第７図　　　　　　第８図

Claims (1)

1. 【特許請求の範囲】 １　一導電型半導体基板の主表面に露出して形成される
   低濃度反対導電型の第１領域と、この第１領域の主表面
   に囲まれる露出面をそれぞれ有し互いに隔離して形成さ
   れる反対導電型第２領域及び反対導電型第３領域とを具
   備することを特徴とする半導体装置。 ２　第１領域が主表面からの不純物拡散により形成され
   、該領域の不純物表面濃度が５×１０＾１＾６ａｔｏｍ
   ｓｃｍ＾−＾３を超えない特許請求の範囲第１項記載の
   半導体装置。 ３　第１領域がエピタキシャル成長方法により形成され
   、該領域の平均比抵抗が０．５Ω・ｃｍより小さくない
   特許請求の範囲第１項記載の半導体装置。 ４　第２領域をトランジスタのベース領域とし、又第３
   領域をＰＮ接合ダイオードの反対導電型領域とする特許
   請求の範囲第１項ないし第３項いずれか記載の半導体装
   置。 ５　第２領域と第３領域とに挾まれる第１領域を抵抗体
   とする特許請求の範囲第４項記載の半導体装置。 ６　第１領域の基板主表面からの深さがＸ＿１μｍであ
   り、第２領域及び第３領域の基板表面からのそれぞれの
   深さがいずれもＸμｍであり、且つＸ＿１とＸとが Ｘ≧Ｘ＿１≧０．５Ｘ の条件を満足する特許請求の範囲第１項ないし第５項い
   ずれか記載の半導体装置。 ７　第２領域及び第３領域の基板主表面からのそれぞれ
   の深さが、いずれも第１領域の基板主面からの深さを越
   えない特許請求の範囲第１項ないし第５項いずれか記載
   の半導体装置。 ８　第１領域が、第２領域及び第３領域のそれぞれの外
   側弯曲面近傍領域のみと重なるように形成された特許請
   求の範囲第７項記載の半導体装置。