JP2004087555A - ショットキーバリアダイオード - Google Patents

Abstract

【課題】出力電流に対して寄生電流が低く、特性の良いショットキーバリアダイオードを提供する。
【解決手段】コンタクト領域９ａ、９ｂと分離領域４の間に分離領域４や基板１と同じ導電型の半導体領域１１ａ、１１ｂを形成する。半導体領域１１ａ、１１ｂの上面に第３の電極１２ａ、１２ｂを設け、第２の電極７ａ、７ｂと第３の電極１２ａ、１２ｂの間を導体で短絡する。これにより、ガードリング８をエミッタ、半導体領域１１ａ、１１ｂをコレクタとした特性改善トランジスタＱｃを形成し、この特性改善トランジスタＱｃのミラー回路動作により寄生電流を低減する。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ショットキーバリアダイオードの内部に形成された寄生トランジスタによって生じる悪影響を軽減するための技術に関する。
【０００２】
【従来の技術】
ショットキーバリアダイオードは通常のＰＮ接合型のダイオードよりも順方向降下電圧が低く、損失発生が少ないとされている。しかし、半導体の所定の面にショットキー電極を設けただけの単純な構造のショットキーバリアダイオードでは、ＰＮ接合型のダイオードよりも逆バイアス時の特性、例えば逆方向降伏電圧などが大きく劣る。そこで、整流素子として使用されるショットキーバリアダイオードには、半導体とショットキー電極との接触部分を囲むようにガードリングが設けられていた。
図５にはガードリングが設けられた従来のショットキーバリアダイオードの構造の一例を示した。
【０００３】
図５はショットキーバリアダイオードを具えた半導体チップの一部断面であり、Ｐ型の基板１の上に不純物濃度の低いＮ型のエピタキシャル成長層２（以下、エピ層と省略する）が積層形成され、基板１とエピ層２の境界付近には不純物濃度の高いＮ型の埋め込み層３が形成されている。エピ層２の中には、Ｐ型の分離領域４と、この分離領域４に囲まれて島状を呈した島状領域５が形成されている。島状領域５の上面のほぼ中央には第１の電極６が設置され、島状領域５の上面の周辺部には第２の電極７ａおよび７ｂが設置されている。ここで、島状領域５の中には、島状領域５と第１の電極６の間の接合部１０を取り囲み、なおかつ第１の電極６の外縁部と接合するようにＰ型のガードリング８が形成されている。なお、第２の電極７ａおよび７ｂと島状領域５の接合部に形成された不純物濃度の高いＮ型の領域９ａ、９ｂは、それぞれ金属−半導体間でオーミック接合を実現するためのコンタクト領域である。
【０００４】
以上のような構造となっている半導体チップでは、不純物濃度の低い島状領域５と第１の電極６との間の接合部１０にショットキー障壁が発生する。そして、実質的には島状領域５内の各部分により、ショットキーバリアダイオードが構成されている。なお、図５に示すような構成では、第１の電極６がダイオードのアノード（Ａ）、第２の電極７ａ、７ｂがダイオードのカソード（Ｋ）となる。
ここでガードリング８は、第１の電極６直下の島状領域５内に局所的に電界が集中する部分が発生するのを防ぎ、これにより耐圧を向上させてショットキーバリアダイオードの逆方向降伏電圧を高めるように作用する。あるいは、島状領域５との間で形成されるＰＮ接合により、島状領域５上面の欠陥や反転層に起因する逆方向リーク電流の発生を防止するよう作用する。
【０００５】
【発明が解決しようとする課題】
図６は図５の一部を拡大して表示したものである。
基板１と分離領域４がＰ型、島状領域５がＮ型で構成される半導体チップは、通常、基板１側あるいは分離領域４側から島状領域５内に電流が流入するのを防ぐため、基板１および分離領域４を島状領域５よりも低電位の状態とする。具体的には基板１と分離領域４をグランドに接続することが多い。ここでＰ型のガードリング８は、第１の電極８と一部が直接接合しているため、少なくともショットキーバリアダイオードが順方向にバイアスされている時には高い電位状態となる。
【０００６】
各部の電位状態を念頭においてガードリング８が設けられたショットキーバリアダイオードの構造を検証すると、ガードリング８をエミッタ、島状領域５およびコンタクト領域７ａをベース、分離領域４をコレクタとしたＰＮＰ型の第１の寄生トランジスタＱａが形成され、さらに、ガードリング８をエミッタ、島状領域５、埋め込み層３およびコンタクト領域７ａをベース、基板１をコレクタとしたＰＮＰ型の第２の寄生トランジスタＱｂが形成されていることが分かる。ここで、ショットキーバリアダイオードとその内部の各寄生トランジスタＱａ、Ｑｂは、図７に示すような等価回路を構成している。
【０００７】
図７において、アノード端子（Ａ）とカソード端子（Ｋ）の間には、接合部１０のショットキー障壁接合に基づくダイオードＳＢＤと、接合部１０から第２の電極７に至る線路の電気抵抗に基づく抵抗ＲＬが直列に接続されている。ここで、寄生トランジスタＱａ、Ｑｂの各エミッタはアノード端子（Ａ）に接続され、寄生トランジスタＱａ、Ｑｂの各コレクタはグランドに接続されている。そして、寄生トランジスタＱａのベースは島状領域５に電流が流れることによって生じるベース領域抵抗Ｒａを介してカソード端子（Ｋ）に接続され、寄生トランジスタＱａ、Ｑｂの各ベース間は電流経路の違いに基づくベース領域抵抗Ｒｂを介して接続された構成となっている。
【０００８】
ショットキー型のダイオードＳＢＤの順方向降下電圧は、ＰＮＰ型の寄生トランジスタＱａ、Ｑｂのベース・エミッタ間のオン電圧よりも低い。しかし、アノード・カソード間を通過する電流がある程度以上大きくなると、抵抗ＲＬの両端に生じる電圧降下とダイオードＳＢＤの順方向降下電圧の和がＰＮＰトランジスタのオン電圧よりも高くなり、寄生トランジスタＱａ、Ｑｂがオンしてしまう。すると、アノード（Ａ）（＝第１の電極６）から流入した電流の一部が寄生電流として寄生トランジスタＱａ、Ｑｂを介してグランドに漏出し、本来なら小さいはずのショットキーバリアダイオードの損失を増大させてしまう。
【０００９】
このようなことから、図５に示すような構造を持つショットキーバリアダイオードは、大きな電流容量が要求される回路部分に使用される整流素子には不適当であった。なお、これと同様な問題は、特開２００２−８３８７８号公報においても指摘されている。
そこで本発明は、寄生トランジスタに起因する寄生電流を低減し、もって特性の良いショットキーバリアダイオードを提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するための本発明は、第１導電型の基板と、基板上に積層形成された第２導電型の半導層と、半導体層内に形成された第１導電型のガードリングと、ガードリングの上面の一部とガードリング内側の窓に露出した半導体層の上面とを覆うように設けられた、半導体層との間にショットキー接合を生じる第１の電極と、半導体層の上面の所定位置に設けられた第２の電極とを備え、第１と第２の電極の一方をアノード、他方をカソードとしたショットキーバリアダイオードにおいて、第２の電極付近の半導体層内に形成された第１導電型の半導体領域と、半導体領域の上面に設けられ、第２の電極と電気的に接続される第３の電極と、を具備することを特徴とする。
【００１１】
【発明の実施の形態】
第１導電型の基板上に積層形成された第２導電型の半導体層の中に分離領域と島状領域を形成し、その島状領域内にさらに第１導電型のガードリングと不純物濃度の高い第２導電型のコンタクト領域を形成する。ガードリングの上面の一部に被さり、なおかつガードリング内側に露出する島状領域の上面を覆うように第１の電極を設け、さらにコンタクト領域の上面に第２の電極を設ける。そして、第２の電極の付近の島状領域内、具体的にはコンタクト領域と分離領域の間に分離領域や基板と同じ導電型の半導体領域を形成する。この半導体領域の上面に第３の電極を設け、第２の電極と第３の電極の間を導体で結線し、短絡する。
【００１２】
以上の構成によると、分離領域をコレクタとした第１の寄生トランジスタと、基板をコレクタとした第２の寄生トランジスタと、半導体領域をコレクタとした特性改善トランジスタが形成される。この第１と第２の寄生トランジスタおよび特性改善トランジスタはミラー回路を構成し、第１と第２の寄生トランジスタを流れる電流はダイオード接続状態となっている特性改善トランジスタを流れる電流に応じた大きさとなる。これにより第１と第２の寄生トランジスタに起因した寄生電流は抑制され、ショットキーバリアダイオードの特性が改善される。
【００１３】
【実施例】
寄生トランジスタに起因する寄生電流を低減し得る本発明によるショットキーバリアダイオードを具えた半導体チップの一部断面を図１に示した。
基板１の上にエピ層２が積層形成され、基板１とエピ層２の境界付近に埋め込み層３が形成されている。エピ層２の中には、分離領域４と、分離領域４に囲まれて島状を呈した島状領域５が形成されている。島状領域５の上面のほぼ中央には第１の電極６が設置され、島状領域５の上面の周辺部には第２の電極７ａおよび７ｂが設置されている。そして、島状領域５の中には、島状領域５と第１の電極６との接合部１０を取り囲み、なおかつ第１の電極６の外縁部と接合するようにガードリング８が形成され、第２の電極７ａおよび７ｂと島状領域５の接合部にはコンタクト領域９ａ、９ｂが形成されている。なお、ここまでの構造は従来と同じである。
【００１４】
そして本発明によるショットキーバリアダイオードは、その構造上の特徴として、コンタクト領域９ａと分離領域４との間に新たなＰ型の半導体領域１１ａを形成し、コンタクト領域９ｂと分離領域４との間に新たなＰ型の半導体領域１１ｂを形成する。各半導体領域１１ａ、１１ｂの上面には第３の電極１２ａ、１２ｂをそれぞれ設け、さらに第２の電極７ａと第３の電極１２ａの間、第２の電極７ｂと第３の電極１２ｂの間をそれぞれ導体で結線し、電気的に短絡した構造を有している。
【００１５】
このようにＰ型の半導体領域１１ａ、１１ｂを設けると、図２に示すように、ガードリング８をエミッタ、島状領域５およびコンタクト領域７ａをベース、半導体領域１１ａをコレクタとしたＰＮＰ型の特性改善トランジスタＱｃが新たに形成される。この特性改善トランジスタＱｃを含めたショットキーバリアダイオードとその内部の寄生トランジスタは、図３に示すような等価回路を構成することになる。
【００１６】
すなわち、アノード端子（Ａ）とカソード端子（Ｋ）の間にダイオードＳＢＤと抵抗ＲＬが直列接続され、アノード端子（Ａ）には寄生トランジスタＱａ、Ｑｂと特性改善トランジスタＱｃの各エミッタが共通接続される。寄生トランジスタＱａ、Ｑｂの各コレクタはグランドに接続される。一方、特性改善トランジスタＱｃのコレクタは、第２の電極７ａと第３の電極１２ａの間が短絡されることにより、自らのベースに接続される。そして、特性改善トランジスタＱｃのベースはカソード（Ｋ）に接続され、第１の寄生トランジスタＱａのベースはベース領域抵抗Ｒａを介してカソード端子（Ｋ）に接続され、さらに第２の寄生トランジスタＱｂのベースはベース領域抵抗Ｒｂを介して寄生トランジスタＱａのベースに接続された構成となっている。
【００１７】
図３において、アノード（Ａ）・カソード（Ｋ）間を流れる電流が大きくなると、これに伴ってダイオードＳＢＤの順方向降下電圧と抵抗ＲＬの電圧降下の和も大きくなり、第１と第２の寄生トランジスタＱａ、Ｑｂおよび特性改善トランジスタＱｃがオンする。ここで、寄生トランジスタＱａ、Ｑｂを流れる電流が実質的に寄生電流となる。図３の等価回路を見て分かるように、第１と第２の寄生トランジスタＱａ、Ｑｂおよび特性改善トランジスタＱｃはミラー回路を構成している。このため、特性改善トランジスタＱｃを流れる電流はカソード（Ｋ）に回生される一方で、寄生トランジスタＱａ、Ｑｂを流れる電流は実質的に特性改善トランジスタＱｃを流れる電流によって制限される。このような特性改善トランジスタＱｃの作用により、本発明によるショットキーバリアダイオードは、従来のような大きな寄生電流を生じないようにすることができる。
【００１８】
図４はショットキーバリアダイオードのカソード（Ｋ）から取り出される出力電流に対する寄生電流の測定結果である。図４中の線（イ）は本発明の構造を持つショットキーバリアダイオードの寄生電流の特性、線（ロ）は従来の構造を持つショットキーバリアダイオードの寄生電流の特性である。この図４の各特性曲線から、本発明の構造を採用することによって寄生電流を効果的に低減できることが判る。
なお、ガードリング８と分離領域４との間隔を広くすると、第１の寄生トランジスタＱａの電流増幅率ｈｆｅを低くすることができる。このため、寄生電流を低減するのに際しては、チップ面積が許す限りガードリング８と分離領域４との間隔を広くすることが望ましい。
【００１９】
【発明の効果】
以上に説明したように本発明によるショットキーバリアダイオードは、従来のショットキーバリアダイオードの構造に対し、ダイオードのカソードとなる第２の電極の付近、具体的には第２の電極を接合するためのコンタクト領域と分離領域の間に分離領域や基板と同じ導電型の半導体領域を新たに形成する。そして、半導体領域の上面に第３の電極を設け、第２の電極と第３の電極間を導体で短絡した構造を持つことを特徴としている。
【００２０】
このような構造とすると、ショットキーバリアダイオード内に、ガードリングをエミッタ、半導体領域をコレクタとした特性改善トランジスタが形成され、この特性改善トランジスタは寄生トランジスタとミラー回路を構成する。この各トランジスタのミラー回路としての動作により寄生トランジスタを通過する電流の流通が抑制され、寄生電流が低減される。その結果、出力電流に対する寄生電流の特性が改善され、損失の少ないショットキーバリアダイオードを提供することが可能となる。
【図面の簡単な説明】
【図１】本発明によるショットキーバリアダイオードを備えた半導体チップの一部断面図。
【図２】図１の部分拡大図。
【図３】図１の構造を持つショットキーバリアダイオードの等価回路図。
【図４】出力電流に対する寄生電流の特性図。
【図５】従来のショットキーバリアダイオードを備えた半導体チップの一部断面図。
【図６】図５の部分拡大図。
【図７】図５のショットキーバリアダイオードの等価回路図。
【符号の説明】
１：基板　　　２：エピ層（半導体層）　　　３：埋め込み層　　　４：分離領
域　　　５：島状領域　　　６：第１の電極　　　７ａ、７ｂ：第２の電極
８：ガードリング　　　９ａ、９ｂ：コンタクト領域　　　１０：接合部
１１ａ、１１ｂ：半導体領域　　　１２ａ、１２ｂ：第３の電極　　　ＳＢＤ：ショットキー型のダイオード　　　Ｑａ：第１の寄生トランジスタ　　　Ｑｂ：第２の寄生トランジスタ　　　Ｑｃ：特性改善トランジスタ

Claims (4)

1. 第１導電型の基板と、該基板上に積層形成された第２導電型の半導層と、該半導体層内に形成された第１導電型のガードリングと、該ガードリングの上面の一部と該ガードリング内側の窓に露出した該半導体層の上面とを覆うように設けられた、該半導体層との間にショットキー接合を生じる第１の電極と、該半導体層の上面の所定位置に設けられた第２の電極とを備え、該第１と第２の電極の一方をアノード、他方をカソードとしたショットキーバリアダイオードにおいて、
   該第２の電極付近の該半導体層内に形成された第１導電型の半導体領域と、
   該半導体領域の上面に設けられ、該第２の電極と電気的に接続される第３の電極と、
   を具備することを特徴とするショットキーバリアダイオード。
2. 前記基板をコレクタ、前記半導体層をベース、前記ガードリングをエミッタとして寄生トランジスタが形成され、前記半導体領域をコレクタ、該半導体層をベース、該ガードリングをエミッタとして特性改善トランジスタが形成され、ここで該寄生トランジスタと該特性改善トランジスタがミラー回路を等価的に形成する
   ことを特徴とする、請求項１に記載したショットキーバリアダイオード。
3. 第１導電型の基板と、該基板上に積層形成された半導層と、所定位置の該半導体層内に、該半導体層の上面から該基板に至るまで形成された第１導電型の分離領域と、該分離領域により囲まれてなる第２導電型の島状領域と、該島状領域内に形成された第１導電型のガードリングと、該ガードリングの上面の一部と該ガードリング内側の窓に露出した該島状領域の上面とを覆うように設けられた、該島状領域との間にショットキー接合を生じる第１の電極と、該島状領域内の該ガードリングから離れた位置に設けられたコンタクト領域と、該コンタクト領域の上面に設けられた第２の電極とを備え、該第１と第２の電極の一方をアノード、他方をカソードとしたショットキーバリアダイオードにおいて、該島状領域内の該コンタクト領域と該分離領域の間の位置に設けられた第１導電型の半導体領域と、
   該半導体領域の上面に設けられ、該第２の電極と電気的に接続される第３の電極と、
   を具備することを特徴とするショットキーバリアダイオード。
4. 前記基板をコレクタ、前記島状領域をベース、前記ガードリングをエミッタとして第１の寄生トランジスタが形成され、前記分離領域をコレクタ、前記島状領域をベース、前記ガードリングをエミッタとして第２の寄生トランジスタが形成され、前記半導体領域をコレクタ、該島状領域をベース、該ガードリングをエミッタとして特性改善トランジスタが形成され、ここで該第１と第２の寄生トランジスタと該特性改善トランジスタがミラー回路を等価的に形成する
   ことを特徴とする、請求項３に記載したショットキーバリアダイオード。

Images