JP3949251B2 - 静電気保護回路 - Google Patents
静電気保護回路 Download PDFInfo
- Publication number
- JP3949251B2 JP3949251B2 JP00026298A JP26298A JP3949251B2 JP 3949251 B2 JP3949251 B2 JP 3949251B2 JP 00026298 A JP00026298 A JP 00026298A JP 26298 A JP26298 A JP 26298A JP 3949251 B2 JP3949251 B2 JP 3949251B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- type impurity
- protection circuit
- impurity region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Description
【発明の属する技術分野】
本発明は、半導体チップの電源供給パッドに印加される静電気から内部回路を保護するための静電気保護回路に関するものであり、より詳しくは、静電気保護回路の寄生電流経路を遮断することができる静電気保護回路に関するものである。
【0002】
【従来の技術】
図2は静電気保護回路の等価回路図を示す。この図のように、静電気保護回路は、2つの電源供給パッド(あるいはグラウンドパッド)1,2の間に接続されたダイオードD1,D2,D3およびD4を備えている。3,4は内部回路である。
【0003】
図3は、上記図2の等価回路図のうちダイオードD1およびD2からなる導電経路を示す従来の静電気保護回路の断面図である。図3を参照すると、従来の静電気保護回路は、p型半導体基板10内にn型埋め込み層12,14が左右に形成され、この各n型埋め込み層12,14上において半導体基板10内にn型ウェル領域20,30が形成され、各n型ウェル領域20,30内には表面部にp+型不純物領域22,32とn+型不純物領域24,34とが所定間隔に隣接して形成される。また、一対のn型ウェル領域20,30間において半導体基板10内にはp型ウエル領域40が形成される。
【0004】
このような構成において、p+型不純物領域22およびn+型不純物領域領域24は図2のダイオードD1のアノードとカソードに各々該当する。これと同様に、p+型不純物領域32およびn+型不純物領域34は図2のダイオードD2のアノードとカソードに各々該当する。したがって、p+型不純物領域22には電源供給パッド1が、n+型不純物領域34には電源供給パッド2が接続され、n+型不純物領域24とp+型不純物領域32は短絡線5で接続される。また、p+型不純物領域22(または32)とn型ウェル領域20(または30)そして半導体基板10は、寄生バイポーラトランジスタQ1(またはQ2)のエミッタ、ベース、そしてコレクタの役割をする。
【0005】
このような従来技術で、電源供給パッド1,2に各々印加される電圧Vcc1およびVcc2が同一な場合には静電気保護が円滑に遂行される。
【0006】
しかし、供給電圧Vcc1とVcc2とが互いに異なる値の場合、すなわち、Vcc1とVcc2のうち、いずれか一方が他より高い場合は、寄生バイポーラトランジスタQ1およびQ2(あるいは図2のダイオードD3とD4からなる導電経路上の図示しない寄生バイポーラトランジスタ)により、静電気保護回路から半導体基板10に大きな漏洩電流が流れるようになる。
【0007】
図4は、電源供給パッド1,2に印加される電圧が互いに異なる値のとき、図3の回路内で形成されるダーリントンペアを示している。図4に示すように、寄生バイポーラトランジスタQ1およびQ2はpnpダーリントンペアを形成する。そして、たとえばVcc1がVcc2より低いと、ダイオードD1およびD2からなる導電経路上の寄生トランジスタQ1およびQ2が動作状態になる。これと反対の場合には、ダイオードD3およびD4からなる導電経路上の図示しないトランジスタが動作状態になる。ここで、トランジスタQ1とQ2の電流利得を各々β1およびβ2とすれば、pnpダーリントンペアの電流利得はβ=β1×β2になる。たとえば、β1=β2=10であり、I2 =3mAであると、I1 は約300mA以上になる。
【0008】
【発明が解決しようとする課題】
このように、従来の静電気保護回路は2つの電源供給パッドに印加される電圧が互いに異なるとき、大きな漏洩電流が流れる欠点を持っている。従って、この静電気保護回路は、外部から印加される静電気を円滑に放電させることができなくなる。また、完成した半導体素子の電気的な特性をテストするEDSテストで電流レベルが高いときは、電流経路により半導体素子の不良が誘発されることがある。
【0009】
本発明は上記の点に鑑みなされたもので、寄生バイポーラトランジスタによる電流経路を遮断することができる静電気保護回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明は上述の課題を解決するために、第1導電型半導体基板と、この半導体基板内に形成された第2導電型ウェル領域と、この第2導電型ウェル領域内に形成された第1導電型不純物領域と、前記第2導電型ウェル領域内に形成された第2導電型不純物領域と、前記第1導電型不純物領域および前記第2導電型不純物領域を囲んで前記第2導電型ウェル領域内に形成され、第2導電型ウェル領域より高濃度の第2導電型ガードリング領域とを具備することを特徴とする静電気保護回路とする。
【0011】
この静電気保護回路において、好ましい例として、前記第1導電型半導体基板はp型半導体基板であり、前記第2導電型ウェル領域はn型ウェル領域であり、前記第1導電型不純物領域はp+型不純物領域であり、前記第2導電型不純物領域はn+型不純物領域である。また、前記第1導電型不純物領域と前記第2導電型不純物領域は、前記第2導電型ウェル領域の表面部に所定間隔に隣接して設けられる。さらに、前記ガードリング領域はn+型不純物領域である。さらに、前記第1導電型半導体基板内に第2導電型埋め込み層を形成し、この第2導電型埋め込み層上に前記第2導電型ウェル領域を形成し、前記第2導電型ガードリング領域は前記第2導電型ウェル領域の表面から前記第2導電型埋め込み層に到達しているものとすることができる。
【0012】
このような静電気保護回路は、ガードリング領域により寄生バイポーラトランジスタによる電流経路を遮断することができる。
【0013】
【発明の実施の形態】
以下本発明の静電気保護回路の実施の形態を図面を参照して詳細に説明する。本発明の静電気保護回路は、図2の回路と同様に、電源供給パッドあるいはグラウンドパッドの間に、直列接続された一対のダイオードを2組、逆向きに並列接続して構成される。しかし、本発明の実施の形態を示す図1の断面図においては、図示の簡略化のために、図3と同様に、並列接続の一方の2つのダイオードD1およびD2(あるいはD3およびD4)だけを示す。図1においては、図3と同一部分に図3と同一番号を付す。
【0014】
図1を参照すると、本発明の実施の形態の静電気保護回路は、p型半導体基板10内にn型埋め込み層12,14が左右一対所定間隔に形成されており、さらにこの各n型埋め込み層12,14上において半導体基板10内にn型ウェル領域20,30が形成される。そして、この各n型ウェル領域20,30内には、表面部に、p+型不純物領域22,32とn+型不純物領域24,34とが左右に所定間隔に隣接して形成される。さらに、各n型ウェル領域20,30内には、前記p+型不純物領域22,32とn+型不純物領域24,34とを囲んでn+型不純物領域のn+型ガードリング領域26,36が形成されており、このn+型ガードリング領域26,36はn型ウェル領域20,30の表面からn型埋め込み層12,14まで伸びて、底部がn型埋め込み層12,14に接している。このn型埋め込み層12,14には、n型ウェル領域20,30の底部も接している。また、一対のn型ウェル領域20,30間の半導体基板10内には、p型ウエル領域40が形成される。
【0015】
なお、n型埋め込み層12,14、n型ウェル領域20,30、p+型不純物領域22,32、n+型不純物領域24,34、n+型ガードリング領域26,36およびp型ウエル領域40は、半導体基板10内にn型、n+型あるいはp+型の不純物イオンを注入して形成される。特に、n+型ガードリング領域26,36は、n型ウェル領域20,30より相対的に高濃度の不純物を注入して形成される。
【0016】
そして、上記のような静電気保護回路においては、p+型不純物領域22およびn+型不純物領域24が図2のダイオードD1(あるいはD3)のアノードとカソードに各々該当する。これと同様に、p+型不純物領域32およびn+型不純物領域34がダイオードD2(あるいはD4)のアノードとカソードに各々該当する。したがって、ダイオードD1,D2に相当するとすると、p+型不純物領域22には電源供給パッド1が、n+型不純物領域34には電源供給パッド2が接続され、n+型不純物領域24とp+型不純物領域32は短絡線5で接続される。また、p+型不純物領域22(または32)とn型ウェル領域20(または30)そして半導体基板10は、寄生バイポーラトランジスタのエミッタ、ベース、そしてコレクタの役割をする。
【0017】
しかし、上記の静電気保護回路においては、n型ウェル領域20,30内にp+型不純物領域22,32とn+型不純物領域24,34とを囲んでn+型ガードリング領域26,36が形成されており、このn+型ガードリング領域26,36により寄生バイポーラトランジスタのベース濃度が非常に高くなる。これは寄生バイポーラトランジスタからのキャリアの再結合率を多く増加させ、寄生バイポーラトランジスタ各々のベース電流が殆ど零になる結果をもたらす。したがって、この静電気保護回路においては、寄生バイポーラトランジスタによる電流経路が遮断されるものであり、ゆえに、電流消耗を減らすことができるとともに、外部から印加される静電気を常に円滑に放電させることができ、しかも、EDSテストでの半導体素子の不良誘発のような問題点を解決することができる。
【0018】
【発明の効果】
以上詳述したように本発明の静電気保護回路によれば、寄生バイポーラトランジスタによる電流経路を遮断して、電流消耗を減らすことができるとともに、外部から印加される静電気を常に円滑に放電させることができ、しかも、EDSテストでの半導体素子の不良誘発のような問題点を解決することができる。
【図面の簡単な説明】
【図1】本発明の静電気保護回路の実施の形態を示す断面図。
【図2】静電気保護回路の等価回路図。
【図3】従来の静電気保護回路の断面図。
【図4】従来の問題点を説明するための等価回路図。
【符号の説明】
10 p型半導体基板
12,14 n型埋め込み層
20,30 n型ウェル領域
22,32 p+型不純物領域
24,34 n+型不純物領域
26,36 n+型ガードリング領域
Claims (7)
- 第1導電型半導体基板と、
前記半導体基板内に形成された第2導電型ウェル領域と、
前記第2導電型ウェル領域内に形成された第1導電型不純物領域と、
前記第2導電型ウェル領域内に形成された第2導電型不純物領域と、
前記第1導電型不純物領域および前記第2導電型不純物領域を囲んで前記第2導電型ウェル領域内に形成され、第2導電型ウェル領域より高濃度の第2導電型ガードリング領域とを具備し、
前記第1導電型不純物領域をエミッタ、前記第2導電型ウェル領域をベース、前記第1導電型半導体基板をコレクタとして生じる寄生バイポーラトランジスタのベース濃度を前記第2導電型ガードリング領域によって高くすることにより、前記寄生バイポーラトランジスタによる電流経路を遮断することを特徴とする静電気保護回路。 - 前記第1導電型半導体基板はp型半導体基板であることを特徴とする請求項1記載の静電気保護回路。
- 前記第2導電型ウェル領域はn型ウェル領域であることを特徴とする請求項1記載の静電気保護回路。
- 前記第1導電型不純物領域はp+型不純物領域であり、前記第2導電型不純物領域はn+型不純物領域であることを特徴とする請求項1記載の静電気保護回路。
- 前記第1導電型不純物領域と前記第2導電型不純物領域は、前記第2導電型ウェル領域の表面部に間隔を有して並んで設けられることを特徴とする請求項1または4記載の静電気保護回路。
- 前記ガードリング領域はn+型不純物領域であることを特徴とする請求項1記載の静電気保護回路。
- 前記第1導電型半導体基板内に第2導電型埋め込み層が形成され、この第2導電型埋め込み層上に前記第2導電型ウェル領域が形成され、前記第2導電型ガードリング領域は前記第2導電型ウェル領域の表面から前記第2導電型埋め込み層に到達して形成されていることを特徴とする請求項1記載の静電気保護回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1997P-91 | 1997-01-06 | ||
KR1019970000091A KR100205609B1 (ko) | 1997-01-06 | 1997-01-06 | 정전기 보호 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209377A JPH10209377A (ja) | 1998-08-07 |
JP3949251B2 true JP3949251B2 (ja) | 2007-07-25 |
Family
ID=19494111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00026298A Expired - Fee Related JP3949251B2 (ja) | 1997-01-06 | 1998-01-05 | 静電気保護回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5986863A (ja) |
JP (1) | JP3949251B2 (ja) |
KR (1) | KR100205609B1 (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552594B2 (en) * | 1997-03-27 | 2003-04-22 | Winbond Electronics, Corp. | Output buffer with improved ESD protection |
KR100332472B1 (ko) * | 1998-10-28 | 2002-09-05 | 주식회사 하이닉스반도체 | 정전기보호회로를구비한반도체장치의제조방법 |
US6271999B1 (en) * | 1998-11-20 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit for different power supplies |
US6388857B1 (en) * | 1999-07-23 | 2002-05-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor circuit device with improved surge resistance |
KR100308086B1 (ko) * | 1999-11-01 | 2001-11-02 | 박종섭 | 반도체 소자의 제조방법 |
US6411485B1 (en) * | 1999-11-04 | 2002-06-25 | United Microelectrics Corp. | Electrostatic discharge protection circuit for multi-voltage power supply circuit |
US7067852B1 (en) * | 2000-09-12 | 2006-06-27 | National Semiconductor Corporation | Electrostatic discharge (ESD) protection structure |
US6429489B1 (en) | 2001-05-18 | 2002-08-06 | International Business Machines Corporation | Electrostatic discharge power clamp circuit |
KR20030061266A (ko) * | 2002-01-11 | 2003-07-18 | 허균 | 냉음료와 간식을 보관할 수 있는 휴대용 간식 용기 세트 |
US7939420B2 (en) * | 2002-08-14 | 2011-05-10 | Advanced Analogic Technologies, Inc. | Processes for forming isolation structures for integrated circuit devices |
US7825488B2 (en) | 2006-05-31 | 2010-11-02 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuits and modular methods of forming the same |
US8089129B2 (en) | 2002-08-14 | 2012-01-03 | Advanced Analogic Technologies, Inc. | Isolated CMOS transistors |
US7834421B2 (en) * | 2002-08-14 | 2010-11-16 | Advanced Analogic Technologies, Inc. | Isolated diode |
US7667268B2 (en) | 2002-08-14 | 2010-02-23 | Advanced Analogic Technologies, Inc. | Isolated transistor |
US20080197408A1 (en) * | 2002-08-14 | 2008-08-21 | Advanced Analogic Technologies, Inc. | Isolated quasi-vertical DMOS transistor |
US7902630B2 (en) | 2002-08-14 | 2011-03-08 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
US7741661B2 (en) * | 2002-08-14 | 2010-06-22 | Advanced Analogic Technologies, Inc. | Isolation and termination structures for semiconductor die |
US8513087B2 (en) | 2002-08-14 | 2013-08-20 | Advanced Analogic Technologies, Incorporated | Processes for forming isolation structures for integrated circuit devices |
US7812403B2 (en) | 2002-08-14 | 2010-10-12 | Advanced Analogic Technologies, Inc. | Isolation structures for integrated circuit devices |
US7956391B2 (en) * | 2002-08-14 | 2011-06-07 | Advanced Analogic Technologies, Inc. | Isolated junction field-effect transistor |
EP1538673A4 (en) | 2002-09-09 | 2009-07-15 | Sanyo Electric Co | PROTECTION DEVICE |
JP4535668B2 (ja) | 2002-09-09 | 2010-09-01 | 三洋電機株式会社 | 半導体装置 |
TW586124B (en) * | 2002-09-18 | 2004-05-01 | Macronix Int Co Ltd | ESD protection apparatus and method for a high-voltage input pad |
TW575989B (en) * | 2002-09-25 | 2004-02-11 | Mediatek Inc | NPN Darlington ESD protection circuit |
JP4312451B2 (ja) * | 2002-12-24 | 2009-08-12 | Necエレクトロニクス株式会社 | 静電気保護素子及び半導体装置 |
JP2004260139A (ja) | 2003-02-06 | 2004-09-16 | Sanyo Electric Co Ltd | 半導体装置 |
EP1494284A1 (en) * | 2003-06-30 | 2005-01-05 | Freescale Semiconductor, Inc. | Overvoltage protection device |
US7098509B2 (en) * | 2004-01-02 | 2006-08-29 | Semiconductor Components Industries, L.L.C. | High energy ESD structure and method |
US7405445B2 (en) * | 2004-06-18 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method for ESD protection |
US7187527B2 (en) * | 2004-09-02 | 2007-03-06 | Macronix International Co., Ltd. | Electrostatic discharge conduction device and mixed power integrated circuits using same |
JP4939750B2 (ja) | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
JP4939749B2 (ja) | 2004-12-22 | 2012-05-30 | オンセミコンダクター・トレーディング・リミテッド | 化合物半導体スイッチ回路装置 |
JP4993941B2 (ja) * | 2006-04-27 | 2012-08-08 | パナソニック株式会社 | 半導体集積回路及びこれを備えたシステムlsi |
KR100867977B1 (ko) | 2006-10-11 | 2008-11-10 | 한국과학기술원 | 인도시아닌 그린 혈중 농도 역학을 이용한 조직 관류 분석장치 및 그를 이용한 조직 관류 분석방법 |
US7737526B2 (en) * | 2007-03-28 | 2010-06-15 | Advanced Analogic Technologies, Inc. | Isolated trench MOSFET in epi-less semiconductor sustrate |
US7868414B2 (en) * | 2007-03-28 | 2011-01-11 | Advanced Analogic Technologies, Inc. | Isolated bipolar transistor |
US8537514B2 (en) | 2007-08-08 | 2013-09-17 | Sofics Bvba | Diode chain with guard-band |
US8164869B2 (en) * | 2007-08-08 | 2012-04-24 | Sofics Bvba | Diode chain with a guard-band |
KR100971215B1 (ko) * | 2008-08-20 | 2010-07-20 | 주식회사 동부하이텍 | Esp 보호 회로 |
JP5310100B2 (ja) * | 2009-03-03 | 2013-10-09 | 富士通セミコンダクター株式会社 | 静電気保護回路および半導体装置 |
JP2011166153A (ja) * | 2010-02-12 | 2011-08-25 | Samsung Electronics Co Ltd | ガードリング構造を有する半導体デバイス、ディスプレイドライバ回路、及びディスプレイ装置 |
KR101986090B1 (ko) | 2012-04-06 | 2019-06-05 | 삼성전자 주식회사 | 가드링을 포함하는 반도체 장치 및 이를 포함하는 반도체 시스템 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
EP0517391A1 (en) * | 1991-06-05 | 1992-12-09 | STMicroelectronics, Inc. | ESD protection circuit |
US5637900A (en) * | 1995-04-06 | 1997-06-10 | Industrial Technology Research Institute | Latchup-free fully-protected CMOS on-chip ESD protection circuit |
-
1997
- 1997-01-06 KR KR1019970000091A patent/KR100205609B1/ko not_active IP Right Cessation
-
1998
- 1998-01-05 JP JP00026298A patent/JP3949251B2/ja not_active Expired - Fee Related
- 1998-01-05 US US09/002,826 patent/US5986863A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5986863A (en) | 1999-11-16 |
KR19980065222A (ko) | 1998-10-15 |
JPH10209377A (ja) | 1998-08-07 |
KR100205609B1 (ko) | 1999-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3949251B2 (ja) | 静電気保護回路 | |
US6236087B1 (en) | SCR cell for electrical overstress protection of electronic circuits | |
JP3342918B2 (ja) | 集積回路における静電的放電に対してパッドを保護するためのダイオード構造 | |
KR0159451B1 (ko) | 반도체장치의 보호회로 | |
JP3590706B2 (ja) | 半導体装置の保護素子 | |
US5798560A (en) | Semiconductor integrated circuit having a spark killer diode | |
EP0103306B1 (en) | Semiconductor protective device | |
JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
JPH03224263A (ja) | Cmos集積回路の静電放電保護構造 | |
JP3404036B2 (ja) | Piso静電的放電保護デバイス | |
US10325905B2 (en) | Semiconductor device and semiconductor circuit device | |
US5708289A (en) | Pad protection diode structure | |
JP2003060059A (ja) | 保護回路および保護素子 | |
US6248639B1 (en) | Electrostatic discharge protection circuit and transistor | |
US6144066A (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
JP4795613B2 (ja) | 半導体装置 | |
JP4029549B2 (ja) | 半導体装置 | |
KR100470994B1 (ko) | 반도체장치의정전기보호장치 | |
JP2001085443A (ja) | 半導体装置 | |
JPS6211787B2 (ja) | ||
JP2004335634A (ja) | Esd保護ダイオード | |
JPH11168181A (ja) | 静電放電の保護回路、これを備えるトランジスタおよび半導体素子 | |
JPH0478162A (ja) | 集積回路用保護装置 | |
KR0152155B1 (ko) | 반도체 집적 회로 | |
US20230307438A1 (en) | Electro-static discharge protection devices having a low trigger voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070418 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |