JP4074074B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4074074B2 JP4074074B2 JP2001281363A JP2001281363A JP4074074B2 JP 4074074 B2 JP4074074 B2 JP 4074074B2 JP 2001281363 A JP2001281363 A JP 2001281363A JP 2001281363 A JP2001281363 A JP 2001281363A JP 4074074 B2 JP4074074 B2 JP 4074074B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- cathode
- type
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳細には半導体層の表面に略プレーナ状のアノード領域とカソード領域とが形成された横型ダイオードを備えた半導体装置に関する。
【0002】
【従来の技術】
車載用や小型モータ制御用の集積回路装置などに用いられる半導体装置のうちで、比較的高い耐圧が要求されるものがある。このような半導体装置を開示した文献としては、例えば、特開2000−138229号公報を挙げることができる。
【0003】
図4は、このような従来の半導体装置の断面構造を例示する模式図である。すなわち、同図に例示した半導体装置は、「横型ダイオード」と呼ばれるものである。同図に例示したダイオードの場合、p型基板101の上に形成されたn+型埋め込み層103とn+型拡散層105とによって基板電位から分離されたp型領域109が設けられている。そして、その表面に、p+型アノード領域111とn+型カソード領域113が、それぞれ略プレーナ状に形成されている。また、n+型拡散層105の表面にはn+型コンタクト領域120が形成されている。
【0004】
アノード領域111とカソード領域113には、アノード電極140、カソード電極142がそれぞれ接続され、所定のアノード電位、カソード電位を印加可能としている。また、n+型コンタクト領域120には、電極144が接続され、所定の拡散層電位を印加可能としている。
【0005】
このような従来の横型ダイオードにおいては、カソード領域113の全体を取り囲むようにn−型領域115を重ねて形成することによって、高耐圧のダイオードを実現していた。すなわち、カソード領域113の周りにn−型領域115を設けることにより、pn接合に逆方向電圧が印加された時にn−型領域115を空乏化させて、n+型カソード領域113における電界を緩和してダイオードの耐圧を上げることができる。
【0006】
【発明が解決しようとする課題】
しかしながら、図4に例示したような構造の場合、同図に概念的に例示した如く、n+型カソード領域113の下に、寄生npnトランジスタが形成される。特に、カソード領域113の直下においては、n−型領域115を設けることにより、寄生npnトランジスタのエミッタの注入効率が高くなる。このため、寄生npnトランジスタの電流増幅率hfeが高くなり、寄生動作が生じて、カソード電位Kと拡散層電位Vとが同電位になってしまうという現象が生ずる。これは他の素子との集積化を図る上で回路構成上、深刻な問題となる場合が多い。
【0007】
本発明は、かかる課題の認識に基づいてなされたのであり、その目的は、高耐圧を維持しつつ、寄生トランジスタの動作を抑制した横型ダイオードを備えた半導体装置を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、第2導電型の半導体基板と、第1導電型の埋め込み層と第1導電型の拡散領域とによって前記半導体基板から電気的に分離された第1導電型の半導体層と、第1導電型の埋め込み層及び第1導電型の拡散領域から離間し、前記半導体層の表面に選択的に設けられた第2導電型のウエル領域と、前記ウエル領域の表面に選択的に設けられた第1導電型のカソード領域と、前記ウエル領域の前記表面で前記カソード領域と近接して選択的に設けられた第2導電型のアノード領域と、前記カソード領域の中央付近を除いてその周縁部に重なるように設けられた第1導電型のリサーフ領域と、前記カソード領域に接続されたカソード電極と、前記アノード領域に接続されたアノード電極と、前記第1導電型の拡散領域に接続された拡散層電極と、を備えたことを特徴とする。
【0009】
上記構成によれば、リサーフ領域によって耐圧を高く維持できると同時に、第1の半導体領域の直下において生じうる寄生トランジスタ動作を効果的に抑制することが可能となる。
【0010】
または、本発明の半導体装置は、第2導電型の半導体基板と、第1導電型の埋め込み層と第1導電型の拡散領域とによって前記半導体基板から電気的に分離された第1導電型の半導体領域と、前記第1導電型の埋め込み層と前記第1導電型の半導体領域との間に設けられた第2導電型の埋め込み層と、前記半導体領域の表面に選択的に設けられた第1導電型のカソード領域と、前記半導体領域の前記表面で前記カソード領域と近接して選択的に設けられ前記第2導電型の埋め込み層に達する第2導電型の拡散領域と、前記第2導電型の拡散領域の表面に設けられた第2導電型のアノード領域と、前記カソード領域の中央付近を除いてその周縁部に重なるように設けられた第1導電型のリサーフ領域と、前記カソード領域に接続されたカソード電極と、前記アノード領域に接続されたアノード電極と、前記第1導電型の拡散領域に接続された拡散層電極と、を備えたことを特徴とする。
【0011】
上記構成によっても、リサーフ領域によって耐圧を高く維持できると同時に、カソード領域の直下において生じうる寄生トランジスタ動作を効果的に抑制することが可能となり、カソード領域と埋め込み層の電位が同電位となる問題を解消することができる。
【0012】
ここで、前記リサーフ領域の不純物濃度は、前記カソード領域(第1の半導体領域)の不純物濃度よりも低いものとすれば、電界を効果的に緩和して耐圧を高く維持できる。
【0013】
また、前記カソード領域は、カソード電極と接触した電極接触部と、前記電極接触部から前記表面に沿って横方向に延在する延在部と、を有し、前記リサーフ領域は、前記延在部の周縁に重なるように設けられたものとすれば、サージ耐圧を向上させることができる。
【0014】
また、動作状態において、前記カソード領域の電位と、前記埋め込み層の電位とが同一とならないような構造パラメータを設定することにより、寄生トランジスタ動作を効果的に抑制することができる。
【0015】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【0016】
図1は、本発明の実施の形態にかかる横型ダイオードの断面構造を表す模式図である。
【0017】
このダイオードは、p型基板11の上にn型層17が形成され、この一部はn+型埋め込み層13とn+型拡散層15とによって基板電位から分離されて島状領域とされている。そして、その中にp型ウエル領域19が形成され、このウエル領域19の表面に、p+型アノード領域21とn+型カソード領域23とが、それぞれ略プレーナ状に形成されている。
【0018】
拡散層15の表面には、n+型領域30が形成されている。そして、アノード領域21、カソード領域23、n+型領域30には、アノード電極40、カソード電極42、拡散層電極44が、それぞれ接続され、所定のアノード電位A、カソード電位K、拡散層電位Vを独立に印加可能としている。
【0019】
本発明においては、このような横型ダイオードにおいて、プレーナ状に形成されたカソード領域23の周縁部のみを覆うようにn−型リサーフ領域25を形成する。つまり、n−型リサーフ領域25は、カソード領域23の周縁部のみに重なるように設けられ、カソード領域23の中央部においては設けられていない。リサーフ領域25の不純物濃度は、カソード領域23の不純物濃度よりも低く形成する。
【0020】
ダイオードのpn接合に逆方向バイアスを印加した時に電界が集中する箇所は、カソード領域23の端部の曲率が大きい(曲率半径が小さい)部分である。この部分をn−型リサーフ領域25によって覆うことにより、電界を緩和して、ダイオードの耐圧を高く維持することができる。すなわち、本発明におけるn−型リサーフ領域25は、表面付近における電界を緩和するリサーフ(RESURF:REduced SURface Field)層としての作用を維持している。
【0021】
そして、本発明によれば、カソード領域23の直下においてn−領域を除去したことにより、寄生npnトランジスタのエミッタの注入効率を下げることができ、寄生トランジスタの電流増幅率hfeを下げることができる。つまり、寄生トランジスタの動作を抑止することができる。その結果として、カソード電位Kと拡散層電位Vとが短絡することを防ぎ、横型ダイオードを適正に動作させることができる。
【0022】
ここで、各部要部の不純物濃度の一例を挙げると、n型層17は概ね1013〜14/cm3、n+カソード領域23は概ね1015/cm3、n−型リサーフ領域25は概ね1012/cm3程度とすることができる。
【0023】
また、図1においては、断面構造のみを例示したが、本発明のダイオードの平面構造は、例えば、カソード領域23を中心としてn−型リサーフ領域25とアノード領域21とが略同心状に設けられた構造とすることができる。
図2は、本発明の第2の具体例の横型ダイオードの断面構造を表す模式図である。同図については、図1に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【0024】
本具体例においても、プレーナ状に形成されたカソード領域23の周縁部のみを覆うようにn−型リサーフ領域25が形成されている。つまり、n−型リサーフ領域25は、カソード領域23の周縁部のみに重なるように設けられ、カソード領域23の中央部においては設けられていない。このようにn−型リサーフ領域25を選択的に形成することにより、前述したように寄生npnトランジスタ動作を抑制することができる。すなわち、カソード電位Kと拡散層電位Vとの短絡を防いで、素子を好適なバイアス条件で動作させることができる。
【0025】
さらに、本具体例のダイオードにおいては、カソード領域23が幅広に形成されている。つまり、カソード領域23は、カソード電極42との接触部23Aと、そこから横方向に延在する延在部23Bと、を有する。そして、図1に例示した具体例と比較した場合、この延在部23Bの幅(横方向の長さ)が広くなるように形成されている。
【0026】
このようにカソード領域23を幅広に形成すると、ESD(Electro-Static Discharge)に対する耐性が向上する。すなわち、ESDによりカソード電極42から瞬間的に流入した電流は、図2に矢印Iで表したように、延在部23Bを介して素子の中を流れる。しかし、このように幅広の延在部23Bを流れるうちに、その抵抗成分によって電流は減衰し、また、電流の一部はカソード領域の底面から漏出する。その結果、カソード領域の端部に電流が集中して破壊されるという事態を回避できる。
【0027】
本具体例によれば、寄生トランジスタ動作を抑制しつつ、このようにカソード領域23を幅広に形成してサージ耐圧を向上させることができる。つまり、従来の構造の場合、カソード領域23を幅広に形成すると、その面積が増大するため、寄生トランジスタ動作による短絡電流が増大しやすくなる。これに対して、本発明によれば、n−型リサーフ領域25をカソード領域23の周縁部のみに選択的に設けることにより、電極接触部23A及び延在部23Bにおける寄生トランジスタ動作を効果的に抑制することができる。
【0028】
図3は、本発明の第3の具体例の横型ダイオードの断面構造を表す模式図である。同図についても、図1及び図2に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
【0029】
前述した第1及び第2具体例においては、n型層17の中にp型ウエル19が形成され、p型ウエル19の表面にカソード領域とアノード領域が形成されている。これに対して、本具体例においては、n型層17をp+型埋め込み層32とp型拡散層34とにより分離してダイオードが形成されている。
【0030】
すなわち、本具体例においては、p型基板11の上にn型層17が形成され、その一部が、p+型埋め込み層32とp型拡散層34とによって基板電位から分離されている。そして、その分離された領域の表面にn+型カソード領域23が略プレーナ状に形成されている。また一方、p型拡散層34の中には、p+型アノード領域21が形成されている。
【0031】
そして、本具体例においても、プレーナ状に形成されたカソード領域23の周縁部のみを覆うようにn−型リサーフ領域25が形成されている。つまり、n−型リサーフ領域25は、カソード領域23の周縁部のみに重なるように設けられ、カソード領域23の中央部においては設けられていない。このようにn−型リサーフ領域25を選択的に形成することにより、前述したように寄生npnトランジスタ動作を抑制することができる。すなわち、カソード電位Kと拡散層電位Vとの短絡を防いで、素子を好適なバイアス条件で動作させることができる。
【0032】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【0033】
例えば、横型ダイオードを構成する各要素の寸法関係や材料などに関しては、当業者が公知の範囲から選択して適宜変更したものも同様に本発明の範囲に包含される。
【0034】
また、各要素の導電型を反転させた構造を有する横型ダイオードも、同様に本発明の作用効果が得られ、本発明の範囲に包含される。
【0035】
【発明の効果】
以上詳述したように、本発明によれば、素子の耐圧を高いレベルに維持しつつ、寄生トランジスタ動作を効果的に抑制した横型ダイオードを備えた半導体装置を提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる横型ダイオードの断面構造を表す模式図である。
【図2】本発明の第2の具体例の横型ダイオードの断面構造を表す模式図である。
【図3】本発明の第3の具体例の横型ダイオードの断面構造を表す模式図である。
【図4】従来の横型ダイオードの断面構造を例示する模式図である。
【符号の説明】
11 基板
13 埋め込み層
15 拡散層
17 n型層
19 ウエル
21 アノード領域
23 カソード領域
23A 電極接触部
23B 延在部
25 リサーフ領域
30 n+型領域
32 p+型埋め込み層
34 p型拡散層
40 アノード電極
42 カソード電極
44 拡散層電極
101 基板
103 埋め込み層
105 n+型拡散層
109 p型領域
111 アノード領域
113 カソード領域
115 n−型領域
120 コンタクト領域
140 アノード電極
142 カソード電極
144 電極
A アノード電位
K カソード電位
V 拡散層電位
Claims (4)
- 第2導電型の半導体基板と、
第1導電型の埋め込み層と第1導電型の拡散領域とによって前記半導体基板から電気的に分離された第1導電型の半導体層と、
第1導電型の埋め込み層及び第1導電型の拡散領域から離間し、前記半導体層の表面に選択的に設けられた第2導電型のウエル領域と、
前記ウエル領域の表面に選択的に設けられた第1導電型のカソード領域と、
前記ウエル領域の前記表面で前記カソード領域と近接して選択的に設けられた第2導電型のアノード領域と、
前記カソード領域の中央付近を除いてその周縁部に重なるように設けられた第1導電型のリサーフ領域と、
前記カソード領域に接続されたカソード電極と、
前記アノード領域に接続されたアノード電極と、
前記第1導電型の拡散領域に接続された拡散層電極と、
を備えたことを特徴とする半導体装置。 - 第2導電型の半導体基板と、
第1導電型の埋め込み層と第1導電型の拡散領域とによって前記半導体基板から電気的に分離された第1導電型の半導体領域と、
前記第1導電型の埋め込み層と前記第1導電型の半導体領域との間に設けられた第2導電型の埋め込み層と、
前記半導体領域の表面に選択的に設けられた第1導電型のカソード領域と、
前記半導体領域の前記表面で前記カソード領域と近接して選択的に設けられ前記第2導電型の埋め込み層に達する第2導電型の拡散領域と、
前記第2導電型の拡散領域の表面に設けられた第2導電型のアノード領域と、
前記カソード領域の中央付近を除いてその周縁部に重なるように設けられた第1導電型のリサーフ領域と、
前記カソード領域に接続されたカソード電極と、
前記アノード領域に接続されたアノード電極と、
前記第1導電型の拡散領域に接続された拡散層電極と、
を備えたことを特徴とする半導体装置。 - 前記リサーフ領域の不純物濃度は、前記カソード領域の不純物濃度よりも低いことを特徴とする請求項1または2に記載の半導体装置。
- 前記カソード領域は、カソード電極と接触した電極接触部と、前記電極接触部から前記表面に沿って横方向に延在する延在部と、を有し、
前記リサーフ領域は、前記延在部の周縁に重なるように設けられたことを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001281363A JP4074074B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001281363A JP4074074B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003092414A JP2003092414A (ja) | 2003-03-28 |
JP4074074B2 true JP4074074B2 (ja) | 2008-04-09 |
Family
ID=19105196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001281363A Expired - Lifetime JP4074074B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4074074B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10028008A1 (de) * | 2000-06-06 | 2001-12-13 | Bosch Gmbh Robert | Schutzvorrichtung gegen elektrostatische Entladungen |
CN100338780C (zh) * | 2003-12-10 | 2007-09-19 | 上海华虹Nec电子有限公司 | 嵌位二极管结构(四) |
US7095092B2 (en) * | 2004-04-30 | 2006-08-22 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming the same |
JP2006066788A (ja) | 2004-08-30 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置 |
JP2006190837A (ja) * | 2005-01-06 | 2006-07-20 | Renesas Technology Corp | フルアイソレーションダイオード |
JP5138748B2 (ja) * | 2010-09-08 | 2013-02-06 | 三菱電機株式会社 | 半導体装置 |
JP6610114B2 (ja) | 2015-09-16 | 2019-11-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2001
- 2001-09-17 JP JP2001281363A patent/JP4074074B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003092414A (ja) | 2003-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060081919A1 (en) | Semiconductor device | |
JP2009194301A (ja) | 半導体装置 | |
JP2007214541A (ja) | 半導体装置 | |
JPWO2009096412A1 (ja) | 半導体装置 | |
JP2009188178A (ja) | 半導体装置 | |
JP3713490B2 (ja) | 半導体装置 | |
US20160027774A1 (en) | Bidirectional switch | |
JP5365019B2 (ja) | 半導体装置 | |
JP6011136B2 (ja) | 半導体装置 | |
JP6293688B2 (ja) | ダイオード及びそのダイオードを内蔵する逆導通igbt | |
KR101779230B1 (ko) | 전력 반도체 디바이스 | |
JP4230681B2 (ja) | 高耐圧半導体装置 | |
JP2001257366A (ja) | 半導体装置 | |
JP4074074B2 (ja) | 半導体装置 | |
JP2011228505A (ja) | 半導体集積回路 | |
JP4642767B2 (ja) | サージ保護用半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP6838504B2 (ja) | 半導体装置および半導体回路装置 | |
JP2003031821A (ja) | 半導体装置 | |
JP3297087B2 (ja) | 高耐圧半導体装置 | |
JP2000114266A (ja) | 高耐圧ダイオードとその製造方法 | |
JP2005235844A (ja) | 半導体装置 | |
JP2004335634A (ja) | Esd保護ダイオード | |
JP7396513B2 (ja) | 半導体装置 | |
JP3655143B2 (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4074074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |