JP2011228505A - 半導体集積回路 - Google Patents

Abstract

【課題】半導体集積回路に含まれる静電気保護装置の面積を大きくすることなく、その破壊耐量及び維持電圧を大きくする。
【解決手段】第１導電型である半導体基板１と、半導体基板の上又は上部に形成された第２導電型である第１拡散層３と、第１拡散層の上部に形成され、第１導電型である第２拡散層５と、第２拡散層の上部に形成され、第２導電型である第３拡散層６と、第１拡散層の上部で且つ第２拡散層から間隔をおいて形成された第２導電型である第４拡散層８と、少なくとも第３拡散層の下に、第２拡散層と間隔をおき且つ下端部が第１拡散層の下端部よりも下に位置するように形成された第１導電型の第５拡散層２とを備えている。第３拡散層から第５拡散層までの最短距離と、第５拡散層から第４拡散層までの最短距離及び第１拡散層の下端部から第４拡散層までの最短距離のいずれか短い方の距離との和は、第３拡散層から第４拡散層までの最短距離よりも小さい。
【選択図】図３

Description

本発明は半導体集積回路に関し、特に、静電気保護装置を含む半導体集積回路に関する。

近年、半導体集積回路のプロセスの微細化及び高集積化に伴い、人体及び機械等に帯電する静電気から半導体集積回路を保護する静電気保護装置にも微細化が求められるようになってきている。静電気から半導体集積回路を保護するために、静電気保護装置は半導体集積回路の入出力端子及び電源端子と接続される。静電気保護装置には、バイポーラ型又はＭＯＳ型のトランジスタ構造等が用いられている（例えば、特許文献１等を参照。）。

従来のＮＰＮバイポーラトランジスタ構造を用いた静電気保護装置について図２１及び図２２を参照しながら説明する。

図２１に示すように、Ｎ型低濃度半導体基板１０３の上部に、ＮＰＮトランジスタのベースとなるＰ型拡散層１０５が形成され、形成されたＰ型拡散層１０５の上部には、ＮＰＮトランジスタのエミッタとなるＮ型高濃度拡散層１０６が形成されている。Ｐ型拡散層１０５の上部におけるＮ型高濃度拡散層１０６と間隔をおいた領域には、ベースコンタクトとなるＰ型高濃度拡散層１０７が形成されている。Ｎ型低濃度半導体基板１０３の上部におけるＰ型拡散層１０５から側方に所定の間隔をおいた領域には、Ｎ型高濃度拡散層１０６と同程度の深さを持つコレクタコンタクトとなるＮ型高濃度拡散層１０８が形成されている。Ｎ型低濃度半導体基板１０３の上部におけるＰ型拡散層１０５とＮ型高濃度拡散層１０８との間には選択的シリコン酸化（local oxidation of silicon：ＬＯＣＯＳ）膜１２１が形成されている。Ｎ型高濃度拡散層１０６の上には、エミッタ電極１３１がオーミック接続され、Ｐ型高濃度拡散層１０７の上には、ベース電極１３２がオーミック接続され、Ｎ型高濃度拡散層１０８の上には、コレクタ電極１３３がオーミック接続されている。ベース電極１３２とエミッタ電極１３１とはアルミニウム配線等によりショートされ、グランド（ＧＮＤ）等の最低電位に接続されている。コレクタ電極１３３は半導体集積回路の基板の上に形成されている入出力パッド（ＰＡＤ）１３０及び内部回路１４０にアルミニウム配線等により接続されている。

図２２に示すように、前記の構成のＮＰＮトランジスタのコレクタ電極１３３に入出力ＰＡＤ１３０から静電気等によるプラスサージ電荷が印加されると、コレクタとベースとの間にアバランシェブレークダウンによる電流が流れる（コレクタベース間耐圧：ＢＶ_ＣＢＯ）。その後、ＮＰＮトランジスタが動作する電圧までベース電位は上昇して、ＮＰＮトランジスタはバイポーラ動作を始める（トリガ点：トリガ電圧Ｖ_ｔ１、トリガ電流Ｉ_ｔ１）。電流が増大すると、Ｎ型低濃度半導体基板１０３におけるＮ型高濃度拡散層１０６の下の領域は、不純物濃度が小さいため、Ｎ型高濃度拡散層１０６から注入された電子が過剰となる。また、この過剰な電子を中和させるため、この領域は、Ｐ型拡散層１０５からホールが注入されることにより、ベースとして機能するようになる。このとき、この領域はＮ型層ではなく中性領域となるため、コレクタ電位はトリガ電圧Ｖ_ｔ１からこのときのＮＰＮトランジスタの電流増幅率（ｈＦＥ）に依存するコレクタとエミッタとの間の維持電圧Ｖ_ｈまで低下する。このＮＰＮトランジスタ構造では電流がＮ型低濃度半導体基板１０３の表面付近を流れるため、コレクタとエミッタとの間の電流経路が短くなる。すなわちベース幅が小さく、このときのｈＦＥが高いため、トリガ電圧Ｖ_ｔ１と比較して、維持電圧Ｖ_ｈは大きく低下する。この後、Ｎ型高濃度拡散層１０８に依存したコレクタ抵抗に従い、維持電圧Ｖ_ｈから破壊電圧Ｖ_ｔ２までコレクタ電位は上昇する。その後、さらに電流が増大すると、電流が集中するＮ型高濃度拡散層１０８のベース側の端部における発熱により熱暴走が起こり、破壊に至る（破壊点：破壊電圧Ｖ_ｔ２、破壊耐量Ｉ_ｔ２）。

この他に、見かけ上のベース幅が大きくなるような構造を用いて、維持電圧を高く保つ、高耐圧素子の保護に適した静電気保護装置が特許文献２等に提示されている。

特開２００４−３３５６３４号公報 特開２００７−２４２９２３号公報

従来の静電気保護装置は、電流経路がＮ型低濃度半導体基板の表面付近に偏り、電流がその表面付近に集中しやすいことから、破壊耐量Ｉ_ｔ２が小さくなるため、保護能力が小さい。破壊耐量Ｉ_ｔ２を大きくするには、相対的に電流密度を減らすために、エミッタ面積を大きく、すなわち保護装置の面積を大きくする必要があり、その結果、チップサイズの増大を招くこととなる。さらに、バイポーラ動作の際のベース幅が狭く、ｈＦＥが高いため、維持電圧が低いという問題があり、高耐圧素子の保護には適していない。

本発明は、前記の問題に鑑み、その目的は、静電気保護装置の面積を大きくすることなく破壊耐量が大きく且つ維持電圧が大きい静電気保護装置を含む半導体集積回路を得られるようにすることにある。

以下に説明する半導体の導電型について、第１導電型及び第２導電型は、半導体のＰ型及びＮ型のいずれか一方を指す。第１導電型がＰ型のとき、第２導電型はＮ型であり、逆に、第１導電型がＮ型のときは、第２導電型はＰ型である。

前記の目的を達成するために、本発明は、半導体集積回路に含まれる静電気保護装置を、ベースの下に該ベースと同一の導電型の拡散層が設けられた構成とする。

具体的に、本発明に係る半導体集積回路は、第１導電型である半導体基板と、半導体基板の上又は上部に形成された第２導電型である第１拡散層と、第１拡散層の上部に形成され、第１導電型であり、ベースとなる第２拡散層と、第２拡散層の上部に形成され、第２導電型であり、エミッタとなる第３拡散層と、第１拡散層の上部で且つ第２拡散層から間隔をおいて形成され、上部にコレクタコンタクトとなる第２導電型である第４拡散層と、少なくとも第３拡散層の下に、深さ方向において第２拡散層と間隔をおき且つ下端部が第１拡散層の下端部よりも下に位置するように形成された第１導電型の第５拡散層とを備え、第３拡散層から第５拡散層までの最短距離と、第５拡散層から第４拡散層までの最短距離及び第１拡散層の下端部から第４拡散層までの最短距離のいずれか短い方の距離との和は、第３拡散層から第４拡散層までの最短距離よりも小さい。

本発明に係る半導体集積回路によると、第３拡散層から第５拡散層までの最短距離と、第５拡散層から第４拡散層までの最短距離及び第１拡散層の下端部から第４拡散層までの最短距離のいずれか短い方の距離との和は、第３拡散層から第４拡散層までの最短距離よりも小さいため、電流の縦方向（基板面に垂直な方向）の成分をより増大させることが可能となる。このため、半導体集積回路に含まれる静電気保護装置の破壊に直接に影響する半導体基板の表面付近における電流の横方向（基板面に平行な方向）の成分を抑えることができる。これにより、破壊電流を向上させて、破壊耐量を上げることができる。また、上記の構成ではエミッタの直下の領域に第１導電型の第５拡散層を設けるため、静電気保護装置の面積の増大を招くことがない。さらに、バイポーラ動作の際のベース領域の濃度を上げることとなり、ｈＦＥが小さくなることにより、維持電圧も向上させることができ、静電気保護装置のさらなる特性の向上が得られる。

本発明に係る半導体集積回路において、第５拡散層は、第４拡散層の下にも形成され、第４拡散層と接していないことが好ましい。

本発明に係る半導体集積回路において、第５拡散層は、第３拡散層の下と第４拡散層の下とにそれぞれ形成され、形成された第５拡散層同士は、第１拡散層により分離されていてもよい。

本発明に係る半導体集積回路は、第１拡散層の周囲に形成された素子分離領域をさらに備え、第５拡散層は、素子分離領域と接していてもよい。

本発明に係る半導体集積回路において、第４拡散層は、コレクタコンタクトよりも下に、第１拡散層よりも不純物濃度が大きい領域を含むことが好ましい。

本発明に係る半導体集積回路において、第２拡散層の上部には、第３拡散層の側方における第４拡散層と反対側に、第３拡散層と間隔をおくように、ベースコンタクトとなる第６拡散層が形成され、第６拡散層は、第１導電型であり、第２拡散層よりも不純物濃度が大きいことが好ましい。

本発明に係る半導体集積回路において、第２拡散層及び第３拡散層は、最低電位に電気的に接続され、第４拡散層は入出力端子又は電源端子と内部回路とに電気的に接続されていることが好ましい。

本発明に係る半導体集積回路において、第１拡散層は、半導体基板の上にエピタキシャル成長されて形成されていてもよい。

本発明に係る半導体集積回路において、第２拡散層と第４拡散層との間には、酸化膜が形成されていることが好ましい。

本発明に係る半導体集積回路において、第３拡散層及び第４拡散層は、第１拡散層よりも不純物濃度が大きいことが好ましい。

本発明に係る半導体集積回路によると、破壊電流が大きく且つ維持電圧が大きい、保護能力のより優れた静電気保護装置を面積を増大させることなく得ることができる。

一般的なＮＰＮトランジスタにより構成される静電気保護装置の電圧電流特性を示すグラフである。 本発明の第１の実施形態に係る静電気保護装置を示す平面図である。 本発明の第１の実施形態に係る静電気保護装置を示す図２のIII−III線における断面図である。 本発明の第１の実施形態に係る静電気保護装置の電圧電流特性を示すグラフである。 本発明の第１の実施形態に係る静電気保護装置を示す等価回路図である。 本発明の第１の実施形態に係る静電気保護装置がバイポーラ動作をする際の状態を説明するための断面図である。 本発明の第１の実施形態に係る静電気保護装置がバイポーラ動作を開始した後の電流の経路を説明するための断面図である。 本発明の第１の実施形態の第１変形例に係る静電気保護装置を示す平面図である。 本発明の第１の実施形態の第１変形例に係る静電気保護装置を示す図８のIX−IX線における断面図 本発明の第１の実施形態の第２変形例に係る静電気保護装置を示す平面図である。 本発明の第１の実施形態の第２変形例に係る静電気保護装置を示す図１０のXI−XI線における断面図である。 本発明の第１の実施形態の第３変形例に係る静電気保護装置を示す平面図である。 本発明の第１の実施形態の第３変形例に係る静電気保護装置を示す図１２のXIII−XIII線における断面図である。 本発明の第２の実施形態に係る静電気保護装置を示す平面図である。 本発明の第２の実施形態に係る静電気保護装置を示す図１４におけるXV−XV線における断面図である。 本発明の第２の実施形態に係る静電気保護装置の電圧電流特性を示すグラフである。 本発明の第２の実施形態に係る静電気保護装置がバイポーラ動作をする際の状態を説明するための断面図である。 本発明の第２の実施形態に係る静電気保護装置がバイポーラ動作を開始した後の電流の経路を説明するための断面図である。 本発明の第２の実施形態の一変形例に係る静電気保護装置を示す平面図である。 本発明の第２の実施形態の一変形例に係る静電気保護装置を示す図１９のXX−XX線における断面図である。 従来の静電気保護装置を示す断面図である。 従来の静電気保護装置の電圧電流特性を示すグラフである。

ベース及びエミッタ接地のバイポーラトランジスタを用いた一般的な静電気保護装置に求められる特性を図１を参照しながら説明する。

図１に示すように、コレクタにプラスサ−ジ電荷が印加された際に、コレクタとベースとの間及びベース拡散層のカーバチャ領域においてアバランシェブレークダウンが発生して、電流が流れ始める（コレクタベース間耐圧：ＢＶ_ＣＢＯ）。この電流がベース電極に到達するまでの間に存在するベース抵抗を流れることによって、ベース電位が上昇し、バイポーラ動作を始める（トリガ点：トリガ電圧Ｖ_ｔ１、トリガ電流Ｉ_ｔ１）。バイポーラ動作を開始すると、コレクタ電位はバイポーラ動作の際の電流増幅率（ｈＦＥ）に依存する耐圧（コレクタエミッタ間耐圧：維持電圧Ｖ_ｈ）まで低下する。この後、コレクタ抵抗に依存して電圧が上昇し、トランジスタの内部における発熱によって熱暴走が起こり、破壊に至る（破壊点：破壊電圧Ｖ_ｔ２、破壊耐量Ｉ_ｔ２）。このような動作をする静電気保護装置は、保護される内部回路における内部素子を破壊する電圧Ｖ_Ｂよりも早く動作する必要があり、Ｖ_ｔ１＜Ｖ_Ｂの条件が必須である。さらに、静電気保護装置の動作の際に内部素子の動作電圧の最大値Ｖ_Ａ以下にならないこと、すなわち、Ｖ_ｈ＞Ｖ_Ａの条件が製品のラッチアップによる破壊を防ぐために必要である。また、優れた保護能力を得るために、前記の電圧の条件の範囲において、破壊耐量Ｉ_ｔ２ができるだけ大きい静電気保護装置が求められる。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体集積回路に含まれる静電気保護装置について、図２及び図３を参照しながら説明する。図２において、後に説明するＬＯＣＯＳ膜２１及び層間絶縁膜２２は省略している。また、後の説明で用いる図８、図１０及び図１２においても同様に、ＬＯＣＯＳ膜２１及び層間絶縁膜２２は省略している。

図２及び図３に示すように、例えばシリコンからなるＰ型低濃度半導体基板１の上部に、第１拡散層であるＮ型低濃度拡散層３が形成され、形成されたＮ型低濃度拡散層３の上部に、第２拡散層であるベースＰ型拡散層５が形成されている。また、ベースＰ型拡散層５の上部には、第３拡散層であるエミッタＮ型高濃度拡散層６が形成されている。Ｎ型低濃度拡散層３の上部におけるベースＰ型拡散層５から側方に所定の間隔をおいた領域には、第４拡散層であるコレクタコンタクトＮ型高濃度拡散層８が形成されている。また、Ｎ型低濃度拡散層３におけるエミッタＮ型高濃度拡散層６の下の領域からコレクタコンタクトＮ型高濃度拡散層８の下の領域までを跨ぎ、深さ方向においてベースＰ型拡散層５と接しないように第５拡散層である埋め込みＰ型拡散層２が形成されている。ここで、埋め込みＰ型拡散層２は、この下端部がＮ型低濃度拡散層３の下端部よりも下に位置するように、すなわち、Ｐ型低濃度半導体基板１に接するように形成されている。ベースＰ型拡散層５の上部におけるエミッタＮ型高濃度拡散層６と間隔をおいた領域には、第６拡散層であるベースコンタクトＰ型高濃度拡散層７が形成されている。ベースＰ型拡散層５とコレクタコンタクトＮ型高濃度拡散層８との間には、選択的シリコン酸化（local oxidation of silicon：ＬＯＣＯＳ）法によってＬＯＣＯＳ膜２１が形成されている。Ｎ型低濃度拡散層３の周囲にはＰ型拡散層４が形成され、形成されたＰ型拡散層４の上部には、Ｐ型高濃度拡散層９が形成され、これらにより接合分離Ｐ型層が形成されている。ここで、前記の各拡散層は、それぞれＮ型不純物又はＰ型不純物を用いたイオン注入法等により形成される。エミッタＮ型高濃度拡散層６の上には、エミッタ電極３１がオーミック接続され、ベースコンタクトＰ型高濃度拡散層７の上には、ベース電極３２がオーミック接続され、コレクタコンタクトＮ型高濃度拡散層８の上には、コレクタ電極３３がオーミック接続されている。Ｐ型低濃度半導体基板１の上には、エミッタ電極３１、ベース電極３２及びコレクタ電極３３のそれぞれの間を埋めるように層間絶縁膜２２が形成されている。ベース電極３２とエミッタ電極３１とは、アルミニウム配線等又は抵抗を介してショートされ、グランド（ＧＮＤ）等の最低電位に接続されている。コレクタ電極３３は半導体集積回路の基板の上に形成されている入出力パッド（ＰＡＤ）３０及び内部回路４０にアルミニウム配線等により接続されている。

本実施形態に係る静電気保護装置は、エミッタＮ型高濃度拡散層６から埋め込みＰ型拡散層２までの距離Ｄ１と埋め込みＰ型拡散層２からコレクタコンタクトＮ型高濃度拡散層８までの距離Ｄ２との和が、エミッタＮ型高濃度拡散層６のコレクタ側の端部からコレクタコンタクトＮ型高濃度拡散層８のベース側の端部までの距離Ｌよりも小さいことを特徴としている。ここで、距離Ｄ１は、本実施形態に係る静電気保護装置の任意の断面におけるエミッタＮ型高濃度拡散層６から埋め込みＰ型拡散層２までの最短距離である。同様に、距離Ｄ２は、本実施形態に係る静電気保護装置の任意の断面における埋め込みＰ型拡散層２からコレクタコンタクトＮ型高濃度拡散層８までの最短距離であり、距離Ｌは、本実施形態に係る静電気保護装置の任意の断面におけるエミッタＮ型高濃度拡散層６のコレクタ側の端部からコレクタコンタクトＮ型高濃度拡散層８のベース側の端部までの最短距離である。ここで、最短距離とは、各領域における任意の点を結ぶ直線又は曲線のうち最も短い直線又は曲線の長さである。

エミッタＮ型高濃度拡散層６とコレクタコンタクトＮ型高濃度拡散層８とは同一の拡散層により兼用でき、ベースコンタクトＰ型高濃度拡散層７とＰ型高濃度拡散層９とも同一の拡散層により兼用できる。また、Ｎ型低濃度拡散層３は低濃度であればよいため、表面からの形成による濃度分布でなく、均一の濃度のエピタキシャル成長法により形成されてもよく、この場合も同様の動作をする。埋め込みＰ型拡散層２は、高エネルギー注入法によってその表面から所望の深さに形成できる。また、埋め込みＰ型拡散層２は、Ｎ型低濃度拡散層３がエピタキシャル成長法によって形成されている場合には、エピタキシャル成長法を行う前に、その表面側から拡散することにより容易に形成できる。

以下、本実施形態に係る静電気保護装置における各拡散層等の不純物の濃度のプロファイルを示す。

Ｐ型低濃度半導体基板１は１．０×１０^１５／ｃｍ^３程度であり、Ｎ型低濃度拡散層３は５．０×１０^１４／ｃｍ^３〜３．０×１０^１６／ｃｍ^３程度であり、ベースＰ型拡散層５は１．０×１０^１７／ｃｍ^３〜２．０×１０^１８／ｃｍ^３程度である。また、エミッタＮ型高濃度拡散層６とコレクタコンタクトＮ型高濃度拡散層８は５．０×１０^１８／ｃｍ^３〜５．０×１０^２０／ｃｍ^３程度であり、ベースコンタクトＰ型高濃度拡散層７は１．０×１０^１９／ｃｍ^３〜５．０×１０^２０／ｃｍ^３程度である。Ｐ型拡散層４とＰ型高濃度拡散層９とにより構成されたＰ型接合分離層は１．０×１０^１６／ｃｍ^３程度以上であればよく、埋め込みＰ型拡散層２は２．０×１０^１５／ｃｍ^３〜１．０×１０^１７／ｃｍ^３程度である。

以下、第１の実施形態に係る半導体集積回路に含まれる静電気保護装置の動作を図４〜図７を参照しながら説明する。

図４及び図５に示すように、まず、コレクタ電極３３に入出力ＰＡＤ３０からプラスサージ電荷が印加されると、コレクタとベースとの間及びベースＰ型拡散層５のコレクタ側のカーバチャ領域においてアバランシェブレークダウンが起こる（コレクタベース間耐圧：ＢＶ_ＣＢＯ）。ブレークダウンの後、そのブレークダウンによる電流がサージ電荷によって増大し、ベース電極３２に到達するまでの間に存在する抵抗、すなわち、図５及び図６に示すＲｂ領域を流れることによって、ベース電位がＮＰＮトランジスタのオン電圧まで上昇して、ＮＰＮトランジスタがバイポーラ動作を始める（トリガ点：トリガ電圧Ｖ_ｔ１、トリガ電流Ｉ_ｔ１）。ＮＰＮトランジスタがバイポーラ動作を開始し、サージ電荷により電流が増大すると、Ｎ型低濃度拡散層３におけるエミッタＮ型高濃度拡散層６の下の領域、すなわち、図６に示す領域Ａは不純物濃度が小さいため、エミッタＮ型高濃度拡散層６から注入された電子が過剰となる。この過剰な電子を中和させるため、ベースＰ型拡散層５からホールが注入されることにより、領域Ａはベースのように機能する、ベース伝導度変調又はカーク効果と呼ばれている現象が発生する。このとき、Ｎ型低濃度拡散層３における領域ＡはＮ型層ではなく中性領域となり、抵抗成分が減少するため、コレクタ電位が低下する。その結果、コレクタ電位はトリガ電圧Ｖ_ｔ１からこのときのＮＰＮトランジスタのｈＦＥに依存する値であるコレクタとエミッタとの間の維持電圧Ｖ_ｈまで低下する。しかしながら、バイポーラ動作の際に、ベースＰ型拡散層５におけるエミッタＮ型高濃度拡散層６の下の領域、領域Ａ及び埋め込みＰ型拡散層２が全てベースとして機能するため、ベース幅が大きくなり、このときのｈＦＥは小さくなるので、維持電圧Ｖ_ｈは高く保たれる。

図７に示すように、この後、電流がさらに増大すると、前記の通り、距離Ｄ１と距離Ｄ２との和である縦方向（基板面に垂直な方向）の距離が横方向（基板面に平行な方向）の距離Ｌよりも短いため、縦方向の抵抗成分が横方向よりも低くなるので、ほとんどの電流が縦方向に流れる。このため、Ｎ型低濃度拡散層３の表面付近の横方向の電流成分が減少して、電流の集中が避けられることにより、破壊電流が増大して、破壊耐量Ｉ_ｔ２が大きくなる。

本発明の第１の実施形態に係る半導体集積回路に含まれる静電気保護装置によると、ほとんどの電流が縦方向に流れるため、表面付近の横方向の電流が少なくなり、電流の集中が避けられるため、破壊耐量を大きくすることができる。

第１の実施形態に係る静電気保護装置はエミッタＮ型高濃度拡散層６の下の領域に埋め込みＰ型拡散層２が設けられるため、装置の面積の増大を招くことなく、破壊耐量を大きくすることができる。また、バイポーラ動作させた際のベース幅が大きくなるため、維持電圧Ｖ_ｈを高く保つこともでき、高耐圧素子の保護としても用いることができるという利点も併せ持っている。

なお、図８及び図９に示すように、埋め込みＰ型拡散層２は、Ｎ型低濃度拡散層３におけるコレクタコンタクトＮ型高濃度拡散層８の下の領域には形成されずに、ベースＰ型拡散層５の下の領域にのみ形成されていてもよい。この場合、距離Ｄ２は第１の実施形態に係る静電気保護装置の任意の断面におけるＮ型低濃度拡散層３の下端部からコレクタコンタクトＮ型高濃度拡散層８までの最短距離となり、前記と同様に距離Ｄ１と距離Ｄ２との和は距離Ｌよりも小さい。

また、図１０及び図１１に示すように、埋め込みＰ型拡散層２は、Ｎ型低濃度拡散層３におけるベースＰ型拡散層５の下の領域とコレクタコンタクトＮ型高濃度拡散層８の下の領域との２箇所にそれぞれ形成され、これらはＮ型低濃度拡散層３により分離されていてもよい。この場合はバイポーラ動作の際のベース領域として、エミッタＮ型高濃度拡散層６からコレクタコンタクトＮ型高濃度拡散層８までの下の領域で且つ埋め込みＰ型拡散層２が形成されていない領域のＰ型低濃度半導体基板１の領域もベースとして機能する。

さらに、図１２及び図１３に示すように、埋め込みＰ型拡散層２は、ベースＰ型拡散層５の下の領域とコレクタコンタクトＮ型高濃度拡散層８の下の領域を跨ぐように形成され、さらに、Ｐ型拡散層４に接するまで延びていても効果は同様である。すなわち、横方向の電流に対し、縦方向の電流を促進する領域に埋め込みＰ型拡散層２を設けることにより、Ｎ型低濃度拡散層３の表面の領域の電流集中を緩和し、破壊耐量Ｉ_ｔ２を上げることができる。

これらの第１の実施形態の変形例に係る静電気保護装置を用いても、前記と同様に、この装置の面積の増大を招くことなく、破壊耐量及び維持電圧を大きくすることができる。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体集積回路に含まれる静電気保護装置について、図１４及び図１５を参照しながら説明する。第２の実施形態において、第１の実施形態と同一の部材については同一の符号を付け、説明を省略し、異なる部分についてのみ説明する。図１４においては、第１の実施形態と同様に、ＬＯＣＯＳ膜２１及び層間絶縁膜２２は省略している。また、後の説明で用いる図１９においてもＬＯＣＯＳ膜２１及び層間絶縁膜２２は省略している。

図１４及び図１５に示すように、第２の実施形態においては、Ｎ型低濃度拡散層３の上部におけるコレクタコンタクトＮ型高濃度拡散層８の下及び周辺部に、ベースＰ型拡散層５よりも深い、第４拡散層の一部となるＮ型高濃度シンク層１０が形成されている。Ｎ型高濃度シンク層１０は、コレクタとベースとの間のアバランシェブレークダウン耐圧以上になる距離だけ埋め込みＰ型拡散層２から離れて形成されている。

第２の実施形態に係る静電気保護装置は、エミッタＮ型高濃度拡散層６から埋め込みＰ型拡散層２までの距離Ｄ１と、Ｎ型低濃度拡散層３の下端部からＮ型高濃度シンク層１０までの距離Ｄ２との和である縦方向の距離は、エミッタＮ型高濃度拡散層６のコレクタ側端からＮ型高濃度シンク層１０のベース側端までの横方向の距離Ｌよりも短いことを特徴としている。Ｎ型高濃度シンク層１０はベースＰ型拡散層５よりも深く形成されているため、距離Ｄ２は第１の実施形態よりも短くなる。ここで、Ｎ型高濃度シンク層１０はＮＰＮトランジスタのコレクタ抵抗を下げるために用いられる一般的な拡散層である。

Ｎ型高濃度シンク層１０の不純物濃度のプロファイルは１．０×１０^１８／ｃｍ^３〜１．０×１０^２０／ｃｍ^３程度であり、電流が多く流れても中性状態にはならない濃度である。

以下、第２の実施形態に係る半導体集積回路に含まれる静電気保護装置の動作を図１６〜図１８を参照しながら説明する。

コレクタ電極３３からプラスサージ電荷が印加されると、ＮＰＮトランジスタがバイポーラ動作を始める（トリガ点：トリガ電圧Ｖ_ｔ１、トリガ電流Ｉ_ｔ１）までは第１の実施形態と同一である。ＮＰＮトランジスタがバイポーラ動作を開始し、サージ電荷で電流が増大すると、Ｎ型低濃度拡散層３におけるエミッタＮ型高濃度拡散層６の下の領域、すなわち、図１７に示す領域Ａは不純物濃度が小さいため、エミッタＮ型高濃度拡散層６から注入された電子が過剰となる。この過剰な電子を中和させるため、ベースＰ型拡散層５からホールが注入されることにより、領域Ａはベースのように機能する。このとき、Ｎ型低濃度拡散層３における領域Ａは、Ｎ型層ではなく中性領域となり、抵抗成分が減少するため、コレクタ電位が低下する。その結果、コレクタ電位はトリガ電圧Ｖ_ｔ１からこのときのＮＰＮトランジスタのｈＦＥに依存する値であるコレクタとエミッタとの間の維持電圧Ｖ_ｈまで低下する。第２の実施形態では、バイポーラ動作の際のベースとして、ベースＰ型拡散層５におけるエミッタＮ型高濃度拡散層６の下の領域、領域Ａ、埋め込みＰ型拡散層２及びＰ型低濃度半導体基板１における埋め込みＰ型拡散層２の下の領域からＮ型高濃度シンク層１０の下の領域までの領域、すなわち、図１７に示す領域Ｂが全てベースとして動作する。このため、ベース幅が非常に大きくなり、このときのｈＦＥは小さくなるので、維持電圧Ｖ_ｈは高く保たれる。

図１８に示すように、この後、電流がさらに増大すると、前記の通り、距離Ｄ１と距離Ｄ２との和である縦方向の距離が横方向の距離Ｌよりも小さいため、縦方向の抵抗成分が横方向よりも低くなるので、ほとんどの電流が縦方向に流れる。このため、Ｎ型低濃度拡散層３の表面付近の横方向の電流成分が減少し、電流の集中が避けられることにより、破壊電流が増大して、破壊耐量Ｉ_ｔ２が大きくなる。

Ｎ型高濃度シンク層１０はベースＰ型拡散層５よりも深く形成されているため、第１の実施形態よりも距離Ｄ２が短くなり、縦方向に電流が流れることをより促進する構造となっている。Ｎ型高濃度シンク層１０は大きな電流が流れても、高濃度であるため、中性化することはなく、コレクタ抵抗として動作する。

第２の実施形態に係る半導体集積回路に含まれる静電気保護装置によると、ほとんどの電流が縦方向に流れるため、表面付近の横方向の電流が少なくなり、電流の集中が避けられるため、破壊耐量を大きくすることができる。

第２の実施形態に係る静電気保護装置はエミッタＮ型高濃度拡散層６の下の領域に埋め込みＰ型拡散層２が設けられるため、装置の面積の増大を招くことなく、破壊耐量を大きくすることができる。また、バイポーラ動作させた際のベース幅が非常に大きくなるため、維持電圧Ｖ_ｈを高く保つこともでき、高耐圧素子の保護としても用いることができるという利点も併せ持っている。

第２の実施形態ではＮ型高濃度シンク層１０がＮ型低濃度拡散層３の下端部にまで到達していない場合を説明したが、Ｎ型高濃度シンク層１０はＮ型低濃度拡散層３の下端部にまで到達する深さでもよい。この場合、距離Ｄ２が無くなり、縦方向は距離Ｄ１のみとなるため、横方向の距離Ｌに対し、より短くでき、その分だけ破壊耐量Ｉ_ｔ２を大きくすることができる。すなわち、同一の破壊耐量Ｉ_ｔ２を得るための装置の面積の縮小化が図れる。

なお、図１９及び図２０に示すように、埋め込みＰ型拡散層２はＮ型高濃度シンク層１０から所定の距離を空け、且つ、Ｎ型高濃度シンク層１０と反対側のＰ型拡散層４と接するように形成されていてもよい。また、Ｎ型高濃度シンク層１０と埋め込みＰ型拡散層２との接合耐圧がＮ型高濃度シンク層１０とベースＰ型拡散層５との耐圧よりも高ければ、埋め込みＰ型拡散層２はこの両側のＰ型拡散層４と接するように形成されていてもよい。すなわち、エミッタＮ型高濃度拡散層６からＮ型高濃度シンク層１０に流れる横方向の電流に対し、縦方向の電流を促進する領域に埋め込みＰ型拡散層２を設けることによりＮ型低濃度拡散層３の表面付近における電流集中を緩和し、破壊耐量Ｉ_ｔ２を上げることができる。

これらの第２の実施形態の変形例に係る静電気保護装置を用いても、前記と同様に、この装置の面積の増大を招くことなく、破壊耐量及び維持電圧を大きくすることができる。

なお、本発明の静電気保護装置のバイポーラトランジスタ構造において、ベース及びエミッタを別電極とし、オンオフ動作をさせるバイポーラパワートランジスタとして使用する場合も同様の効果が得られる。

また、以上において、Ｎ型及びＰ型をそれぞれ逆にしても静電気保護装置として用いることができ、本発明の目的を達成することができる。

本発明に係る半導体集積回路は、破壊電流が大きく且つ維持電圧が大きい、より優れた保護能力を有する静電気保護装置を得るために面積を増大させることがなく、特に、静電気保護装置を含む半導体集積回路等に有用である。

１ Ｐ型低濃度半導体基板
２ 埋め込みＰ型拡散層（第５拡散層）
３ Ｎ型低濃度拡散層（第１拡散層）
４ Ｐ型拡散層
５ ベースＰ型拡散層（第２拡散層）
６ エミッタＮ型高濃度拡散層（第３拡散層）
７ ベースコンタクトＰ型高濃度拡散層（第６拡散層）
８ コレクタコンタクトＮ型高濃度拡散層（第４拡散層）
９ Ｐ型高濃度拡散層
１０ Ｎ型高濃度シンク層（第４拡散層）
２１ ＬＯＣＯＳ膜
２２ 層間絶縁膜
３０ 入出力ＰＡＤ
３１ エミッタ電極
３２ ベース電極
３３ コレクタ電極
４０ 内部回路

Claims (10)

1. 第１導電型である半導体基板と、
   前記半導体基板の上又は上部に形成された第２導電型である第１拡散層と、
   前記第１拡散層の上部に形成され、第１導電型であり、ベースとなる第２拡散層と、
   前記第２拡散層の上部に形成され、第２導電型であり、エミッタとなる第３拡散層と、
   前記第１拡散層の上部で且つ前記第２拡散層から間隔をおいて形成されたコレクタコンタクトとなる第２導電型である第４拡散層と、
   少なくとも前記第３拡散層の下に、深さ方向において前記第２拡散層と間隔をおき且つ下端部が前記第１拡散層の下端部よりも下に位置するように形成された第１導電型の第５拡散層とを備え、
   前記第３拡散層から前記第５拡散層までの最短距離と、前記第５拡散層から前記第４拡散層までの最短距離及び前記第１拡散層の下端部から前記第４拡散層までの最短距離のいずれか短い方の距離との和は、前記第３拡散層から前記第４拡散層までの最短距離よりも小さいことを特徴とする半導体集積回路。
2. 前記第５拡散層は、前記第４拡散層の下にも形成され、前記第４拡散層と接していないことを特徴とする請求項１に記載の半導体集積回路。
3. 前記第５拡散層は、前記第３拡散層の下と前記第４拡散層の下とにそれぞれ形成され、形成された前記第５拡散層同士は、前記第１拡散層により分離されていることを特徴とする請求項２に記載の半導体集積回路。
4. 前記第１拡散層の周囲に形成された素子分離領域をさらに備え、
   前記第５拡散層は、前記素子分離領域と接していることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体集積回路。
5. 前記第４拡散層は、前記コレクタコンタクトよりも下に、前記第１拡散層よりも不純物濃度が大きい領域を含むことを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体集積回路。
6. 前記第２拡散層の上部には、前記第３拡散層の側方における前記第４拡散層と反対側に、前記第３拡散層と間隔をおくように、ベースコンタクトとなる第６拡散層が形成され、
   前記第６拡散層は、第１導電型であり、前記第２拡散層よりも不純物濃度が大きいことを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体集積回路。
7. 前記第２拡散層及び第３拡散層は、最低電位に電気的に接続され、前記第４拡散層は入出力端子又は電源端子と内部回路とに電気的に接続されていることを特徴とする請求項１〜６のうちのいずれか１項に記載の半導体集積回路。
8. 前記第１拡散層は、前記半導体基板の上にエピタキシャル成長されて形成されていることを特徴とする請求項１〜７のうちのいずれか１項に記載の半導体集積回路。
9. 前記第２拡散層と前記第４拡散層との間には、酸化膜が形成されていることを特徴とする請求項１〜８のうちのいずれか１項に記載の半導体集積回路。
10. 前記第３拡散層及び第４拡散層は、前記第１拡散層よりも不純物濃度が大きいことを特徴とする請求項１〜９のうちのいずれか１項に記載の半導体集積回路。

Images